JPH0429080B2 - - Google Patents
Info
- Publication number
- JPH0429080B2 JPH0429080B2 JP61236866A JP23686686A JPH0429080B2 JP H0429080 B2 JPH0429080 B2 JP H0429080B2 JP 61236866 A JP61236866 A JP 61236866A JP 23686686 A JP23686686 A JP 23686686A JP H0429080 B2 JPH0429080 B2 JP H0429080B2
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- waveform memory
- address
- musical tone
- generation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrophonic Musical Instruments (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は楽音信号発生装置に係り、特に楽音
波形の情報を記憶した波形メモリを読出すことに
より発音信号を発生するようにした波形メモリ読
出し方法の楽音信号発生装置の改良に関する。
波形の情報を記憶した波形メモリを読出すことに
より発音信号を発生するようにした波形メモリ読
出し方法の楽音信号発生装置の改良に関する。
従来、波形メモリ読出し方法の楽音信号発生装
置としては、例えば米国特許第3515792号明細書
に記載されたものがある。この装置においては、
１周期分の楽音波形を記憶した波形メモリを繰り
返し読出すことにより楽音信号を発生するように
しているため、発生される楽音信号の波形は常に
同じであり（同一楽音波形の繰返しである）、こ
のため楽音信号が非常に単調となり自然楽器音の
ような音色が時間とともに変化する複雑な楽音信
号を得ることは不可能であつた。
置としては、例えば米国特許第3515792号明細書
に記載されたものがある。この装置においては、
１周期分の楽音波形を記憶した波形メモリを繰り
返し読出すことにより楽音信号を発生するように
しているため、発生される楽音信号の波形は常に
同じであり（同一楽音波形の繰返しである）、こ
のため楽音信号が非常に単調となり自然楽器音の
ような音色が時間とともに変化する複雑な楽音信
号を得ることは不可能であつた。
そこで、この点を改善するために、楽音のアタ
ツク部における複数周期分の学音波形と持続部
（サステイン部）における音学波形を波形メモリ
に記憶しておき、楽音発生開始指令の発生（押
鍵）によりアタツク部の楽音波形を順次読出し、
続いてサステイン部の楽音波形を楽音発生終了指
令の発生（離鍵）時まで繰り返し読出すことによ
り楽音信号を発生するようにした楽音信号発生装
置が提案されている（米国特許第3539701号明細
書）。この改良された楽音信号発生装置によれば、
音色等が時間とともに変化する楽音信号を発生で
きる。
ツク部における複数周期分の学音波形と持続部
（サステイン部）における音学波形を波形メモリ
に記憶しておき、楽音発生開始指令の発生（押
鍵）によりアタツク部の楽音波形を順次読出し、
続いてサステイン部の楽音波形を楽音発生終了指
令の発生（離鍵）時まで繰り返し読出すことによ
り楽音信号を発生するようにした楽音信号発生装
置が提案されている（米国特許第3539701号明細
書）。この改良された楽音信号発生装置によれば、
音色等が時間とともに変化する楽音信号を発生で
きる。
しかしながら、この改良された装置の場合、楽
音発生終了指令の発生（離鍵）により、波形メモ
リの読出しが完全に停止してしまうので、離鍵後
の楽音信号が発生されず、このため例えばピアノ
のような自然楽器において重要な余韻的な減衰発
音を表現することができないという問題がある。
音発生終了指令の発生（離鍵）により、波形メモ
リの読出しが完全に停止してしまうので、離鍵後
の楽音信号が発生されず、このため例えばピアノ
のような自然楽器において重要な余韻的な減衰発
音を表現することができないという問題がある。
この発明は以上のような点に鑑みなされたもの
で、楽音発生開始から終了に至るまで音色等が時
間とともに変化し、かつ自然楽器における余韻的
な減衰発音を効果的に表現し得る高品質の楽音信
号を簡単な構成で容易に発生することができる楽
音信号発生装置を提供することを目的とする。
で、楽音発生開始から終了に至るまで音色等が時
間とともに変化し、かつ自然楽器における余韻的
な減衰発音を効果的に表現し得る高品質の楽音信
号を簡単な構成で容易に発生することができる楽
音信号発生装置を提供することを目的とする。
本発明にかかる楽音信号発生装置によれば、楽
音のアタツク部分における複数周期分の波形につ
いての情報を各アドレスに順次記憶した第１の波
形メモリ部分および楽音の複数周期分の波形につ
いての情報を各アドレスに順次記憶した第２の波
形メモリ部分からなる波形メモリと、楽音発生開
始指令の発生により前記第１の波形メモリ部分の
各アドレスを所定の速度で初期アドレスから順次
指定して各アドレスに記憶された前記波形状報を
順次読出し、該第１の波形メモリ部分を読出した
後は前記第２の波形メモリ部分の各アドレスを所
定の速度で順次にかつ繰返し指定して各アドレス
に記憶された前記波形情報を順次かつ繰返し読出
す処理を実行する波形メモリ読出し手段と、プ発
生手段と、前記波形メモリ読出し手段により読出
された前記波形情報に前記デイケイエンベロープ
発生手段から発生された前記第１のデイケイエン
ベロープ又は前記第２のデイケイエンベロープを
付加するデイケイエンベロープ付加手段とを備
え、前記波形メモリから読出された波形情報およ
び前記デイケイエンベロープ付加手段でデイケイ
エンベロープが付加された波形情報に基づき楽音
信号を発生するようにしている。
音のアタツク部分における複数周期分の波形につ
いての情報を各アドレスに順次記憶した第１の波
形メモリ部分および楽音の複数周期分の波形につ
いての情報を各アドレスに順次記憶した第２の波
形メモリ部分からなる波形メモリと、楽音発生開
始指令の発生により前記第１の波形メモリ部分の
各アドレスを所定の速度で初期アドレスから順次
指定して各アドレスに記憶された前記波形状報を
順次読出し、該第１の波形メモリ部分を読出した
後は前記第２の波形メモリ部分の各アドレスを所
定の速度で順次にかつ繰返し指定して各アドレス
に記憶された前記波形情報を順次かつ繰返し読出
す処理を実行する波形メモリ読出し手段と、プ発
生手段と、前記波形メモリ読出し手段により読出
された前記波形情報に前記デイケイエンベロープ
発生手段から発生された前記第１のデイケイエン
ベロープ又は前記第２のデイケイエンベロープを
付加するデイケイエンベロープ付加手段とを備
え、前記波形メモリから読出された波形情報およ
び前記デイケイエンベロープ付加手段でデイケイ
エンベロープが付加された波形情報に基づき楽音
信号を発生するようにしている。
また、第２の発明にかかる楽音発生装置によれ
ば、楽音アタツク部分における複数周期分の波形
についての情報を各アドレスに順次記憶した第１
の波形メモリ部分および楽音の複数周期分の波形
についての情報を各アドレスに順次記憶した第２
の波形メモリ部分からなる波形メモリと、楽音発
生開始指令の発生により前記第１の波形メモリ部
分の各アドレスを所定の速度で初期アドレスから
順次指定して各アドレスに記憶された前記波形情
報を順次読出し、該第１の波形メモリ部分を読出
した後は前記第２の波形メモリ部分の各楽音発生
終了指令の発生前は比較的緩やかに減衰する第１
のデイケイエンベロープを発生し、楽音発生終了
指令の発生に対応して前記第１のデイケイエンベ
ロープより急速に減衰する第２のデイケイエンベ
ロープを発生するデイケイエンベロープアドレス
を所定の速度で順次にかつ繰返し指定して各アド
レスに記憶された前記波形情報を順次かつ繰返し
読出す処理を実行する波形メモリ読出し手段と、
前記波形メモリ読出し手段により読出された波形
情報にデイケイエンベロープを付加するデイケイ
エンベロープ付加手段と、ダンプ指令を選択的に
発生するダンプ指令発生手段と、前記ダンプ指令
が発生されている時は、楽音発生終了指令の発生
に対応して前記デイケイエンベロープを急速減衰
させるよう前記デイケイエンベロープ付加手段を
制御し、前記ダンプ指令が発生されていない時
は、楽音発生終了指令の発生に関係なく前記デイ
ケイエンベロープを付加するように前記デイケイ
エンベロープ付加手段を制御する制御手段とを備
え、前記波形メモリから読出された波形情報およ
び前記デイケイエンベロープ付加手段でデイケイ
エンベロープが付加された波形の情報に基づき楽
音を発音するようにしている。
ば、楽音アタツク部分における複数周期分の波形
についての情報を各アドレスに順次記憶した第１
の波形メモリ部分および楽音の複数周期分の波形
についての情報を各アドレスに順次記憶した第２
の波形メモリ部分からなる波形メモリと、楽音発
生開始指令の発生により前記第１の波形メモリ部
分の各アドレスを所定の速度で初期アドレスから
順次指定して各アドレスに記憶された前記波形情
報を順次読出し、該第１の波形メモリ部分を読出
した後は前記第２の波形メモリ部分の各楽音発生
終了指令の発生前は比較的緩やかに減衰する第１
のデイケイエンベロープを発生し、楽音発生終了
指令の発生に対応して前記第１のデイケイエンベ
ロープより急速に減衰する第２のデイケイエンベ
ロープを発生するデイケイエンベロープアドレス
を所定の速度で順次にかつ繰返し指定して各アド
レスに記憶された前記波形情報を順次かつ繰返し
読出す処理を実行する波形メモリ読出し手段と、
前記波形メモリ読出し手段により読出された波形
情報にデイケイエンベロープを付加するデイケイ
エンベロープ付加手段と、ダンプ指令を選択的に
発生するダンプ指令発生手段と、前記ダンプ指令
が発生されている時は、楽音発生終了指令の発生
に対応して前記デイケイエンベロープを急速減衰
させるよう前記デイケイエンベロープ付加手段を
制御し、前記ダンプ指令が発生されていない時
は、楽音発生終了指令の発生に関係なく前記デイ
ケイエンベロープを付加するように前記デイケイ
エンベロープ付加手段を制御する制御手段とを備
え、前記波形メモリから読出された波形情報およ
び前記デイケイエンベロープ付加手段でデイケイ
エンベロープが付加された波形の情報に基づき楽
音を発音するようにしている。
さらに、第３の発明にかかる楽音発生装置によ
れば、楽音のアタツク部分における複数周期分の
波形についての情報を各アドレスに順次記憶した
第１の波形メモリ部分および楽音のサステイン部
分における複数周期分の波形についての情報を各
アドレスに順次記憶した第２の波形メモリ部分か
らなる波形メモリと、楽音発生開始指令の発生に
より前記第１の波形メモリ部分の各アドレスを所
定の速度で初期アドレスから順次指定して各アド
レスに記憶された前記波形の情報を順次読出し、
該第１の波形メモリ部分を読出した後は前記第２
の波形メモリ部分の各アドレスを所定の速度で順
次にかつ繰返し指定して各アドレスに記憶された
前記波形情報を順次かつ繰返し読出す処理を実行
する波形メモリ読出し手段と、楽音発生終了指令
の発生に対応して前記第２の波形メモリ部分から
読出された波形情報にデイケイエンベロープを付
加するデイケイエンベロープ付加手段とを備え、
前記楽音発生開始指令の発生から前記楽音発生終
了指令の発生までの間は前記アタツク部分の波形
情報に続き前記サステイン部分の波形情報を繰返
し出力するようにし、前記楽音発生終了指令の発
生後はデイケイエンベロープの付加された前記サ
ステイン部分の波形情報を出力するようにし、こ
の出力される波形情報に基づき持続音の楽音信号
を発生可能としている。
れば、楽音のアタツク部分における複数周期分の
波形についての情報を各アドレスに順次記憶した
第１の波形メモリ部分および楽音のサステイン部
分における複数周期分の波形についての情報を各
アドレスに順次記憶した第２の波形メモリ部分か
らなる波形メモリと、楽音発生開始指令の発生に
より前記第１の波形メモリ部分の各アドレスを所
定の速度で初期アドレスから順次指定して各アド
レスに記憶された前記波形の情報を順次読出し、
該第１の波形メモリ部分を読出した後は前記第２
の波形メモリ部分の各アドレスを所定の速度で順
次にかつ繰返し指定して各アドレスに記憶された
前記波形情報を順次かつ繰返し読出す処理を実行
する波形メモリ読出し手段と、楽音発生終了指令
の発生に対応して前記第２の波形メモリ部分から
読出された波形情報にデイケイエンベロープを付
加するデイケイエンベロープ付加手段とを備え、
前記楽音発生開始指令の発生から前記楽音発生終
了指令の発生までの間は前記アタツク部分の波形
情報に続き前記サステイン部分の波形情報を繰返
し出力するようにし、前記楽音発生終了指令の発
生後はデイケイエンベロープの付加された前記サ
ステイン部分の波形情報を出力するようにし、こ
の出力される波形情報に基づき持続音の楽音信号
を発生可能としている。
第１の発明によれば、アタツク部分、楽音部分
をそれぞれ別のメモリ部分から取出し、デイケイ
エンベロープ付加手段でデイケイエンベロープを
付加し、デイケイエンベロープの発生を楽音発生
終了の発生により制御するようにしているので、
楽音発生終了指令の発生前後で異なる減衰特性の
エンベローブが付加された複雑な楽音信号を発生
できる。
をそれぞれ別のメモリ部分から取出し、デイケイ
エンベロープ付加手段でデイケイエンベロープを
付加し、デイケイエンベロープの発生を楽音発生
終了の発生により制御するようにしているので、
楽音発生終了指令の発生前後で異なる減衰特性の
エンベローブが付加された複雑な楽音信号を発生
できる。
また、第２の発明ではダンプ指令発生手段を設
けたことにより減衰特性の選択が可能となつてい
る。
けたことにより減衰特性の選択が可能となつてい
る。
さらに、第３の発明では比較的音色が少ないサ
ステイン部およびデイケイ部分については記憶波
形を共用しており少ない波形メモリでの減衰発音
が可能になつている。
ステイン部およびデイケイ部分については記憶波
形を共用しており少ない波形メモリでの減衰発音
が可能になつている。
以下添付図面に従つてこの発明の実施例を説明
する。
する。
第１図はこの発明を適用した楽音信号発生装置
の第１の実施例を示すものであり、パーカツシブ
系楽音信号を発生するのに適しているが、これに
限定されないのはもちろんのことである。
の第１の実施例を示すものであり、パーカツシブ
系楽音信号を発生するのに適しているが、これに
限定されないのはもちろんのことである。
この実施例によれば、それぞれアドレツサ
AD61，AD62，AD63でアドレスされる３種類の
波形メモリWM61，WM62，WM63を具えている。
第１の波形メモリWM61はアタツク部分の複数周
期分の楽音波形の情報を記憶しており、第２の波
形メモリWM62は必要な楽音波形の複数周期分の
情報を記憶しており、また第３の波形メモリ
WM63はデイケイのエンベロープ波形を記憶して
いる。このため、第１の波形メモリWM61を読出
した後、引続いて第２の波形メモリWM62を繰返
し読出しつつ第３の波形メモリWM63によつてエ
ンベロープ成形を施せば、簡単なメモリで少なく
ともアタツク部およびデイケイ部を有する楽音信
号を発生することができる。ここで、第３の波形
メモリWM63にサステイン・エンベロープを持た
せるかどうかは任意である。なお、この実施例に
おいては、波形メモリWM61に記憶されるアタツ
ク部分の複数周期波形にはアタツクのエンベロー
プが付与されているものとする。
AD61，AD62，AD63でアドレスされる３種類の
波形メモリWM61，WM62，WM63を具えている。
第１の波形メモリWM61はアタツク部分の複数周
期分の楽音波形の情報を記憶しており、第２の波
形メモリWM62は必要な楽音波形の複数周期分の
情報を記憶しており、また第３の波形メモリ
WM63はデイケイのエンベロープ波形を記憶して
いる。このため、第１の波形メモリWM61を読出
した後、引続いて第２の波形メモリWM62を繰返
し読出しつつ第３の波形メモリWM63によつてエ
ンベロープ成形を施せば、簡単なメモリで少なく
ともアタツク部およびデイケイ部を有する楽音信
号を発生することができる。ここで、第３の波形
メモリWM63にサステイン・エンベロープを持た
せるかどうかは任意である。なお、この実施例に
おいては、波形メモリWM61に記憶されるアタツ
ク部分の複数周期波形にはアタツクのエンベロー
プが付与されているものとする。
次に、この実施例によつて楽音信号が発生され
る過程を説明しつつ、この例の構成及び動作を明
らかにする。
る過程を説明しつつ、この例の構成及び動作を明
らかにする。
第２図は上記楽音信号発生装置を鍵盤電子楽器
に用いた場合における楽音信号の発生を制御する
ための各種制御信号（楽音発生開始指令信号、楽
音発生終了指令信号）を発生する鍵盤装置を示す
ものであり、第１図の楽音信号発生装置において
利用されるものであるため、先ず、この鍵盤装置
について説明しておく。同図においては、説明の
便宜上１つのキースイツチKSWについての回路
を示しているが、実際上は鍵盤上の全ての鍵又は
一部の鍵について同様の回路を採用してよいのは
もちろんのことである。
に用いた場合における楽音信号の発生を制御する
ための各種制御信号（楽音発生開始指令信号、楽
音発生終了指令信号）を発生する鍵盤装置を示す
ものであり、第１図の楽音信号発生装置において
利用されるものであるため、先ず、この鍵盤装置
について説明しておく。同図においては、説明の
便宜上１つのキースイツチKSWについての回路
を示しているが、実際上は鍵盤上の全ての鍵又は
一部の鍵について同様の回路を採用してよいのは
もちろんのことである。
鍵操作によつて、キースイツチKSWが閉じ又
は開くと、電源Ｅの作用によつてキースイツチ
KSWの一端にはキースイツチKSWの開閉に応じ
て、第３図イに示すような、押鍵信号Ａが現われ
る。この装置では、この信号Ａをそのまま使用す
るほか、インバータINV4によつてこの押鍵信号
Ａを反転した反転押鍵信号（第３図ロを形成す
る。
は開くと、電源Ｅの作用によつてキースイツチ
KSWの一端にはキースイツチKSWの開閉に応じ
て、第３図イに示すような、押鍵信号Ａが現われ
る。この装置では、この信号Ａをそのまま使用す
るほか、インバータINV4によつてこの押鍵信号
Ａを反転した反転押鍵信号（第３図ロを形成す
る。
こうして発生した押鍵信号Ａは、R1及びコン
デンサC1から成る微分回路によつて押鍵時及び
離鍵時に対応して互いに極性が逆のパルス信号に
変換される。このパルス信号のうち離鍵時に対応
するパルス信号をダイオードD1によつてカツト
し、第３図ハに示すような押鍵パルスKD（楽音
発生開始指令信号）を得る。また、このパルス
KDをインバータINV1によつて反転して反転押
鍵パルス（第３図ニ）を形成する。
デンサC1から成る微分回路によつて押鍵時及び
離鍵時に対応して互いに極性が逆のパルス信号に
変換される。このパルス信号のうち離鍵時に対応
するパルス信号をダイオードD1によつてカツト
し、第３図ハに示すような押鍵パルスKD（楽音
発生開始指令信号）を得る。また、このパルス
KDをインバータINV1によつて反転して反転押
鍵パルス（第３図ニ）を形成する。
また、前記押鍵信号ＡをインバータINV2で反
転した反転押鍵信号を、コンデンサC2と抵抗
R2とから成る微分回路によつて、前述の微分回
路（C1，R1）によつて得たと同様に押鍵時及び
離鍵時に対応したパルス信号を得、押鍵時に対応
するパルス信号をダイオードD2によつてカツト
し、第３図ホに示すような離鍵パルスKR（楽音
発生終了指令信号）を得る。
転した反転押鍵信号を、コンデンサC2と抵抗
R2とから成る微分回路によつて、前述の微分回
路（C1，R1）によつて得たと同様に押鍵時及び
離鍵時に対応したパルス信号を得、押鍵時に対応
するパルス信号をダイオードD2によつてカツト
し、第３図ホに示すような離鍵パルスKR（楽音
発生終了指令信号）を得る。
押鍵操作によつて、第２図で説明した押鍵パル
スKDが発生すると、フリツプフロツプFF61がセ
ツトされて“１”のＱ出力を送出し続ける。この
ため、アンド回路AND61を介して所定周期のク
ロツクパルスφがアドレツサAD61に送出され、
アドレツサAD61は前述の波形メモリWM61をア
ドレスして該メモリWM61に記憶されたアタツク
部分の波形を順次読出す。波形メモリWM61から
読出された波形は加算器SM60を介して楽音信号
として出力される。アドレツサAD61が最後のビ
ツト出力を送出すると、フリツプフロツプFF61
がリセツトされ、これによりアドレツサAD61に
クロツクパルスφが入力されなくなり、波形メモ
リWM61の読出しは終了する。
スKDが発生すると、フリツプフロツプFF61がセ
ツトされて“１”のＱ出力を送出し続ける。この
ため、アンド回路AND61を介して所定周期のク
ロツクパルスφがアドレツサAD61に送出され、
アドレツサAD61は前述の波形メモリWM61をア
ドレスして該メモリWM61に記憶されたアタツク
部分の波形を順次読出す。波形メモリWM61から
読出された波形は加算器SM60を介して楽音信号
として出力される。アドレツサAD61が最後のビ
ツト出力を送出すると、フリツプフロツプFF61
がリセツトされ、これによりアドレツサAD61に
クロツクパルスφが入力されなくなり、波形メモ
リWM61の読出しは終了する。
ここで、アドレツサAD61は、例えば第４図に
示すように、カウンタとデコーダをもつて構成す
ることができ、カウンタの内容は押鍵パルスKD
によつて、カウント開始前にクリアされる。この
明細書で説明する他のアドレツサについても同様
の構成とすることができる。波形メモリWM61に
ついてはROMなどによつて構成することがで
き、この明細書で説明する他の波形メモリについ
ても同様の構成とすることができる。
示すように、カウンタとデコーダをもつて構成す
ることができ、カウンタの内容は押鍵パルスKD
によつて、カウント開始前にクリアされる。この
明細書で説明する他のアドレツサについても同様
の構成とすることができる。波形メモリWM61に
ついてはROMなどによつて構成することがで
き、この明細書で説明する他の波形メモリについ
ても同様の構成とすることができる。
次に、アタツク部分の複数周期分の波形を記憶
させた第１の波形メモリWM61の読出しが終了し
アドレツサAD61の最終ビツト出力“１”が送出
されると、この出力はフリツプフロツプFF61を
リセツトすると共に第２及び第３の波形メモリ
WM62，WM63をアドレスするアドレツサAD62，
AD63を駆動するための信号1MFとしても利用さ
れる。
させた第１の波形メモリWM61の読出しが終了し
アドレツサAD61の最終ビツト出力“１”が送出
されると、この出力はフリツプフロツプFF61を
リセツトすると共に第２及び第３の波形メモリ
WM62，WM63をアドレスするアドレツサAD62，
AD63を駆動するための信号1MFとしても利用さ
れる。
この信号1MFによつて、オア回路OR61を介し
てＤ型フリツプフロツプFF62がセツトされ、且
つアンド回路AND62の入力条件でフリツプフロ
ツプFF62の出力が自己保持される。フリツプフ
ロツプFF62の出力“１”によりアンド回路
AND63の条件が成立し、このアンド回路AND63
を介して所定周期のクロツクパルスφによつてア
ドレツサAD62が駆動されて、波形メモリWM62
の内容が読み出される。ここで、アンド回路
AND62の出力が“１”となるための入力条件は、
反転押鍵信号が“１”であり、また第３の波
形メモリWM63をアドレスするアドレツサAD63
の最終ビツト出力DFのインバータINV62による
反転出力が“１”であることである。このた
め、押鍵後第３の波形メモリWM63の読出しが終
了していなければアンド回路AND62のアンド条
件が成立し、フリツプフロツプFF62は自己保持
する。
てＤ型フリツプフロツプFF62がセツトされ、且
つアンド回路AND62の入力条件でフリツプフロ
ツプFF62の出力が自己保持される。フリツプフ
ロツプFF62の出力“１”によりアンド回路
AND63の条件が成立し、このアンド回路AND63
を介して所定周期のクロツクパルスφによつてア
ドレツサAD62が駆動されて、波形メモリWM62
の内容が読み出される。ここで、アンド回路
AND62の出力が“１”となるための入力条件は、
反転押鍵信号が“１”であり、また第３の波
形メモリWM63をアドレスするアドレツサAD63
の最終ビツト出力DFのインバータINV62による
反転出力が“１”であることである。このた
め、押鍵後第３の波形メモリWM63の読出しが終
了していなければアンド回路AND62のアンド条
件が成立し、フリツプフロツプFF62は自己保持
する。
また、フリツプフロツプFF62が自己保持した
と同一の信号条件で、アドレツサAD63を駆動す
るための信号を与えるＤ型フリツプフロツプ
FF63が、オア回路OR62及びアンド回路AND64の
共働で自己保持される。
と同一の信号条件で、アドレツサAD63を駆動す
るための信号を与えるＤ型フリツプフロツプ
FF63が、オア回路OR62及びアンド回路AND64の
共働で自己保持される。
ただし、第３の波形メモリWM63をアドレスす
るアドレツサAD63はアンド回路AND65の入力条
件が成立した場合に駆動信号が与えられる。この
アンド回路AND65の入力条件の一方は前述の自
己保持したフリツプフロツプFF63の出力であり、
他方は次に述べるようにして形成されるデイケイ
指令信号DYである。
るアドレツサAD63はアンド回路AND65の入力条
件が成立した場合に駆動信号が与えられる。この
アンド回路AND65の入力条件の一方は前述の自
己保持したフリツプフロツプFF63の出力であり、
他方は次に述べるようにして形成されるデイケイ
指令信号DYである。
このデイケイ指令信号DYは３種類ある。先
ず、鍵が押鍵状態にあり押鍵信号Ａ（第３図イ）
が発生している場合、クロツク周期が比較的長い
周期のクロツク信号φLによつてアンド回路
AND66のアンド条件が成立する。このため、ア
ドレツサAD63はクロツク信号φLに対応した比較
的ゆつくりとした速度で第３の波形メモリWM63
をアドレスし、従つて第２の波形メモリWM62か
ら読み出された波形に対して、乗算器MU60で比
較的ゆるやかなデイケイエンベロープ波形が付加
され、加算器SM60を介して出力される。
ず、鍵が押鍵状態にあり押鍵信号Ａ（第３図イ）
が発生している場合、クロツク周期が比較的長い
周期のクロツク信号φLによつてアンド回路
AND66のアンド条件が成立する。このため、ア
ドレツサAD63はクロツク信号φLに対応した比較
的ゆつくりとした速度で第３の波形メモリWM63
をアドレスし、従つて第２の波形メモリWM62か
ら読み出された波形に対して、乗算器MU60で比
較的ゆるやかなデイケイエンベロープ波形が付加
され、加算器SM60を介して出力される。
第２に、鍵は押鍵状態になく反転押鍵信号
（第３図ロ）が発生していてダンパペダルDPが押
されていない場合、アンド回路AND68のアンド
条件が成立して、上記第１の場合と同様のクロツ
ク信号φLによつて波形メモリWM62から読み出さ
れた波形に対して、比較的ゆるやかなデイケイ・
エンベロープが付加される。第３に、ダンパペダ
ルDPが閉じられると、インバータINV61の出力
は“１”となり、押鍵状態になく反転押鍵信号
が発生している場合、アンド回路AND67のアン
ド条件が成立し比較的短い周期のクロツク信号
φHがオア回路OR63を介してアドレツサAD63に転
送される。このため、アドレツサAD63は比較的
速い速度で第３の波形メモリWM63をアドレス
し、従つて第２の波形メモリWM62から読み出さ
れた波形に対して、乗算器MU60で比較的速い又
は急激なデイケイ・エンベロープ波形を付加し、
加算器SM60を介してデイケイ部分の楽音信号と
して送出する。第３の波形メモリWM63からデイ
ケイのエンベロープ波形の読出しが終了すると、
アドレツサAD63の最終ビツト出力信号DFが
“１”となるため、この信号DFをインバータ
INV62で反転した反転信号は“０”となり、
アンド回路AND64のアンド条件が成立しなくな
る。この結果、フリツプフロツプFF63がリセツ
トされてそのＱ出力が“０”となることにより、
アドレツサAD63にクロツクパルスφL又はφHが入
力されなくなつて波形メモリWM63の読出しが終
了し、楽音信号の発生が停止される。
（第３図ロ）が発生していてダンパペダルDPが押
されていない場合、アンド回路AND68のアンド
条件が成立して、上記第１の場合と同様のクロツ
ク信号φLによつて波形メモリWM62から読み出さ
れた波形に対して、比較的ゆるやかなデイケイ・
エンベロープが付加される。第３に、ダンパペダ
ルDPが閉じられると、インバータINV61の出力
は“１”となり、押鍵状態になく反転押鍵信号
が発生している場合、アンド回路AND67のアン
ド条件が成立し比較的短い周期のクロツク信号
φHがオア回路OR63を介してアドレツサAD63に転
送される。このため、アドレツサAD63は比較的
速い速度で第３の波形メモリWM63をアドレス
し、従つて第２の波形メモリWM62から読み出さ
れた波形に対して、乗算器MU60で比較的速い又
は急激なデイケイ・エンベロープ波形を付加し、
加算器SM60を介してデイケイ部分の楽音信号と
して送出する。第３の波形メモリWM63からデイ
ケイのエンベロープ波形の読出しが終了すると、
アドレツサAD63の最終ビツト出力信号DFが
“１”となるため、この信号DFをインバータ
INV62で反転した反転信号は“０”となり、
アンド回路AND64のアンド条件が成立しなくな
る。この結果、フリツプフロツプFF63がリセツ
トされてそのＱ出力が“０”となることにより、
アドレツサAD63にクロツクパルスφL又はφHが入
力されなくなつて波形メモリWM63の読出しが終
了し、楽音信号の発生が停止される。
なお、上記反転信号をアンド回路AND62に
も入力し、波形メモリWM63の読出し終了（すな
わち楽音信号発生終了）によりフリツプフロツプ
FF62もリセツトするようにしている。これによ
り、波形メモリWM62の読出しも停止される。ま
た、アンド回路AND62，AND64に反転押鍵パル
スを入力しているのは、押鍵時（楽音信号発
生開始時）にフリツプフロツプFF62，FF63をリ
セツトするためである。この場合、離鍵状態にお
いて波形メモリWM63が読み出されている途中に
（信号DFが発生される前に）、再び押鍵操作が行
なわれると、反転押鍵パルスが“０”になる
ことによりフリツプフロツプFF62，FF63がリセ
ツトされる。これにより、再押鍵に伴なう楽音信
号の発生に支障がないようになつている。
も入力し、波形メモリWM63の読出し終了（すな
わち楽音信号発生終了）によりフリツプフロツプ
FF62もリセツトするようにしている。これによ
り、波形メモリWM62の読出しも停止される。ま
た、アンド回路AND62，AND64に反転押鍵パル
スを入力しているのは、押鍵時（楽音信号発
生開始時）にフリツプフロツプFF62，FF63をリ
セツトするためである。この場合、離鍵状態にお
いて波形メモリWM63が読み出されている途中に
（信号DFが発生される前に）、再び押鍵操作が行
なわれると、反転押鍵パルスが“０”になる
ことによりフリツプフロツプFF62，FF63がリセ
ツトされる。これにより、再押鍵に伴なう楽音信
号の発生に支障がないようになつている。
なお、上記実施例では、１つの鍵に対応する回
路のみを示しているが、電子楽器器の全鍵につい
て、または一部の鍵について同種の構成を採用し
てよいのはもちろんのことである。
路のみを示しているが、電子楽器器の全鍵につい
て、または一部の鍵について同種の構成を採用し
てよいのはもちろんのことである。
以上から分かるように、この第１の実施例によ
れば、押鍵直後に第１の波形メモリWM61によつ
てアタツク部分の複数周期波形が読み出され、こ
れに引き続き、第２の波形メモリWM62から繰り
返し読み出される複数周期波形に対して（イ）ダ
ンパペダルDPの操作がなければ押鍵離鍵の区別
によらず、ゆるやかなデイケイ・エンベロープが
付加され、（ロ）ダンパペダルDPが操作されると
離鍵直後に急速なデイケイ・エンベロープを付加
することができる。
れば、押鍵直後に第１の波形メモリWM61によつ
てアタツク部分の複数周期波形が読み出され、こ
れに引き続き、第２の波形メモリWM62から繰り
返し読み出される複数周期波形に対して（イ）ダ
ンパペダルDPの操作がなければ押鍵離鍵の区別
によらず、ゆるやかなデイケイ・エンベロープが
付加され、（ロ）ダンパペダルDPが操作されると
離鍵直後に急速なデイケイ・エンベロープを付加
することができる。
従つて、この実施例によれば、波形メモリ
WM61，WM62にそれぞれ複数周期分の波形（当
然のことながら各周期の波形は異ならせることが
できる）を記憶したことにより、楽音発生開始か
ら終了に至る間音色等が時間とともに変化する楽
音信号を発生できる。また、ダンパペダルDPを
適宜操作することにより、デイケイ部分において
ピアノのダンパ効果と同様の効果が付与された楽
音信号が得られる。
WM61，WM62にそれぞれ複数周期分の波形（当
然のことながら各周期の波形は異ならせることが
できる）を記憶したことにより、楽音発生開始か
ら終了に至る間音色等が時間とともに変化する楽
音信号を発生できる。また、ダンパペダルDPを
適宜操作することにより、デイケイ部分において
ピアノのダンパ効果と同様の効果が付与された楽
音信号が得られる。
第５図はこの発明による楽音信号発生装置の第
２の実施例を示すものであり、ダンパペダルによ
らず楽音信号を減衰させるものである。
２の実施例を示すものであり、ダンパペダルによ
らず楽音信号を減衰させるものである。
この実施例によれば、それぞれアドレツサ
AD71，AD72，AD73でアドレスされる３種類の
波形メモリWM71，WM72，WM73を具えており、
第１の波形メモリWM71はアタツクのエンベロー
プが付与されたアタツク部分の複数周期分の楽音
波形の情報を記憶しており、第２の波形メモリ
WM72は必要な楽音波形の複数周期分の情報を記
憶しており、また、第３の波形メモリWM73はア
タツクに続くサステインあるいはデイケイのエン
ベロープ波形を記憶している。このため、第１の
波形メモリWM71を読出した後、引続いて第２の
波形メモリWM72を繰返し読出し、離鍵に対応し
て第３の波形メモリWM73から読出したエンベロ
ープ波形を乗算器MU70において第２の波形メモ
リWM72の出力に付加するようにし、加算器
SM70から楽音信号を送出する。
AD71，AD72，AD73でアドレスされる３種類の
波形メモリWM71，WM72，WM73を具えており、
第１の波形メモリWM71はアタツクのエンベロー
プが付与されたアタツク部分の複数周期分の楽音
波形の情報を記憶しており、第２の波形メモリ
WM72は必要な楽音波形の複数周期分の情報を記
憶しており、また、第３の波形メモリWM73はア
タツクに続くサステインあるいはデイケイのエン
ベロープ波形を記憶している。このため、第１の
波形メモリWM71を読出した後、引続いて第２の
波形メモリWM72を繰返し読出し、離鍵に対応し
て第３の波形メモリWM73から読出したエンベロ
ープ波形を乗算器MU70において第２の波形メモ
リWM72の出力に付加するようにし、加算器
SM70から楽音信号を送出する。
次に、この実施例によつて楽音信号が発生され
る過程を説明しつつ、この例の構成及び動作を明
らかにする。
る過程を説明しつつ、この例の構成及び動作を明
らかにする。
フリツプフロツプFF71、アンド回路AND71、
及びアドレツサAD71の構成によつて、押鍵パル
スKDの到来で第１の波形メモリWM71から楽音
のアタツク部分の複数周期波形を読出し、しかも
アドレツサAD71の最終ビツト出力信号をフリツ
プフロツプFF71のリセツト信号とし、また第２
の波形メモリWM72をアドレスするアドレツサ
AD72の起動信号1MFとする点については、第１
の実施例と同様であり説明を省略する。
及びアドレツサAD71の構成によつて、押鍵パル
スKDの到来で第１の波形メモリWM71から楽音
のアタツク部分の複数周期波形を読出し、しかも
アドレツサAD71の最終ビツト出力信号をフリツ
プフロツプFF71のリセツト信号とし、また第２
の波形メモリWM72をアドレスするアドレツサ
AD72の起動信号1MFとする点については、第１
の実施例と同様であり説明を省略する。
また、第２の波形メモリWM72の読出しを行な
うに際し、前記信号1MFによつて、オア回路
OR71を介してＤ型フリツプフロツプFF72がセツ
トされ、且つアンド回路AND72の入力条件でフ
リツプフロツプFF72の出力が自己保持され、ア
ンド回路AND73を介して所定周期のクロツクパ
ルスφによつてアドレツサAD72が駆動され、第
２の波形メモリWM72の内容が読出される。ここ
で、アンド回路AND72の入力条件は、第１の実
施例のアンド回路AND62におけると同様に、反
転押鍵パルス及び第３のアドレツサAD73の最
終ビツト出力信号DFのインバータINV70による
反転信号によつて形成される。
うに際し、前記信号1MFによつて、オア回路
OR71を介してＤ型フリツプフロツプFF72がセツ
トされ、且つアンド回路AND72の入力条件でフ
リツプフロツプFF72の出力が自己保持され、ア
ンド回路AND73を介して所定周期のクロツクパ
ルスφによつてアドレツサAD72が駆動され、第
２の波形メモリWM72の内容が読出される。ここ
で、アンド回路AND72の入力条件は、第１の実
施例のアンド回路AND62におけると同様に、反
転押鍵パルス及び第３のアドレツサAD73の最
終ビツト出力信号DFのインバータINV70による
反転信号によつて形成される。
第３の波形メモルWM73の読出しは、離鍵パル
スKRによつて、オア回路OR72を介してＤ型フリ
ツプフロツプFF73セツトされ、且つアンド回路
AND74の入力条件でフリツプフロツプFF73の出
力が自己保持され、アンド回路AND75を介して、
アドレツサAD73をクロツク信号CKで駆動するこ
とにより行なわれる。すなわち、鍵が離されて離
鍵パルスKRが発生すると、このパルスKRはオ
ア回路OR72を介してフリツプフロツプFF73をセ
ツトし、アンド回路AND74の入力条件は第２の
波形メモリWM72に関するアンド回路AND72にお
けると同様であるためフリツプフロツプFF73の
出力は自己保持される。こうして、アンド回路
AND75の一方に入力があるため、アンド回路
AND75の入力条件は成立しクロツク信号CKで定
められた周期によつてアドレツサAD73がアドレ
スを実行し、波形メモリWM73の内容を読出す。
以上から分かるように、クロツク信号CKはデイ
ケイ速度を決定するものであり任意に設定変更で
きるものとしてよい。また、アドレツサAD73が
最終ビツト出力信号DFを送出するとデイケイは
終了し、この最終ビツト出力信号DFはインバー
タINV70で反転されてデイケイ終了を示す反転信
号とされる。この信号はアンド回路
AND72，AND74の入力の１つを“０”とするた
めアンド回路AND72，AND74はアンド条件が崩
れ、第２及び第３のアドレツサAD72，AD73の入
力はなくなるため、第２及び第３の波形メモリ
WM72，WM73の読出しは終了する。
スKRによつて、オア回路OR72を介してＤ型フリ
ツプフロツプFF73セツトされ、且つアンド回路
AND74の入力条件でフリツプフロツプFF73の出
力が自己保持され、アンド回路AND75を介して、
アドレツサAD73をクロツク信号CKで駆動するこ
とにより行なわれる。すなわち、鍵が離されて離
鍵パルスKRが発生すると、このパルスKRはオ
ア回路OR72を介してフリツプフロツプFF73をセ
ツトし、アンド回路AND74の入力条件は第２の
波形メモリWM72に関するアンド回路AND72にお
けると同様であるためフリツプフロツプFF73の
出力は自己保持される。こうして、アンド回路
AND75の一方に入力があるため、アンド回路
AND75の入力条件は成立しクロツク信号CKで定
められた周期によつてアドレツサAD73がアドレ
スを実行し、波形メモリWM73の内容を読出す。
以上から分かるように、クロツク信号CKはデイ
ケイ速度を決定するものであり任意に設定変更で
きるものとしてよい。また、アドレツサAD73が
最終ビツト出力信号DFを送出するとデイケイは
終了し、この最終ビツト出力信号DFはインバー
タINV70で反転されてデイケイ終了を示す反転信
号とされる。この信号はアンド回路
AND72，AND74の入力の１つを“０”とするた
めアンド回路AND72，AND74はアンド条件が崩
れ、第２及び第３のアドレツサAD72，AD73の入
力はなくなるため、第２及び第３の波形メモリ
WM72，WM73の読出しは終了する。
以上要するに、この第２の実施例によれば、押
鍵直後に第１の波形メモリWM71からアタツク部
分の複数周期波形が読出されて加算器SM70を介
してアタツク部の楽音信号として出力され、これ
に引続いてエンベロープ形成のない複数周期波形
を記憶させた第２の波形メモリWM72の内容を繰
り返して読出して楽音信号のサステイン（持続）
部分を形成する。離鍵操作がなければ第２の波形
メモリWM72の出力は乗算器MU70、及び加算器
SM70を介して出力され続け、離鍵操作によつて
離鍵パルスKRが発生すると、乗算器MU70にお
いて第２の波形メモリWM72から読出される波形
に、第３の波形メモリWM73の記憶内容であるデ
イケイ・エンベロープが付加され、楽音信号の発
生を減衰消滅へと導く。
鍵直後に第１の波形メモリWM71からアタツク部
分の複数周期波形が読出されて加算器SM70を介
してアタツク部の楽音信号として出力され、これ
に引続いてエンベロープ形成のない複数周期波形
を記憶させた第２の波形メモリWM72の内容を繰
り返して読出して楽音信号のサステイン（持続）
部分を形成する。離鍵操作がなければ第２の波形
メモリWM72の出力は乗算器MU70、及び加算器
SM70を介して出力され続け、離鍵操作によつて
離鍵パルスKRが発生すると、乗算器MU70にお
いて第２の波形メモリWM72から読出される波形
に、第３の波形メモリWM73の記憶内容であるデ
イケイ・エンベロープが付加され、楽音信号の発
生を減衰消滅へと導く。
このように、この第２の実施例によれば、第１
の波形メモリWM71で楽音信号のアタツク部を、
第２の波形メモリWM72で楽音信号のサステイン
部を、第２及び第３の波形メモリWM72，WM73
の組み合わせで楽音信号のデイケイ部を形成す
る。
の波形メモリWM71で楽音信号のアタツク部を、
第２の波形メモリWM72で楽音信号のサステイン
部を、第２及び第３の波形メモリWM72，WM73
の組み合わせで楽音信号のデイケイ部を形成す
る。
従つて、この第２の実施例においても、波形メ
モリWM71，WM72にそれぞれ複数周期波形を記
憶したことにより、第１の実施例と同様に音色等
が時間とともに変化する楽音信号が発生できる。
しかも、この第２の実施例によれば比較的音色変
化が少ない楽音のサステイン部およびデイケイ部
については、波形メモリWM72の記憶波形を共用
するようにしたので、アタツク部、サステイン部
およびデイケイ部を有する持続音系の楽音信号を
小数の波形メモリによつて発生することができ
る。また、波形メモリWM72とWM73の組み合わ
せにより、自然楽器の離鍵後の減衰発音を効果的
に表現し得る楽音信号が発生できる。
モリWM71，WM72にそれぞれ複数周期波形を記
憶したことにより、第１の実施例と同様に音色等
が時間とともに変化する楽音信号が発生できる。
しかも、この第２の実施例によれば比較的音色変
化が少ない楽音のサステイン部およびデイケイ部
については、波形メモリWM72の記憶波形を共用
するようにしたので、アタツク部、サステイン部
およびデイケイ部を有する持続音系の楽音信号を
小数の波形メモリによつて発生することができ
る。また、波形メモリWM72とWM73の組み合わ
せにより、自然楽器の離鍵後の減衰発音を効果的
に表現し得る楽音信号が発生できる。
以上のように、本発明によれば、デイケイエン
ベロープを楽音発生終了指令の発生に応じて制御
することによりデイケイ部分において楽音発生終
了指令の発生の前後で異なる減哀特性のエンベロ
ープが付与された複雑な楽音信号を発生でき、ピ
アノのダンパ効果と同様の効果を表現できる。
ベロープを楽音発生終了指令の発生に応じて制御
することによりデイケイ部分において楽音発生終
了指令の発生の前後で異なる減哀特性のエンベロ
ープが付与された複雑な楽音信号を発生でき、ピ
アノのダンパ効果と同様の効果を表現できる。
また、第２の発明によれば、選択的に操作され
るタンプ指令発生手段により第２の発明による複
雑な減哀特性と通常の減哀特性の両方が容易に得
られる。
るタンプ指令発生手段により第２の発明による複
雑な減哀特性と通常の減哀特性の両方が容易に得
られる。
さらに、第３の発明によれば比較的音色変化が
少ない楽音のサステイン部およびデイケイ部につ
いては、波形メモリの記憶波形を共用するように
したので、アタツク部、サステイン部およびデイ
ケイ部を有する持続音系の楽音信号を小容量の波
形メモリによつて発生することができる。また、
２つの波形メモリの組み合わせにより、自然楽器
の離鍵後の減哀発音を効果的に表現し得る楽音信
号が発生できる。
少ない楽音のサステイン部およびデイケイ部につ
いては、波形メモリの記憶波形を共用するように
したので、アタツク部、サステイン部およびデイ
ケイ部を有する持続音系の楽音信号を小容量の波
形メモリによつて発生することができる。また、
２つの波形メモリの組み合わせにより、自然楽器
の離鍵後の減哀発音を効果的に表現し得る楽音信
号が発生できる。
第１図はこの発明による楽音信号発生装置の第
１の実施例を示すブロツク図、第２図は上記楽音
信号発生装置を電子楽器に用いた場合における楽
音信号の発生を制御するための鍵盤装置の一例を
示す回路図、第３図は第２図の装置の出力信号を
示す波形図、第４図は第１図の装置におけるアド
レツサの具体例を示すブロツク図、第５図はこの
発明による楽音信号発生装置の第２の実施例を示
すブロツク図である。 WM61，WM62，WM63，WM71，WM72，
WM73…波形メモリ、AD61，AD62，AD63，
AD71，AD72，AD73…アドレツサ、MU60，
MU70…乗算器、SM60，SM70…加算器、DP…ダ
ンパペダル。
１の実施例を示すブロツク図、第２図は上記楽音
信号発生装置を電子楽器に用いた場合における楽
音信号の発生を制御するための鍵盤装置の一例を
示す回路図、第３図は第２図の装置の出力信号を
示す波形図、第４図は第１図の装置におけるアド
レツサの具体例を示すブロツク図、第５図はこの
発明による楽音信号発生装置の第２の実施例を示
すブロツク図である。 WM61，WM62，WM63，WM71，WM72，
WM73…波形メモリ、AD61，AD62，AD63，
AD71，AD72，AD73…アドレツサ、MU60，
MU70…乗算器、SM60，SM70…加算器、DP…ダ
ンパペダル。
Claims (1)
- 【特許請求の範囲】 １ 楽音のアタツク部分における複数周期分の波
形についての情報を各アドレスに順次記憶した第
１の波形メモリ部分および楽音の複数周期分の波
形についての情報を各アドレスに順次記憶した第
２の波形メモリ部分からなる波形メモリと、 楽音発生開始指令の発生により前記第１の波形
メモリ部分の各アドレスを所定の速度で初期アド
レスから順次指定して各アドレスに記憶された前
記波形情報を順次読出し、該第１の波形メモリ部
分を読出した後は前記第２の波形メモリ部分の各
アドレスを所定の速度で順次にかつ繰返し指定し
て各アドレスに記憶された前記波形情報を順次か
つ繰返し読出す処理を実行する波形メモリ読出し
手段と、 楽音発生終了指令の発生前は比較的緩やかに減
衰する第１のデイケイエンベロープを発生し、楽
音発生終了指令の発生に対応して前記第１のデイ
ケイエンベロープより急速に減衰する第２のデイ
ケイエンベロープを発生するデイケイエンベロー
プ発生手段と、 前記波形メモリ読出し手段により読出された前
記波形情報に前記デイケイエンベロープ発生手段
から発生された前記第１のデイケイエンベロープ
又は前記第２のデイケイエンベロープを付加する
デイケイエンベロープ付加手段とを備え 前記波形メモリから読出された波形情報および
前記デイケイエンベロープ付加手段でデイケイエ
ンベロープが付加された波形情報に基づき楽音信
号を発生するようにした楽音信号発生装置。 ２ 楽音のアタツク部分における複数周期分の波
形についての情報を各アドレスに順次記憶した第
１の波形メモリ部分および楽音の複数周期分の波
形についての情報を各アドレスに順次記憶した第
２の波形メモリ部分からなる波形メモリと、 楽音発生開始指令の発生により前記第１の波形
メモリ部分の各アドレスを所定の速度で初期アド
レスから順次指定して各アドレスに記憶された前
記波形情報を順次読出し、該第１の波形メモリ部
分を読出した後は前記第２の波形メモリ部分の各
アドレスを所定の速度で順次にかつ繰返し指定し
て各アドレスに記憶された前記波形情報を順次か
つ繰返し読出す処理を実行する波形メモリ読出し
手段と、 前記波形メモリ読出し手段により読出された波
形情報にデイケイエンベロープを付加するデイケ
イエンベロープ付加手段と、 ダンプ指令を選択的に発生するダンプ指令発生
手段と、 前記ダンプ指令が発生されている時は、楽音発
生終了指令の発生に対応して前記デイケイエンベ
ロープを急速減衰させるよう前記デイケイエンベ
ロープ付加手段を制御し、前記ダンプ指令が発生
されていない時は、楽音発生終了指令の発生に関
係なく前記デイケイエンベロープを付加するよう
に前記デイケイエンベロープ付加手段を制御する
制御手段とを備え、 前記波形メモリから読出された波形情報および
前記デイケイエンベロープ付加手段でデイケイエ
ンベロープが付加された波形の情報に基づき楽音
を発音するようにした楽音信号発生装置。 ３ 楽音のアタツク部分における複数周期分の波
形についての情報を各アドレスに順次記憶した第
１の波形メモリ部分および楽音のサステイン部分
における複数周期分の波形についての情報を各ア
ドレスに順次記憶した第２の波形メモリ部分から
なる波形メモリと、 楽音発生開始指令の発生により前記第１の波形
メモリ部分の各アドレスを所定の速度で初期アド
レスから順次指定して各アドレスに記憶された前
記波形の情報を順次読出し、該第１の波形メモリ
部分を読出した後は前記第２の波形メモリ部分の
各アドレスを所定の速度で順次にかつ繰返し指定
して各アドレスに記憶された前記波形情報を順次
かつ繰返し読出す処理を実行する波形メモリ読出
し手段と、 楽音発生終了指令の発生に対応して前記第２の
波形メモリ部分から読出された波形情報にデイケ
イエンベロープを付加するデイケイエンベロープ
付加手段とを備え、 前記楽音発生開始指令の発生から前記楽音発生
終了指令の発生までの間は前記アタツク部分の波
形情報に続き前記サステイン部分の波形情報を繰
返し出力するようにし、前記楽音発生終了指令の
発生後はデイケイエンベロープの付加された前記
サステイン部分の波形情報を出力するようにし、
この出力される波形情報に基づき持続音の楽音信
号を発生可能とした楽音信号発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61236866A JPS62123498A (ja) | 1986-10-04 | 1986-10-04 | 楽音信号発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61236866A JPS62123498A (ja) | 1986-10-04 | 1986-10-04 | 楽音信号発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62123498A JPS62123498A (ja) | 1987-06-04 |
| JPH0429080B2 true JPH0429080B2 (ja) | 1992-05-15 |
Family
ID=17006957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61236866A Granted JPS62123498A (ja) | 1986-10-04 | 1986-10-04 | 楽音信号発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62123498A (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3539701A (en) * | 1967-07-07 | 1970-11-10 | Ursula A Milde | Electrical musical instrument |
| JPS51111326A (en) * | 1975-03-26 | 1976-10-01 | Kawai Musical Instr Mfg Co Ltd | An apparatus for adding envelope in electronic musical instrument |
-
1986
- 1986-10-04 JP JP61236866A patent/JPS62123498A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62123498A (ja) | 1987-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6211358B2 (ja) | ||
| KR940001090B1 (ko) | 악음신호 발생장치 | |
| JPS5832391B2 (ja) | 電子楽器 | |
| JPS6199193A (ja) | 楽音信号発生装置 | |
| US4493237A (en) | Electronic piano | |
| JPH0429080B2 (ja) | ||
| JPS58211485A (ja) | 楽譜デ−タの補正方法 | |
| JPS6364799B2 (ja) | ||
| JPS6057392A (ja) | 電子楽器 | |
| US4628790A (en) | Circuit for an electronic musical instrument | |
| JPS6116080B2 (ja) | ||
| JPH0340399B2 (ja) | ||
| JPH04131899A (ja) | 楽音発生装置 | |
| JPS6340318B2 (ja) | ||
| JP2508138B2 (ja) | 楽音信号発装置 | |
| JPS6335992B2 (ja) | ||
| JPS6335038B2 (ja) | ||
| JPH04134495A (ja) | 楽音信号発生装置 | |
| JP3745063B2 (ja) | 楽音生成装置 | |
| JPS6253837B2 (ja) | ||
| JP2599361B2 (ja) | 波形読出装置 | |
| JP2541476B2 (ja) | 自動リズム演奏装置 | |
| JPS5882298A (ja) | 電子楽器用エンベロ−プ制御回路 | |
| JPH0128556Y2 (ja) | ||
| KR830001221B1 (ko) | 전자 악기의 화음 기억장치 |