JPH04291979A - 半導体発光素子の製造方法 - Google Patents
半導体発光素子の製造方法Info
- Publication number
- JPH04291979A JPH04291979A JP3057366A JP5736691A JPH04291979A JP H04291979 A JPH04291979 A JP H04291979A JP 3057366 A JP3057366 A JP 3057366A JP 5736691 A JP5736691 A JP 5736691A JP H04291979 A JPH04291979 A JP H04291979A
- Authority
- JP
- Japan
- Prior art keywords
- film
- plating
- forming
- metal film
- dielectric film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は，半導体発光素子の製造
方法，特に半導体レーザ（ＬＤ：レーザダイオード）の
電極構造の形成方法に関する。
方法，特に半導体レーザ（ＬＤ：レーザダイオード）の
電極構造の形成方法に関する。
【０００２】
【従来の技術】図１４〜図１９を用いて，従来の半導体
レーザの電極形成方法を工程順に説明する。 （工程１，図１４）ｎ基板５１上に，ｎバッファ層５２
，ノンドープ活性層５３，ｐクラッド層５４，およびｐ
コンタクト層５５を順次堆積する。
レーザの電極形成方法を工程順に説明する。 （工程１，図１４）ｎ基板５１上に，ｎバッファ層５２
，ノンドープ活性層５３，ｐクラッド層５４，およびｐ
コンタクト層５５を順次堆積する。
【０００３】（工程２，図１５）全面に誘電体膜５６を
堆積した後，ストライプ窓５７を開口する。 （工程３，図１６）全面に高融点コンタクト金属層５８
を堆積する。
堆積した後，ストライプ窓５７を開口する。 （工程３，図１６）全面に高融点コンタクト金属層５８
を堆積する。
【０００４】（工程４，図１７）数μｍの厚さにＡｕを
選択メッキして，Ａｕメッキ５９を形成する。Ａｕメッ
キ５９は，ワイヤボンディング時の機械的ストレスから
レーザ活性層を保護すると共に，レーザ活性層で発生す
る熱の放散を良好にするように働く。
選択メッキして，Ａｕメッキ５９を形成する。Ａｕメッ
キ５９は，ワイヤボンディング時の機械的ストレスから
レーザ活性層を保護すると共に，レーザ活性層で発生す
る熱の放散を良好にするように働く。
【０００５】（工程５，図１８）Ａｕメッキ５９をマス
クとし，高融点コンタクト金属層５８をエッチングして
除去する。 （工程６，図１９）誘電体膜５６を選択的にエッチング
した後，半導体レーザ本体にストライプ窓５７と並行し
，ｎ基板５１に到達する深さの素子分離溝６０を形成す
る。この素子分離溝６０は，アレイ状態で，個々の半導
体レーザ素子の電圧−電流特性，電流−光特性などの初
期特性を測定するために形成する。
クとし，高融点コンタクト金属層５８をエッチングして
除去する。 （工程６，図１９）誘電体膜５６を選択的にエッチング
した後，半導体レーザ本体にストライプ窓５７と並行し
，ｎ基板５１に到達する深さの素子分離溝６０を形成す
る。この素子分離溝６０は，アレイ状態で，個々の半導
体レーザ素子の電圧−電流特性，電流−光特性などの初
期特性を測定するために形成する。
【０００６】ｎ基板５１の裏面にオーミックコンタクト
６１を形成した後，Ａｕメッキ５９に対応する部分にＡ
ｕメッキ６２を形成する。劈開部６３に沿って劈開する
ことにより，個々の半導体レーザ素子に分離する。
６１を形成した後，Ａｕメッキ５９に対応する部分にＡ
ｕメッキ６２を形成する。劈開部６３に沿って劈開する
ことにより，個々の半導体レーザ素子に分離する。
【０００７】
【発明が解決しようとする課題】従来の方法では，工程
５（図１８）において，Ａｕメッキ５９をマスクとし，
高融点コンタクト金属層５８をエッチングして除去して
いる。一般に，高融点金属はケミカルエッチングするこ
とが困難であり，無理に行うと半導体レーザ本体の半導
体をエッチングしてしまう危険性が高い。そこで，高融
点コンタクト金属層５８のエッチングは，反応性イオン
エッチング（ＲＩＥ）またはイオンビームエッチング（
ＩＢＥ）などのドライエッチングで行っている。
５（図１８）において，Ａｕメッキ５９をマスクとし，
高融点コンタクト金属層５８をエッチングして除去して
いる。一般に，高融点金属はケミカルエッチングするこ
とが困難であり，無理に行うと半導体レーザ本体の半導
体をエッチングしてしまう危険性が高い。そこで，高融
点コンタクト金属層５８のエッチングは，反応性イオン
エッチング（ＲＩＥ）またはイオンビームエッチング（
ＩＢＥ）などのドライエッチングで行っている。
【０００８】ところが，劈開部６３の近傍にはＡｕメッ
キ５９が存在しないので，ＲＩＥまたはＩＢＥによる物
理的ダメージが活性層５３に入り，半導体レーザ端面の
素子特性を劣化させる。その結果，しきい値電流の増大
やＱスイッチ発振（通常のしきい値電流より大きな電流
を印加することによって始めて発振する現象）を起こす
ようになる。また，劈開部６３の近傍に高融点コンタク
ト金属層５８が存在しないので，素子抵抗の増大や電流
の不均一注入が生じる。さらに，活性層５３で発生する
熱を効率良く放熱することができない。
キ５９が存在しないので，ＲＩＥまたはＩＢＥによる物
理的ダメージが活性層５３に入り，半導体レーザ端面の
素子特性を劣化させる。その結果，しきい値電流の増大
やＱスイッチ発振（通常のしきい値電流より大きな電流
を印加することによって始めて発振する現象）を起こす
ようになる。また，劈開部６３の近傍に高融点コンタク
ト金属層５８が存在しないので，素子抵抗の増大や電流
の不均一注入が生じる。さらに，活性層５３で発生する
熱を効率良く放熱することができない。
【０００９】以上のように，従来例には，信頼性に欠け
る，製造歩留りが低い，という問題があった。本発明は
，これらの問題点を解決して，高融点コンタクト金属層
のエッチング時に，劈開部付近の活性層に物理的ダメー
ジが入らないようにして，素子特性の劣化を防止すると
共に，注入電流を均一化し，熱放散特性を良好にして，
半導体レーザの特性を向上させることのできる，半導体
装置の製造方法，特に半導体レーザの電極構造の形成方
法を提供することを目的とする。
る，製造歩留りが低い，という問題があった。本発明は
，これらの問題点を解決して，高融点コンタクト金属層
のエッチング時に，劈開部付近の活性層に物理的ダメー
ジが入らないようにして，素子特性の劣化を防止すると
共に，注入電流を均一化し，熱放散特性を良好にして，
半導体レーザの特性を向上させることのできる，半導体
装置の製造方法，特に半導体レーザの電極構造の形成方
法を提供することを目的とする。
【００１０】
【課題を解決するための手段】上記の目的を達成するた
めに，本発明に係る半導体発光素子の製造方法は，次の
ように構成する。 （１）第１の発明 半導体発光素子を構成する多層半導体構造の表面を誘電
体膜で被覆する工程と，該誘電体膜にストライプ状の開
口部を形成する工程と，該開口部を含む誘電体膜の全面
を覆ってコンタクト用の金属膜を形成する工程と，開口
部のストライプに沿った領域に位置する金属膜上に互い
に離間して複数のメッキ電極を形成する工程と，該複数
のメッキ電極相互間の開口部上に位置し，多層半導体構
造を劈開して分割するための分割領域に保護膜を形成す
る工程と，メッキ電極および該保護膜をマスクとして金
属膜をドライエッチングし，メッキ電極および保護膜以
外の金属膜を除去する工程と，分割領域をもって劈開を
行い，多層半導体構造を分割する工程とを含むように構
成する。
めに，本発明に係る半導体発光素子の製造方法は，次の
ように構成する。 （１）第１の発明 半導体発光素子を構成する多層半導体構造の表面を誘電
体膜で被覆する工程と，該誘電体膜にストライプ状の開
口部を形成する工程と，該開口部を含む誘電体膜の全面
を覆ってコンタクト用の金属膜を形成する工程と，開口
部のストライプに沿った領域に位置する金属膜上に互い
に離間して複数のメッキ電極を形成する工程と，該複数
のメッキ電極相互間の開口部上に位置し，多層半導体構
造を劈開して分割するための分割領域に保護膜を形成す
る工程と，メッキ電極および該保護膜をマスクとして金
属膜をドライエッチングし，メッキ電極および保護膜以
外の金属膜を除去する工程と，分割領域をもって劈開を
行い，多層半導体構造を分割する工程とを含むように構
成する。
【００１１】（２）第２の発明
半導体発光素子を構成する多層半導体構造の表面を誘電
体膜で被覆する工程と，該誘電体膜にストライプ状の開
口部を形成する工程と，該開口部を含む誘電体膜の全面
を覆って半導体に対するコンタクト用の金属膜を形成す
る工程と，開口部のストライプに沿った位置の金属膜上
に連続してメッキ層を形成する工程と，該メッキ層をマ
スクとして金属膜をドライエッチングし，該メッキ層以
外の金属膜を除去する工程と，連続して形成されたメッ
キ層をストライプと直角の方向に選択的に除去し，メッ
キ層を互いに離間した構成の複数のメッキ電極に分割す
る工程と，該複数のメッキ電極相互間に位置する部分を
分割領域として劈開を行い，多層半導体構造を分割する
工程とを含むように構成する。
体膜で被覆する工程と，該誘電体膜にストライプ状の開
口部を形成する工程と，該開口部を含む誘電体膜の全面
を覆って半導体に対するコンタクト用の金属膜を形成す
る工程と，開口部のストライプに沿った位置の金属膜上
に連続してメッキ層を形成する工程と，該メッキ層をマ
スクとして金属膜をドライエッチングし，該メッキ層以
外の金属膜を除去する工程と，連続して形成されたメッ
キ層をストライプと直角の方向に選択的に除去し，メッ
キ層を互いに離間した構成の複数のメッキ電極に分割す
る工程と，該複数のメッキ電極相互間に位置する部分を
分割領域として劈開を行い，多層半導体構造を分割する
工程とを含むように構成する。
【００１２】
【作用】本発明に係る電極構造形成方法では，高融点コ
ンタクト金属層をエッチングによって除去する時に，劈
開部の近傍に高融点コンタクト金属層が露出しない。す
なわち，劈開部の近傍（ストライプ窓上の所定幅の部分
）は高伝導体金属層によって被覆されている。この高伝
導体金属層が，反応性イオンエッチング（ＲＩＥ）また
はイオンビームエッチング（ＩＢＥ）の際に，保護膜と
して働くので，エッチングによる物理的ダメージが半導
体レーザ本体，特に劈開部の近傍に位置する活性層に侵
入するのを阻止する。その結果，素子特性の劣化を防止
することができる。
ンタクト金属層をエッチングによって除去する時に，劈
開部の近傍に高融点コンタクト金属層が露出しない。す
なわち，劈開部の近傍（ストライプ窓上の所定幅の部分
）は高伝導体金属層によって被覆されている。この高伝
導体金属層が，反応性イオンエッチング（ＲＩＥ）また
はイオンビームエッチング（ＩＢＥ）の際に，保護膜と
して働くので，エッチングによる物理的ダメージが半導
体レーザ本体，特に劈開部の近傍に位置する活性層に侵
入するのを阻止する。その結果，素子特性の劣化を防止
することができる。
【００１３】また，ストライプ窓上の部分（劈開部の近
傍）が高融点コンタクト金属層で被覆されているので，
半導体レーザの共振器の全長にわたってコンタクト電極
が設けられていることになる。その結果，注入電流を均
一化することができると共に，レーザ活性層で発生する
熱を効果的に放散させることができる。
傍）が高融点コンタクト金属層で被覆されているので，
半導体レーザの共振器の全長にわたってコンタクト電極
が設けられていることになる。その結果，注入電流を均
一化することができると共に，レーザ活性層で発生する
熱を効果的に放散させることができる。
【００１４】
【実施例】［第１実施例］図１〜図７を用いて，本発明
の第１実施例を工程順に説明する。 （工程１，図１）ｎ−ＩｎＰ基板１１上に，ｎ−ＩｎＰ
バッファ層（不純物濃度１×１０１８ｃｍ−２，厚さ２
μｍ）１２，ノンドープＩｎＧａＡｓＰ活性層（厚さ０
．１５μｍ）１３，ｐ−ＩｎＰクラッド層（不純物濃度
５×１０１７ｃｍ−２，厚さ１．５μｍ）１４，および
ｐ−ＩｎＧａＡｓＰコンタクト層（不純物濃度１×１０
１９ｃｍ−２，厚さ０．３μｍ）１５を順次，液相成長
法またはＭＯＣＶＤ（ Ｍｅｔａｌ ＯｒｇａｎｉｃＣ
ｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ
）法によって成長させる。これにより，半導体レーザ本
体が形成される。
の第１実施例を工程順に説明する。 （工程１，図１）ｎ−ＩｎＰ基板１１上に，ｎ−ＩｎＰ
バッファ層（不純物濃度１×１０１８ｃｍ−２，厚さ２
μｍ）１２，ノンドープＩｎＧａＡｓＰ活性層（厚さ０
．１５μｍ）１３，ｐ−ＩｎＰクラッド層（不純物濃度
５×１０１７ｃｍ−２，厚さ１．５μｍ）１４，および
ｐ−ＩｎＧａＡｓＰコンタクト層（不純物濃度１×１０
１９ｃｍ−２，厚さ０．３μｍ）１５を順次，液相成長
法またはＭＯＣＶＤ（ Ｍｅｔａｌ ＯｒｇａｎｉｃＣ
ｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ
）法によって成長させる。これにより，半導体レーザ本
体が形成される。
【００１５】（工程２，図２）ｐ−ＩｎＧａＡｓＰコン
タクト層１５上に，ＳｉＯ２ 膜（膜厚約３０００Å）
１６を４００℃の熱ＣＶＤ法によって堆積した後，幅２
μｍのストライプ窓１７を開口する。
タクト層１５上に，ＳｉＯ２ 膜（膜厚約３０００Å）
１６を４００℃の熱ＣＶＤ法によって堆積した後，幅２
μｍのストライプ窓１７を開口する。
【００１６】（工程３，図３）ウエーハ全面に，高融点
コンタクト金属層として，Ｔｉ膜（膜厚１０００Å）１
８およびＰｔ膜（膜厚３０００Å）１９を電子ビーム蒸
着法によって堆積する。
コンタクト金属層として，Ｔｉ膜（膜厚１０００Å）１
８およびＰｔ膜（膜厚３０００Å）１９を電子ビーム蒸
着法によって堆積する。
【００１７】全面に，高伝導体金属層として，Ａｕ膜（
膜厚３５００Å）２０を電子ビーム蒸着法または抵抗蒸
着法によって堆積する。 （工程４，図３，図４）通常のフォトリソグラフィ技術
によって選択メッキ用のパターニングを行い，電界メッ
キ法によりＡｕメッキ（厚さ３μｍ）２１を形成する。
膜厚３５００Å）２０を電子ビーム蒸着法または抵抗蒸
着法によって堆積する。 （工程４，図３，図４）通常のフォトリソグラフィ技術
によって選択メッキ用のパターニングを行い，電界メッ
キ法によりＡｕメッキ（厚さ３μｍ）２１を形成する。
【００１８】４３０℃，３０分間の熱処理を施してｐ側
オーミックコンタクトの形成を行う。ストライプ窓１７
上の部分（劈開部の近傍）を包含するように，Ａｕメッ
キ２１をフォトレジストで被覆し，フォトレジストで覆
われていない部分のＡｕ膜２０をエッチングによって除
去する。
オーミックコンタクトの形成を行う。ストライプ窓１７
上の部分（劈開部の近傍）を包含するように，Ａｕメッ
キ２１をフォトレジストで被覆し，フォトレジストで覆
われていない部分のＡｕ膜２０をエッチングによって除
去する。
【００１９】（工程５，図４，図５）Ａｕメッキ２１を
マスクとし，反応性イオンエッチング（ＲＩＥ）によっ
て，Ｐｔ膜１９をエッチングする。Ｐｔ膜１９のエッチ
ングガスにはＡｒガスを用いた。この場合，ＰｔとＡｕ
のエッチングレートはほぼ等しいので，Ｐｔ膜１９のエ
ッチングと並行して，ストライプ窓１７上の部分のＡｕ
膜２０もエッチングされる。Ｔｉのエッチングレートは
Ｐｔ，Ａｕのおおむね１／１０なので，このＡｕ膜２０
が無くなった時点でエッチングを止めることにより，Ｐ
ｔ膜１９はエッチングされ，Ｔｉのみを選択的に残すこ
とができる。
マスクとし，反応性イオンエッチング（ＲＩＥ）によっ
て，Ｐｔ膜１９をエッチングする。Ｐｔ膜１９のエッチ
ングガスにはＡｒガスを用いた。この場合，ＰｔとＡｕ
のエッチングレートはほぼ等しいので，Ｐｔ膜１９のエ
ッチングと並行して，ストライプ窓１７上の部分のＡｕ
膜２０もエッチングされる。Ｔｉのエッチングレートは
Ｐｔ，Ａｕのおおむね１／１０なので，このＡｕ膜２０
が無くなった時点でエッチングを止めることにより，Ｐ
ｔ膜１９はエッチングされ，Ｔｉのみを選択的に残すこ
とができる。
【００２０】ストライプ窓１７上の部分（劈開部の近傍
）のＡｕ膜２０はＰｔ膜１９のエッチングによって無く
なるが，その下のＰｔ膜１９が次の工程で保護膜として
作用する。 （工程６，図５，図６）Ａｕメッキ２１をマスクとし，
反応性イオンエッチング（ＲＩＥ）によって，Ｔｉ膜１
８をエッチングする。
）のＡｕ膜２０はＰｔ膜１９のエッチングによって無く
なるが，その下のＰｔ膜１９が次の工程で保護膜として
作用する。 （工程６，図５，図６）Ａｕメッキ２１をマスクとし，
反応性イオンエッチング（ＲＩＥ）によって，Ｔｉ膜１
８をエッチングする。
【００２１】Ｔｉ膜１８のエッチングガスにはＣＦ４
ガスを用いた。この場合，ＰｔおよびＡｕは殆どエッチ
ングされない。 （工程７，図７）通常のフォトリソグラフィ技術によっ
て，素子分離溝（深さ約６μｍ）２３のメサエッチング
を行う。
ガスを用いた。この場合，ＰｔおよびＡｕは殆どエッチ
ングされない。 （工程７，図７）通常のフォトリソグラフィ技術によっ
て，素子分離溝（深さ約６μｍ）２３のメサエッチング
を行う。
【００２２】基板１１の厚さを約１００μｍにした後，
基板１１の裏面にＡｕＧｅ（膜厚５００Å），Ａｕ（膜
厚２５００Å）を抵抗蒸着法で堆積した後，３８０℃，
３０分間の熱処理を施して，ｎオーミックコンタクト２
４を形成する。通常のフォトリソグラフィ技術によって
選択メッキ用のパターニングを行い，電界メッキ法によ
りＡｕメッキ（厚さ３μｍ）２５を形成する。
基板１１の裏面にＡｕＧｅ（膜厚５００Å），Ａｕ（膜
厚２５００Å）を抵抗蒸着法で堆積した後，３８０℃，
３０分間の熱処理を施して，ｎオーミックコンタクト２
４を形成する。通常のフォトリソグラフィ技術によって
選択メッキ用のパターニングを行い，電界メッキ法によ
りＡｕメッキ（厚さ３μｍ）２５を形成する。
【００２３】劈開部２２で劈開を行い，個々の半導体レ
ーザ素子に分離し，製品とする。 ［第２実施例］図８〜図１３を用いて，本発明の第２実
施例を工程順に説明する。 （工程１，図８）ｎ−ＩｎＰ基板３１上に，ｎ−ＩｎＰ
バッファ層（不純物濃度１×１０１８ｃｍ−２，厚さ２
μｍ）３２，ノンドープＩｎＧａＡｓＰ活性層（厚さ０
．１５μｍ）３３，ｐ−ＩｎＰクラッド層（不純物濃度
５×１０１７ｃｍ−２，厚さ１．５μｍ）３４，および
ｐ−ＩｎＧａＡｓＰコンタクト層（不純物濃度１×１０
１９ｃｍ−２，厚さ０．３μｍ）３５を順次，液相成長
法またはＭＯＣＶＤ法によって成長させる。これにより
，半導体レーザ本体が形成される。
ーザ素子に分離し，製品とする。 ［第２実施例］図８〜図１３を用いて，本発明の第２実
施例を工程順に説明する。 （工程１，図８）ｎ−ＩｎＰ基板３１上に，ｎ−ＩｎＰ
バッファ層（不純物濃度１×１０１８ｃｍ−２，厚さ２
μｍ）３２，ノンドープＩｎＧａＡｓＰ活性層（厚さ０
．１５μｍ）３３，ｐ−ＩｎＰクラッド層（不純物濃度
５×１０１７ｃｍ−２，厚さ１．５μｍ）３４，および
ｐ−ＩｎＧａＡｓＰコンタクト層（不純物濃度１×１０
１９ｃｍ−２，厚さ０．３μｍ）３５を順次，液相成長
法またはＭＯＣＶＤ法によって成長させる。これにより
，半導体レーザ本体が形成される。
【００２４】（工程２，図９）ｐ−ＩｎＧａＡｓＰコン
タクト層３５上に，ＳｉＯ２ 膜（膜厚約３０００Å）
３６を４００℃の熱ＣＶＤ法によって堆積した後，幅２
μｍのストライプ窓３７を開口する。
タクト層３５上に，ＳｉＯ２ 膜（膜厚約３０００Å）
３６を４００℃の熱ＣＶＤ法によって堆積した後，幅２
μｍのストライプ窓３７を開口する。
【００２５】（工程３，図１０）ウエーハ全面に，高融
点コンタクト金属層として，Ｔｉ膜（膜厚１０００Å）
３８およびＰｔ膜（膜厚３０００Å）３９を電子ビーム
蒸着法によって堆積する。
点コンタクト金属層として，Ｔｉ膜（膜厚１０００Å）
３８およびＰｔ膜（膜厚３０００Å）３９を電子ビーム
蒸着法によって堆積する。
【００２６】通常のフォトリソグラフィ技術によって選
択メッキ用のパターニングを行い，電界メッキ法により
Ａｕメッキ（厚さ３μｍ）４０をストライプ窓３７上の
部分（劈開部の近傍）を包含するように形成する。４３
０℃，３０分間の熱処理を施してｐ側オーミックコンタ
クトの形成を行う。
択メッキ用のパターニングを行い，電界メッキ法により
Ａｕメッキ（厚さ３μｍ）４０をストライプ窓３７上の
部分（劈開部の近傍）を包含するように形成する。４３
０℃，３０分間の熱処理を施してｐ側オーミックコンタ
クトの形成を行う。
【００２７】（工程４，図１０，図１１）Ａｕメッキ４
０をマスクとし，ＲＩＥによって，Ｐｔ膜３９をエッチ
ングする。Ｐｔ膜３９のエッチングガスにはＡｒガスを
用いた。この場合，ＰｔとＡｕのエッチングレートはほ
ぼ等しいので，Ｐｔ膜３９のエッチングと並行して，Ａ
ｕメッキ４０もエッチングされる。しかしながら，Ａｕ
メッキ４０は充分な厚さを持っているので，差し支えな
い。Ｔｉについては，エッチングレートの差から，殆ど
残すことができる。
０をマスクとし，ＲＩＥによって，Ｐｔ膜３９をエッチ
ングする。Ｐｔ膜３９のエッチングガスにはＡｒガスを
用いた。この場合，ＰｔとＡｕのエッチングレートはほ
ぼ等しいので，Ｐｔ膜３９のエッチングと並行して，Ａ
ｕメッキ４０もエッチングされる。しかしながら，Ａｕ
メッキ４０は充分な厚さを持っているので，差し支えな
い。Ｔｉについては，エッチングレートの差から，殆ど
残すことができる。
【００２８】（工程５，図１１，図１２）Ａｕメッキ４
０をマスクとし，ＲＩＥによって，Ｔｉ膜３８をエッチ
ングする。Ｔｉ膜３８のエッチングガスにはＣＦ４ ガ
スを用いた。この場合，ＰｔおよびＡｕは殆どエッチン
グされない。
０をマスクとし，ＲＩＥによって，Ｔｉ膜３８をエッチ
ングする。Ｔｉ膜３８のエッチングガスにはＣＦ４ ガ
スを用いた。この場合，ＰｔおよびＡｕは殆どエッチン
グされない。
【００２９】また，通常のフォトリソグラフィ技術を用
いてストライプ窓１７上の部分の位置に存在するＡｕメ
ッキ４０を選択的に除去する。 （工程６，図１３）通常のフォトリソグラフィ技術によ
って，素子分離溝（深さ約６μｍ）４２のメサエッチン
グを行う。
いてストライプ窓１７上の部分の位置に存在するＡｕメ
ッキ４０を選択的に除去する。 （工程６，図１３）通常のフォトリソグラフィ技術によ
って，素子分離溝（深さ約６μｍ）４２のメサエッチン
グを行う。
【００３０】基板３１の厚さを約１００μｍにした後，
基板３１の裏面にＡｕＧｅ（膜厚５００Å），Ａｕ（膜
厚２５００Å）を抵抗蒸着法で堆積した後，３８０℃，
３０分間の熱処理を施して，ｎオーミックコンタクト４
３を形成する。通常のフォトリソグラフィ技術によって
選択メッキ用のパターニングを行い，電界メッキ法によ
りＡｕメッキ（厚さ３μｍ）４４を形成する。
基板３１の裏面にＡｕＧｅ（膜厚５００Å），Ａｕ（膜
厚２５００Å）を抵抗蒸着法で堆積した後，３８０℃，
３０分間の熱処理を施して，ｎオーミックコンタクト４
３を形成する。通常のフォトリソグラフィ技術によって
選択メッキ用のパターニングを行い，電界メッキ法によ
りＡｕメッキ（厚さ３μｍ）４４を形成する。
【００３１】劈開部４１で劈開を行い，個々の半導体レ
ーザ素子に分離し，製品とする。以上の実施例では，Ｐ
ｔ膜およびＴｉ膜のエッチングに反応性イオンエッチン
グ（ＲＩＥ）法を用いたが，イオンビームエッチング（
ＩＢＥ）法を用いても同様の結果が得られる。
ーザ素子に分離し，製品とする。以上の実施例では，Ｐ
ｔ膜およびＴｉ膜のエッチングに反応性イオンエッチン
グ（ＲＩＥ）法を用いたが，イオンビームエッチング（
ＩＢＥ）法を用いても同様の結果が得られる。
【００３２】
【発明の効果】本発明によれば，高融点コンタクト金属
層を反応性イオンエッチング（ＲＩＥ）またはイオンビ
ームエッチング（ＩＢＥ）によって除去する時に，劈開
部近傍（ストライプ窓上部分）に高伝導体金属層または
高伝導体メッキが存在して保護膜として働くので，エッ
チングによる物理的ダメージがレーザ活性層へ侵入する
のを阻止することができる。したがって，素子特性の劣
化を防止することができる。
層を反応性イオンエッチング（ＲＩＥ）またはイオンビ
ームエッチング（ＩＢＥ）によって除去する時に，劈開
部近傍（ストライプ窓上部分）に高伝導体金属層または
高伝導体メッキが存在して保護膜として働くので，エッ
チングによる物理的ダメージがレーザ活性層へ侵入する
のを阻止することができる。したがって，素子特性の劣
化を防止することができる。
【００３３】また，ストライプ窓上の部分（劈開部の近
傍）が高融点コンタクト金属層で被覆されているので，
半導体レーザの共振器の全長にわたってコンタクト電極
が設けられていることになる。その結果，注入電流を均
一化することができると共に，レーザ活性層で発生する
熱を効果的に放散させることができる。
傍）が高融点コンタクト金属層で被覆されているので，
半導体レーザの共振器の全長にわたってコンタクト電極
が設けられていることになる。その結果，注入電流を均
一化することができると共に，レーザ活性層で発生する
熱を効果的に放散させることができる。
【図１】本発明の第１実施例の一工程を示す図である。
【図２】本発明の第１実施例の一工程を示す図である。
【図３】本発明の第１実施例の一工程を示す図である。
【図４】本発明の第１実施例の一工程を示す図である。
【図５】本発明の第１実施例の一工程を示す図である。
【図６】本発明の第１実施例の一工程を示す図である。
【図７】本発明の第１実施例の一工程を示す図である。
【図８】本発明の第２実施例の一工程を示す図である。
【図９】本発明の第２実施例の一工程を示す図である。
【図１０】本発明の第２実施例の一工程を示す図である
。
。
【図１１】本発明の第２実施例の一工程を示す図である
。
。
【図１２】本発明の第２実施例の一工程を示す図である
。
。
【図１３】本発明の第２実施例の一工程を示す図である
。
。
【図１４】従来例の一工程を示す図である。
【図１５】従来例の一工程を示す図である。
【図１６】従来例の一工程を示す図である。
【図１７】従来例の一工程を示す図である。
【図１８】従来例の一工程を示す図である。
【図１９】従来例の一工程を示す図である。
１１，５１ ｎ基板
１２，５２ ｎバッファ層
１３，５３ 活性層
１４，５４ ｐクラッド層
１５，５５ ｐコンタクト層
１６，３６ ＳｉＯ２ 膜
１７，３７ ストライプ窓
１８，３８ Ｔｉ膜
１９，３９ Ｐｔ膜
２０ Ａｕ膜
２１，４０ Ａｕメッキ
２２，４１ 劈開部
２３，４２ 素子分離溝
２４，４３ ｎオーミックコンタクト２５，４４
Ａｕメッキ
Ａｕメッキ
Claims (2)
- 【請求項１】 半導体発光素子を構成する多層半導体
構造の表面を誘電体膜で被覆する工程と，該誘電体膜に
ストライプ状の開口部を形成する工程と，該開口部を含
む誘電体膜の全面を覆ってコンタクト用の金属膜を形成
する工程と，開口部のストライプに沿った領域に位置す
る金属膜上に互いに離間して複数のメッキ電極を形成す
る工程と，該複数のメッキ電極相互間の開口部上に位置
し，多層半導体構造を劈開して分割するための分割領域
に保護膜を形成する工程と，メッキ電極および該保護膜
をマスクとして金属膜をドライエッチングし，メッキ電
極および保護膜以外の金属膜を除去する工程と，分割領
域をもって劈開を行い，多層半導体構造を分割する工程
とを含むことを特徴とする半導体発光素子の製造方法。 - 【請求項２】 半導体発光素子を構成する多層半導体
構造の表面を誘電体膜で被覆する工程と，該誘電体膜に
ストライプ状の開口部を形成する工程と，該開口部を含
む誘電体膜の全面を覆って半導体に対するコンタクト用
の金属膜を形成する工程と，開口部のストライプに沿っ
た位置の金属膜上に連続してメッキ層を形成する工程と
，該メッキ層をマスクとして金属膜をドライエッチング
し，該メッキ層以外の金属膜を除去する工程と，連続し
て形成されたメッキ層をストライプと直角の方向に選択
的に除去し，メッキ層を互いに離間した構成の複数のメ
ッキ電極に分割する工程と，該複数のメッキ電極相互間
に位置する部分を分割領域として劈開を行い，多層半導
体構造を分割する工程とを含むことを特徴とする半導体
発光素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3057366A JPH04291979A (ja) | 1991-03-20 | 1991-03-20 | 半導体発光素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3057366A JPH04291979A (ja) | 1991-03-20 | 1991-03-20 | 半導体発光素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04291979A true JPH04291979A (ja) | 1992-10-16 |
Family
ID=13053590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3057366A Withdrawn JPH04291979A (ja) | 1991-03-20 | 1991-03-20 | 半導体発光素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04291979A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1041254A (ja) * | 1996-07-24 | 1998-02-13 | Sony Corp | オーミック電極およびその形成方法 |
| JP2006054277A (ja) * | 2004-08-11 | 2006-02-23 | Sony Corp | 半導体レーザ発光装置および半導体レーザ発光装置の製造方法 |
| JP2008010635A (ja) * | 2006-06-29 | 2008-01-17 | Rohm Co Ltd | 半導体発光素子 |
| JP2008034587A (ja) * | 2006-07-28 | 2008-02-14 | Sony Corp | 半導体レーザの製造方法、半導体素子の製造方法および素子の製造方法 |
| JP2008226999A (ja) * | 2007-03-09 | 2008-09-25 | Sumitomo Electric Ind Ltd | 半導体光素子の製造方法 |
| JP2012119479A (ja) * | 2010-11-30 | 2012-06-21 | Sumitomo Electric Device Innovations Inc | 半導体装置の製造方法 |
-
1991
- 1991-03-20 JP JP3057366A patent/JPH04291979A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1041254A (ja) * | 1996-07-24 | 1998-02-13 | Sony Corp | オーミック電極およびその形成方法 |
| KR100496369B1 (ko) * | 1996-07-24 | 2005-09-08 | 소니 가부시끼 가이샤 | 오믹전극및반도체소자 |
| JP2006054277A (ja) * | 2004-08-11 | 2006-02-23 | Sony Corp | 半導体レーザ発光装置および半導体レーザ発光装置の製造方法 |
| JP2008010635A (ja) * | 2006-06-29 | 2008-01-17 | Rohm Co Ltd | 半導体発光素子 |
| JP2008034587A (ja) * | 2006-07-28 | 2008-02-14 | Sony Corp | 半導体レーザの製造方法、半導体素子の製造方法および素子の製造方法 |
| JP2008226999A (ja) * | 2007-03-09 | 2008-09-25 | Sumitomo Electric Ind Ltd | 半導体光素子の製造方法 |
| JP2012119479A (ja) * | 2010-11-30 | 2012-06-21 | Sumitomo Electric Device Innovations Inc | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5504768A (en) | Semiconductor laser device and method for manufacturing the same | |
| EP0963017B1 (en) | Semiconductor emission element and method of manufacturing same | |
| US20030207480A1 (en) | Method of manufacturing semiconductor device | |
| US6665325B2 (en) | Quantum cascade laser and method for making same | |
| US4441187A (en) | A semiconductor laser light source | |
| JP3206555B2 (ja) | 窒化ガリウム系半導体発光素子及びその製造方法 | |
| US4238764A (en) | Solid state semiconductor element and contact thereupon | |
| JP2000340880A (ja) | 半導体レーザおよびその作製方法 | |
| US4972238A (en) | Semiconductor laser device | |
| US4142160A (en) | Hetero-structure injection laser | |
| JPH04291979A (ja) | 半導体発光素子の製造方法 | |
| US6108361A (en) | Semiconductor laser and method for producing the same | |
| EP0630084B1 (en) | Semiconductor laser | |
| JP3661919B2 (ja) | 半導体レーザ素子の製造方法 | |
| JP3344096B2 (ja) | 半導体レーザ及びその製造方法 | |
| JPH09162484A (ja) | プレーナ電極型半導体光素子及びその製造方法 | |
| JPH03250684A (ja) | メサ埋め込み型光半導体装置の製造方法 | |
| JP2001094211A (ja) | 半導体発光素子およびその製造方法 | |
| JP3505913B2 (ja) | 半導体発光装置の製造方法 | |
| JPS59155979A (ja) | 半導体レ−ザの製造方法 | |
| JP2805094B2 (ja) | 光半導体装置 | |
| JP3681460B2 (ja) | 半導体レーザ素子およびその製造方法ならびに半導体レーザ装置 | |
| JP2784298B2 (ja) | スーパールミネッセントダイオードおよびその製法 | |
| JP2002246679A (ja) | 半導体レーザ素子およびその製造方法 | |
| JPH11354880A (ja) | 半導体レーザ素子およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |