JPH0429262B2 - - Google Patents
Info
- Publication number
- JPH0429262B2 JPH0429262B2 JP15264586A JP15264586A JPH0429262B2 JP H0429262 B2 JPH0429262 B2 JP H0429262B2 JP 15264586 A JP15264586 A JP 15264586A JP 15264586 A JP15264586 A JP 15264586A JP H0429262 B2 JPH0429262 B2 JP H0429262B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- pass filter
- low
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005540 biological transmission Effects 0.000 claims description 46
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 3
- 101100488882 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) YPL080C gene Proteins 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Landscapes
- Transmitters (AREA)
Description
【発明の詳細な説明】
（産業上の用分野）
本発明はFM無線通信において利用される高速
の送信立上りを有する送信機の送信出力制御回路
に関するものである。
の送信立上りを有する送信機の送信出力制御回路
に関するものである。
（従来の技術）
通常送信機には自動送信出力制御回路を設けて
送信出力の安定化を図つている。
送信出力の安定化を図つている。
第４図は従来の送信機の出力段の構成例図で、図
中の４１は制御端子付の電力増幅器で、入力P1N
を所望のレベルまで電力増幅する、４２は結合器
で送信出力POUTに比例したレベルの検出出力をピ
ツクアツプする。４３は整流器でPOUTに比例した
レベルを整流しPOUTに比例した包絡線を出力す
る。４４は誤差増幅器で基準値と整流器４３より
の電圧との差電圧を所要のレベルまで増幅する。
ここで基準値とは規定の送信出力に比例する基準
電圧で送信機のオン信号（TX−ON）と同期し
て与えらる。４５は低域波器（LPF）で図示
の帰還系を安定化するために挿入する、ただし誤
差増幅器にこの特性を含ませる場合もある。
中の４１は制御端子付の電力増幅器で、入力P1N
を所望のレベルまで電力増幅する、４２は結合器
で送信出力POUTに比例したレベルの検出出力をピ
ツクアツプする。４３は整流器でPOUTに比例した
レベルを整流しPOUTに比例した包絡線を出力す
る。４４は誤差増幅器で基準値と整流器４３より
の電圧との差電圧を所要のレベルまで増幅する。
ここで基準値とは規定の送信出力に比例する基準
電圧で送信機のオン信号（TX−ON）と同期し
て与えらる。４５は低域波器（LPF）で図示
の帰還系を安定化するために挿入する、ただし誤
差増幅器にこの特性を含ませる場合もある。
以上の帰還回路によつて送信出力の安定化を行
つているが、このような送信出力制御回路は自動
制御回路であるため負帰還回路が用いられ、ある
程度のLowPass特性を持たせている。第５図は
ボード線図によるこの回路の安定特性を示すもの
で、LPFとしてラグリードフイルタ（第６図）
を２つ使用した場合である。第５図中の５１は
LPFを使用しないときのこの回路の特性、５２
と５３はラグリードフイルタの各特性、５４は５
２と５３のラグリードフイルタを縦続接続したと
きの特性である。特性５１では180゜遅れのところ
でループ利得が0dB以上となり不安定であるが特
性５４では180゜遅れ点でループ利得が0dB以下と
なり安定である。
つているが、このような送信出力制御回路は自動
制御回路であるため負帰還回路が用いられ、ある
程度のLowPass特性を持たせている。第５図は
ボード線図によるこの回路の安定特性を示すもの
で、LPFとしてラグリードフイルタ（第６図）
を２つ使用した場合である。第５図中の５１は
LPFを使用しないときのこの回路の特性、５２
と５３はラグリードフイルタの各特性、５４は５
２と５３のラグリードフイルタを縦続接続したと
きの特性である。特性５１では180゜遅れのところ
でループ利得が0dB以上となり不安定であるが特
性５４では180゜遅れ点でループ利得が0dB以下と
なり安定である。
このようにボード線図ではループ利得が0dB以
上で位相遅れが180゜以上のき不安定であることを
示している。
上で位相遅れが180゜以上のき不安定であることを
示している。
ここでラグリーツフイルタの説明を行つてお
く、第６図はその回路構成Ａと利得−周波数特性
および位相遅れ−周波数特性Ｂで、第５図にこの
特性が使用されている。
く、第６図はその回路構成Ａと利得−周波数特性
および位相遅れ−周波数特性Ｂで、第５図にこの
特性が使用されている。
第４図の説明に戻つて、前記のようなLPFを
含む負帰還系では送信開始（ON）時の立ち上が
りに時間がかかる。この立上り特性の一例を第７
図に示した。この図において７１は電力増幅器の
送信出力対送信制御電圧特性（非線形のためある
制御電圧VDとならないと送信出力を発生しない
時性）、７２は負帰還時送信オン時の送信制御電
圧対経過時間特性、７３は送信出力対時間特性
で、送信オン（原点）後ある時間経過してから立
上つていることを示している。通常の無線送信機
では７３の特性で十分であるが高効率データ伝送
を行わんとする無線システムでは送信立上り時間
はできるだけ短くして伝送量を多くする必要があ
る。しかしその対策としてLPFのカツトオフ周
波数を高くして使用するにしても負帰還系の安定
性から自ずと限度があり第７図の７１の特性によ
り制御電圧がVDになるまで送信出力が発生しな
いので立上りをあまり速くすることはできないと
いう欠点がある。
含む負帰還系では送信開始（ON）時の立ち上が
りに時間がかかる。この立上り特性の一例を第７
図に示した。この図において７１は電力増幅器の
送信出力対送信制御電圧特性（非線形のためある
制御電圧VDとならないと送信出力を発生しない
時性）、７２は負帰還時送信オン時の送信制御電
圧対経過時間特性、７３は送信出力対時間特性
で、送信オン（原点）後ある時間経過してから立
上つていることを示している。通常の無線送信機
では７３の特性で十分であるが高効率データ伝送
を行わんとする無線システムでは送信立上り時間
はできるだけ短くして伝送量を多くする必要があ
る。しかしその対策としてLPFのカツトオフ周
波数を高くして使用するにしても負帰還系の安定
性から自ずと限度があり第７図の７１の特性によ
り制御電圧がVDになるまで送信出力が発生しな
いので立上りをあまり速くすることはできないと
いう欠点がある。
（発明の具体的な目的）
本発明は前記の欠点を除くために行つたもの
で、送信出力制御回路の安定性を損なうことな
く、送信出力の立上り時間を短縮することが目的
である。なお送信立上り時間とは送信立上り信号
（TX−ON信号）が来てから送信出力が規定値の
90％になるまでの時間tr（第７図）を言う （発明の構成） 第１図は本発明を実施した送信機の出力段の構
成例図で、図中の１〜５は第４図の４１〜４５の
それぞれと同一で、１は制御端子付電力増幅器、
２は結合器、３は整流器、４は誤差増幅器、５は
LPFである。また６は波形発生器、７は加算器
である。従来の第４図の回路に６と７を付加して
送信立上り時間を短縮することが特徴である。な
おTX−ONは送信開始信号である。
で、送信出力制御回路の安定性を損なうことな
く、送信出力の立上り時間を短縮することが目的
である。なお送信立上り時間とは送信立上り信号
（TX−ON信号）が来てから送信出力が規定値の
90％になるまでの時間tr（第７図）を言う （発明の構成） 第１図は本発明を実施した送信機の出力段の構
成例図で、図中の１〜５は第４図の４１〜４５の
それぞれと同一で、１は制御端子付電力増幅器、
２は結合器、３は整流器、４は誤差増幅器、５は
LPFである。また６は波形発生器、７は加算器
である。従来の第４図の回路に６と７を付加して
送信立上り時間を短縮することが特徴である。な
おTX−ONは送信開始信号である。
（発明の動作）
第１図においてTX−ON信号到来時に波形発
生器６に波形発生器６の付加前の送信出力の立上
りより早く立上つてゆるやかに減衰する任意の単
発波形を発生させこの波形をLPF５よりのルー
プ出力と換算器７にて加算させることにより送信
立上り時は６よりの制御電圧を利用し、立上り完
了する十分な時間の後帰還ループによつて出力を
安定化する。この６よりの制御電圧によつて強制
的に立上げる方法は帰還ループを利用していない
ため安定である。立上りが完了すれば帰還系の応
答をLPF５によつて悪化させているため安定度
が損なわれることはなく、立上り時間の高速化が
得られる。
生器６に波形発生器６の付加前の送信出力の立上
りより早く立上つてゆるやかに減衰する任意の単
発波形を発生させこの波形をLPF５よりのルー
プ出力と換算器７にて加算させることにより送信
立上り時は６よりの制御電圧を利用し、立上り完
了する十分な時間の後帰還ループによつて出力を
安定化する。この６よりの制御電圧によつて強制
的に立上げる方法は帰還ループを利用していない
ため安定である。立上りが完了すれば帰還系の応
答をLPF５によつて悪化させているため安定度
が損なわれることはなく、立上り時間の高速化が
得られる。
第２図は第７図と同様な手法を用いた立上り特
性の一例を示すものでつぎに説明する。第２図に
おいて２１，２２，２３は第７図の７１，７２，
７３とそれぞれ同じであり本発明との比較のため
示してある。２４は波形発生回路６より強制的に
加えられた制御電圧である。２５は自動制御を利
用しない場合（第１図のLPF５の出力断の場合）
に、制御電圧２４のみによる送信出力特性であ
る。２１の特性からVDまで送信機は立上らない
が強制的に速く立上らせている。２２ａは制御電
圧２４を使用した時の自動制御系の制御電圧，２
３ａは２２ａと２４の加算の結果の制御電圧によ
る送信出力特性であるが、２４による制御電圧が
強制的に加えられた場合第１図の１〜５と７より
成る自動制御系がLPF５のためこれに追従しな
いため送信出力は時間t1まで速やかに立上る。t1
を過ぎたところから波形発生回路よりの制御電圧
２４は緩やかに減少するので自動制御系における
２４帰還制御信号が２２ａのように追従して送信
出力は２３ａのように一定に保つことができる。
性の一例を示すものでつぎに説明する。第２図に
おいて２１，２２，２３は第７図の７１，７２，
７３とそれぞれ同じであり本発明との比較のため
示してある。２４は波形発生回路６より強制的に
加えられた制御電圧である。２５は自動制御を利
用しない場合（第１図のLPF５の出力断の場合）
に、制御電圧２４のみによる送信出力特性であ
る。２１の特性からVDまで送信機は立上らない
が強制的に速く立上らせている。２２ａは制御電
圧２４を使用した時の自動制御系の制御電圧，２
３ａは２２ａと２４の加算の結果の制御電圧によ
る送信出力特性であるが、２４による制御電圧が
強制的に加えられた場合第１図の１〜５と７より
成る自動制御系がLPF５のためこれに追従しな
いため送信出力は時間t1まで速やかに立上る。t1
を過ぎたところから波形発生回路よりの制御電圧
２４は緩やかに減少するので自動制御系における
２４帰還制御信号が２２ａのように追従して送信
出力は２３ａのように一定に保つことができる。
次に波形発生回路６について説明する。この回
路としては発生させる波形２４をデイジタル数値
化してROMメモリに予め書込んでおき送信ON
（TX−ON）の時にこれを順次読み出しながら
Ｄ／Ａ変換する方法もあるが、回路構成を簡単に
するには第３図Ａのような回路も使用できる。こ
の図において３１と３２はいずれも任意の利得を
持つ直流増幅器である。第３図Ｂは送信機のオ
ン，オフ信号波形３５と第３図Ａの波形発生回路
の出力波形３６を示すものである。第３図におい
て送信機オンの場合にはスイツチ３３および３４
がTX−ON側に接続されてC1R1回路に３５のよ
うな直流電圧が加えられるので第３図Ｂの３６の
ような出力電圧を発生する。この波形３６は第２
図の２４と同一である。次に送信機オフの場合に
はスイツチ３３と３４はこのTX−OFF信号によ
つてTX−OFF側に切替えられ接地される。この
うちスイツチ３４はもしこのスイツチがなければ
送信出力の立下り時には３７のような過渡部分が
発生し送信機を早めに立ち下げてしまうがこのス
イツチによる放電回路を設けると３２の出力は３
８のようになり、送信出力の立ち下りについては
本波形発生回路６の影響を与えなくしている。こ
のスイツチは送信機の用途により決まるので使用
しない場合もある。
路としては発生させる波形２４をデイジタル数値
化してROMメモリに予め書込んでおき送信ON
（TX−ON）の時にこれを順次読み出しながら
Ｄ／Ａ変換する方法もあるが、回路構成を簡単に
するには第３図Ａのような回路も使用できる。こ
の図において３１と３２はいずれも任意の利得を
持つ直流増幅器である。第３図Ｂは送信機のオ
ン，オフ信号波形３５と第３図Ａの波形発生回路
の出力波形３６を示すものである。第３図におい
て送信機オンの場合にはスイツチ３３および３４
がTX−ON側に接続されてC1R1回路に３５のよ
うな直流電圧が加えられるので第３図Ｂの３６の
ような出力電圧を発生する。この波形３６は第２
図の２４と同一である。次に送信機オフの場合に
はスイツチ３３と３４はこのTX−OFF信号によ
つてTX−OFF側に切替えられ接地される。この
うちスイツチ３４はもしこのスイツチがなければ
送信出力の立下り時には３７のような過渡部分が
発生し送信機を早めに立ち下げてしまうがこのス
イツチによる放電回路を設けると３２の出力は３
８のようになり、送信出力の立ち下りについては
本波形発生回路６の影響を与えなくしている。こ
のスイツチは送信機の用途により決まるので使用
しない場合もある。
（発明の効果）
本発明の送信出力制御回路を使用することによ
り高効率データ伝送を行わんとする自動車電話な
どにおいて送信立上り時間を短くすることができ
るので伝送効率が大幅に改善される。なお自動車
電話などの制御チヤネルでは短い時間内に移動体
とデータ伝送を行い、しかも１制御チヤネル当た
りの収容すべき移動体を多数持つている場合には
本発明は著しく有効である。
り高効率データ伝送を行わんとする自動車電話な
どにおいて送信立上り時間を短くすることができ
るので伝送効率が大幅に改善される。なお自動車
電話などの制御チヤネルでは短い時間内に移動体
とデータ伝送を行い、しかも１制御チヤネル当た
りの収容すべき移動体を多数持つている場合には
本発明は著しく有効である。
第１図は本発明を実施した送信機の出力段の構
成例図、第２図は第１図の送信制御回路を用いた
場合の送信出力立上り特性例図、第３図は第１図
中の波形発生回路路の構成例図Ａと波形例図Ｂ、
第４図は従来の送信機の出力段の構成例図、第５
図は第４図の回路の安定特性のボード線図、第６
図は第４図内にて使用されるラグリードフイルタ
の回路構成Ａと周波数対利得，位相遅れ特性図
Ｂ、第７図は第４図についての第２図同様の送信
出力立上り特性図である。 １，４１……電力増幅器、２，４２……結合
器、３，４３……整流器、４，４４……誤差増幅
器、５，４５……LPF、６……波形発生回路、
７……加算器、３１，３２……直流増幅器。
成例図、第２図は第１図の送信制御回路を用いた
場合の送信出力立上り特性例図、第３図は第１図
中の波形発生回路路の構成例図Ａと波形例図Ｂ、
第４図は従来の送信機の出力段の構成例図、第５
図は第４図の回路の安定特性のボード線図、第６
図は第４図内にて使用されるラグリードフイルタ
の回路構成Ａと周波数対利得，位相遅れ特性図
Ｂ、第７図は第４図についての第２図同様の送信
出力立上り特性図である。 １，４１……電力増幅器、２，４２……結合
器、３，４３……整流器、４，４４……誤差増幅
器、５，４５……LPF、６……波形発生回路、
７……加算器、３１，３２……直流増幅器。
Claims (1)
- 【特許請求の範囲】 １ 利得制御端子を有する電力増幅器と、該電力
増幅器から送出される送信出力に比例した電圧を
検出する結合器と、該結合器の検出電圧を整流し
所定の送信出力に対応する基準値との差電圧を増
幅する誤差増幅器と、該誤差増幅器の出力を平滑
して電力増幅器の前記利得制御端子に制御電圧を
与える低域ろ波器とを備えて、前記差電圧が零に
なるような前記制御電圧により前記送信出力が安
定するように構成された送信出力制御回路におい
て、 送信出力の立上り時間を短縮するために、 送信開始信号に同期して前記低域ろ波器からの
出力より早く立上り該低域ろ波器からの出力との
合成値が前記送信出力が安定状態の制御電圧とな
り該低域ろ波器からの出力が定常値に達するまで
に減衰するような単発波形電圧を出力する波形発
生器と、 前記低域ろ波器と前記電力増幅器の前記利得制
御端子との間に挿入接続され該低域ろ波器からの
出力と前記波形発生器からの出力を加算して前記
電力増幅器の前記利得制御端子に制御電圧として
与える加算器と を備えたことを特徴とする送信出力制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15264586A JPS6310827A (ja) | 1986-07-01 | 1986-07-01 | 送信出力制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15264586A JPS6310827A (ja) | 1986-07-01 | 1986-07-01 | 送信出力制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6310827A JPS6310827A (ja) | 1988-01-18 |
| JPH0429262B2 true JPH0429262B2 (ja) | 1992-05-18 |
Family
ID=15544937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15264586A Granted JPS6310827A (ja) | 1986-07-01 | 1986-07-01 | 送信出力制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6310827A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0528131U (ja) * | 1991-09-19 | 1993-04-09 | 国際電気株式会社 | 自動送信電力制御回路 |
-
1986
- 1986-07-01 JP JP15264586A patent/JPS6310827A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6310827A (ja) | 1988-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0786859B1 (en) | Power amplifying circuit and method | |
| AU700803B2 (en) | Output control circuit for transmission power amplifying circuit | |
| EP0718969A2 (en) | Power controller for RF transmitters | |
| JPH03289805A (ja) | 電圧制御電力増幅器用の電力制御方法およびこの方法に使用される回路 | |
| US4528519A (en) | Automatic gain control | |
| JPH0233213B2 (ja) | ||
| JPH05509218A (ja) | 電力増幅器の飽和検出および訂正方法および装置 | |
| JP3273539B2 (ja) | スペクトル拡散信号受信機 | |
| US5507016A (en) | Power control circuit for a digital radio telephone | |
| JP3074231B2 (ja) | オーディオ機器のａｇｃ回路 | |
| JPS6310827A (ja) | 送信出力制御回路 | |
| US5563538A (en) | Control circuit for clock multiplier | |
| JPH0516728Y2 (ja) | ||
| JPH02302129A (ja) | 映像受信装置 | |
| JP2973258B2 (ja) | アナログ／デジタル共用方式の送信電力自動制御装置 | |
| JP2943382B2 (ja) | ノイズゲート装置 | |
| JPH0382207A (ja) | 電力増幅回路 | |
| JP2922524B2 (ja) | 電力増幅装置 | |
| JP3257083B2 (ja) | 自動利得制御回路 | |
| JP2806129B2 (ja) | 送信電力制御装置 | |
| JPH11340762A (ja) | 自動レベル制御回路 | |
| JPS5937604B2 (ja) | ショック音防止回路 | |
| JPH04157928A (ja) | 送信電力制御回路 | |
| SU794732A2 (ru) | Радиоприемное устройство дл при-EMA СигНАлОВ C "плАВАющЕй" НЕСущЕйчАСТОТОй | |
| JPH0520058Y2 (ja) |