JPH0429265B2 - - Google Patents
Info
- Publication number
- JPH0429265B2 JPH0429265B2 JP56100518A JP10051881A JPH0429265B2 JP H0429265 B2 JPH0429265 B2 JP H0429265B2 JP 56100518 A JP56100518 A JP 56100518A JP 10051881 A JP10051881 A JP 10051881A JP H0429265 B2 JPH0429265 B2 JP H0429265B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- delay
- signal
- modulated wave
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】
本発明は被変調波の周波数変動により生ずる復
調信号のアイパターン劣化と除去できるように構
成した遅延検波回路に関する。
調信号のアイパターン劣化と除去できるように構
成した遅延検波回路に関する。
デジタル移動通信においては、電力と周波数帯
域とを有効に利用するため、非線形伝送路に適
合すること、占有周波数帯域幅が狭いこと等の
条件を満足する変調方式が要求される。前記の
条件を満足するものとして変調指数0.5の位相連
続なFSK変調方式（周波数シフトキーイング）
即ちMSK変調方式が存在する。しかしながらこ
の変調方式のままでは、後者の条件を満足しな
いため、変調ベースバンド信号に対してナイキス
トフイルタ等で帯域制限を加え、これによつて
及びの条件を満足させるようにした変調方式が
用いられる。
域とを有効に利用するため、非線形伝送路に適
合すること、占有周波数帯域幅が狭いこと等の
条件を満足する変調方式が要求される。前記の
条件を満足するものとして変調指数0.5の位相連
続なFSK変調方式（周波数シフトキーイング）
即ちMSK変調方式が存在する。しかしながらこ
の変調方式のままでは、後者の条件を満足しな
いため、変調ベースバンド信号に対してナイキス
トフイルタ等で帯域制限を加え、これによつて
及びの条件を満足させるようにした変調方式が
用いられる。
この種のMSK変調による変調波等の復調手段
としては、同期検波方式、遅延検波方式等が知ら
れている。移動通信においては、レーレーフエー
ジング動作時、バーストモード動作時及びプレス
トークオン・オフ動作時における回路の引込み速
度高速化及びシステムの構成の簡易化を考慮する
と遅延検波方式が有利である。
としては、同期検波方式、遅延検波方式等が知ら
れている。移動通信においては、レーレーフエー
ジング動作時、バーストモード動作時及びプレス
トークオン・オフ動作時における回路の引込み速
度高速化及びシステムの構成の簡易化を考慮する
と遅延検波方式が有利である。
第１図は従来の遅延検波回路のブロツク図であ
る。同図に示す通り、従来のこの種回路は、端子
１０を介して印加される被変調波信号に対しベー
スバンド信号の１ビツトあるいは２ビツト分の遅
延量を与える遅延回路１２、被変調波信号と遅延
被変調波信号との位相比較を行う正弦波もしくは
余弦波位相比較回路１４、ローパスフイルタ１６
及びデータ出力端子１８から構成される。なお、
遅延検波回路で通常用いられる正弦波位相比較回
路は、送信側でベースバンド信号に対して、例え
ば、Bb・Ｔ＝0.5以下で厳しく帯域制限を行つた
変調方式を用いた場合には、符号間干渉が著しく
大きくなり復調信号のアイパターンが大きく劣化
するため実用にならない。従つて、このような場
合には、符号間干渉に強い余弦波位相比較回路が
用いられる。ここで、Bbは、送信側で帯域制限
を行うローパスフイルタのカツトオフ周波数を示
し、また、Ｔはベースバンド信号の１周期を示し
ている。
る。同図に示す通り、従来のこの種回路は、端子
１０を介して印加される被変調波信号に対しベー
スバンド信号の１ビツトあるいは２ビツト分の遅
延量を与える遅延回路１２、被変調波信号と遅延
被変調波信号との位相比較を行う正弦波もしくは
余弦波位相比較回路１４、ローパスフイルタ１６
及びデータ出力端子１８から構成される。なお、
遅延検波回路で通常用いられる正弦波位相比較回
路は、送信側でベースバンド信号に対して、例え
ば、Bb・Ｔ＝0.5以下で厳しく帯域制限を行つた
変調方式を用いた場合には、符号間干渉が著しく
大きくなり復調信号のアイパターンが大きく劣化
するため実用にならない。従つて、このような場
合には、符号間干渉に強い余弦波位相比較回路が
用いられる。ここで、Bbは、送信側で帯域制限
を行うローパスフイルタのカツトオフ周波数を示
し、また、Ｔはベースバンド信号の１周期を示し
ている。
前述の如く、遅延検波回路は、同期検波回路に
比較して構成が簡単となり、かつ同期外れ等がな
い利点を有しているが、従来の遅延回路は、遅延
量が常に一定であるため、被変調波信号入力の周
波数変動が生じると、この被変調波信号と遅延回
路で１ビツトもしくは２ビツト遅延されて得られ
る遅延被変調波信号との位相誤差が大きくなり、
復調信号のアイパターンが劣化する問題を有して
いる。
比較して構成が簡単となり、かつ同期外れ等がな
い利点を有しているが、従来の遅延回路は、遅延
量が常に一定であるため、被変調波信号入力の周
波数変動が生じると、この被変調波信号と遅延回
路で１ビツトもしくは２ビツト遅延されて得られ
る遅延被変調波信号との位相誤差が大きくなり、
復調信号のアイパターンが劣化する問題を有して
いる。
従つて本発明は従来技術の上述した問題を解消
するものであり、本発明の目的は、被変調波信号
の周波数変動が生じても復調信号のアイパターン
が劣化しないようにした遅延検波回路を提供する
ことにある。
するものであり、本発明の目的は、被変調波信号
の周波数変動が生じても復調信号のアイパターン
が劣化しないようにした遅延検波回路を提供する
ことにある。
上述の目的を達成する本発明の第１の形態の特
徴は、被変調波信号を遅延させる遅延回路、該遅
延回路によつて遅延させた第１の遅延被変調波信
号と前記被変調波信号とを位相比較する位相比較
回路を具えた遅延検波回路において、前記遅延回
路からベースバンド信号の１ビツトより少ない遅
延量を与えた第２の遅延被変調波信号を該遅延回
路の前記第１の遅延被変調波信号とは異なる端子
から取り出し、該第２の遅延被変調波信号と前記
被変調波信号との位相比較を行う正弦波位相比較
回路及び該正弦波位相比較回路からの出力信号を
平滑してループ応答を定めるループフイルタを含
む閉ループ回路をさらに設け、該ループ回路の出
力を前記遅延回路に帰還し該遅延回路の遅延量を
制御するようにした遅延検波回路であつて、前記
ループ回路が前記正弦波位相比較回路の出力の高
周波成分を除くローパスフイルタ、該ローパスフ
イルタの出力信号の直流成分を除去する直流阻止
回路、前記ローパスフイルタの出力信号と前記直
流阻止回路の出力信号との差動増幅を行う差動増
幅回路を備えており、該差動増幅回路の出力信号
を前記ループフイルタに印加するようにしたこと
にある。
徴は、被変調波信号を遅延させる遅延回路、該遅
延回路によつて遅延させた第１の遅延被変調波信
号と前記被変調波信号とを位相比較する位相比較
回路を具えた遅延検波回路において、前記遅延回
路からベースバンド信号の１ビツトより少ない遅
延量を与えた第２の遅延被変調波信号を該遅延回
路の前記第１の遅延被変調波信号とは異なる端子
から取り出し、該第２の遅延被変調波信号と前記
被変調波信号との位相比較を行う正弦波位相比較
回路及び該正弦波位相比較回路からの出力信号を
平滑してループ応答を定めるループフイルタを含
む閉ループ回路をさらに設け、該ループ回路の出
力を前記遅延回路に帰還し該遅延回路の遅延量を
制御するようにした遅延検波回路であつて、前記
ループ回路が前記正弦波位相比較回路の出力の高
周波成分を除くローパスフイルタ、該ローパスフ
イルタの出力信号の直流成分を除去する直流阻止
回路、前記ローパスフイルタの出力信号と前記直
流阻止回路の出力信号との差動増幅を行う差動増
幅回路を備えており、該差動増幅回路の出力信号
を前記ループフイルタに印加するようにしたこと
にある。
上述の目的を達成する本発明の第２の形態の特
徴は、被変調波信号を遅延させる遅延回路、該遅
延回路によつて遅延させた第１の遅延被変調波信
号と前記被変調波信号とを位相比較する位相比較
回路を具えた遅延検波回路において、前記遅延回
路からベースバンド信号の１ビツトより少ない遅
延量を与えた第２の遅延被変調波信号を該遅延回
路の前記第１の遅延被変調波信号とは異なる端子
から取り出し、該第２の遅延被変調波信号と前記
被変調波信号との位相比較を行う正弦波位相比較
回路及び該正弦波位相比較回路からの出力信号を
平滑してループ応答を定めるループフイルタを含
む閉ループ回路をさらに設け、該ループ回路の出
力を前記遅延回路に帰還して該遅延回路の遅延量
を制御するようにした遅延検波回路であつて、前
記ループ回路が前記正弦波位相比較回路の出力の
高周波成分を除去するローパスフイルタ、該ロー
パスフイルタの出力信号を量子化するための識別
回路、前記ローパスフイルタの出力信号と前記識
別回路の出力を差動増幅する差動増幅回路を備え
ており、該差動増幅回路の出力信号を前記ループ
フイルタに印加するようにしたことにある。
徴は、被変調波信号を遅延させる遅延回路、該遅
延回路によつて遅延させた第１の遅延被変調波信
号と前記被変調波信号とを位相比較する位相比較
回路を具えた遅延検波回路において、前記遅延回
路からベースバンド信号の１ビツトより少ない遅
延量を与えた第２の遅延被変調波信号を該遅延回
路の前記第１の遅延被変調波信号とは異なる端子
から取り出し、該第２の遅延被変調波信号と前記
被変調波信号との位相比較を行う正弦波位相比較
回路及び該正弦波位相比較回路からの出力信号を
平滑してループ応答を定めるループフイルタを含
む閉ループ回路をさらに設け、該ループ回路の出
力を前記遅延回路に帰還して該遅延回路の遅延量
を制御するようにした遅延検波回路であつて、前
記ループ回路が前記正弦波位相比較回路の出力の
高周波成分を除去するローパスフイルタ、該ロー
パスフイルタの出力信号を量子化するための識別
回路、前記ローパスフイルタの出力信号と前記識
別回路の出力を差動増幅する差動増幅回路を備え
ており、該差動増幅回路の出力信号を前記ループ
フイルタに印加するようにしたことにある。
以下実施例により、本発明を詳細に説明する。
第２図は本発明の基礎となる検波回路のブロツ
ク図である。この実施例は本発明の基本的構成か
ら成るものである。同図において、第１図と同一
符号は同一部分を表わしている。遅延回路２０
は、従来のものと同様に被変調波に対してベース
バンド信号の１ビツト又は２ビツトの遅延量を与
えるタツプの他に１ビツト以下の遅延量を与える
タツプを有している。即ち、遅延回路２０はＮ段
及びＭ段のシフトレジスタ２０ａと発振器２０ｂ
とから成つている。発振器２０ｂは後述するルー
プ回路から印加される電圧に応じて発振周波数が
変化する電圧制御発振器である。遅延回路２０の
１ビツト以下の遅延量のタツプから出力された遅
延被変調波信号は正弦波位相比較回路２２に印加
され、端子１０からの被変調波信号と位相比較さ
れる。正弦波位相比較回路２２の出力は、ローパ
スフイルタから成り、ループの応答を定めるルー
プフイルタ２４を通り、これにより被変調波の周
波数変動に比例した直流電圧と被変調波の復調信
号が得られ、この信号を増幅器２６で増幅して電
圧制御発振器２０ｂの制御電圧とすることによ
り、遅延回路２０の遅延量が被変調波の周波数変
動に応じて可変となると同時に被変調波の復調信
号によつても可変される。このように本発明の基
礎となる検波回路では、正弦波位相比較回路２
２、ループフイルタ２４及び増幅器２６のみで最
も簡単にループ回路を構成している。同図におい
て、ループフイルタ２４の出力を被変調波の復調
信号を除去して被変調波の周波数変動に比例した
直流電圧のみにするには、ループフイルタのカツ
トオフ周波数を非常に低い値に設定しなければな
らず、ループの応答特性を良好に保つため、ルー
プフイルタ２４の出力をいかにして被変調波の復
調信号を除去して被変調波の周波数変動に比例し
た直流電圧のみにするかであり、具体的に、第１
の実施例のブロツク図を第８図に示し、また、第
２の実施例のブロツク図を第１３図に示す。
ク図である。この実施例は本発明の基本的構成か
ら成るものである。同図において、第１図と同一
符号は同一部分を表わしている。遅延回路２０
は、従来のものと同様に被変調波に対してベース
バンド信号の１ビツト又は２ビツトの遅延量を与
えるタツプの他に１ビツト以下の遅延量を与える
タツプを有している。即ち、遅延回路２０はＮ段
及びＭ段のシフトレジスタ２０ａと発振器２０ｂ
とから成つている。発振器２０ｂは後述するルー
プ回路から印加される電圧に応じて発振周波数が
変化する電圧制御発振器である。遅延回路２０の
１ビツト以下の遅延量のタツプから出力された遅
延被変調波信号は正弦波位相比較回路２２に印加
され、端子１０からの被変調波信号と位相比較さ
れる。正弦波位相比較回路２２の出力は、ローパ
スフイルタから成り、ループの応答を定めるルー
プフイルタ２４を通り、これにより被変調波の周
波数変動に比例した直流電圧と被変調波の復調信
号が得られ、この信号を増幅器２６で増幅して電
圧制御発振器２０ｂの制御電圧とすることによ
り、遅延回路２０の遅延量が被変調波の周波数変
動に応じて可変となると同時に被変調波の復調信
号によつても可変される。このように本発明の基
礎となる検波回路では、正弦波位相比較回路２
２、ループフイルタ２４及び増幅器２６のみで最
も簡単にループ回路を構成している。同図におい
て、ループフイルタ２４の出力を被変調波の復調
信号を除去して被変調波の周波数変動に比例した
直流電圧のみにするには、ループフイルタのカツ
トオフ周波数を非常に低い値に設定しなければな
らず、ループの応答特性を良好に保つため、ルー
プフイルタ２４の出力をいかにして被変調波の復
調信号を除去して被変調波の周波数変動に比例し
た直流電圧のみにするかであり、具体的に、第１
の実施例のブロツク図を第８図に示し、また、第
２の実施例のブロツク図を第１３図に示す。
第２図及び第８図において、遅延検波回路の復
調原理は次の通りである。
調原理は次の通りである。
被変調波信号ｅ(t)を次式で表わすものとする。
ｅ(t)＝Ｒ・cos｛ωpｔ＋ψn(t)｝ …(1)
但し、ωp：被変調波信号の角周波数
ψn(t)：MSK変調による位相変化分
遅延回路において遅延量τだけ遅延させられた遅
延被変調波信号e′(t)は次の様になる。
延被変調波信号e′(t)は次の様になる。
e′（ｔ−τ）＝Ｒ・cos｛ωp（ｔ−τ）＋ψn（ｔ−
τ）｝ …(2) 正弦波又は余弦波位相比較回路１４の出力は ｅ(t)・e′（ｔ−τ）となりローパスフイルタ１
６を通すとその出力υ(t)は次の様になる。
τ）｝ …(2) 正弦波又は余弦波位相比較回路１４の出力は ｅ(t)・e′（ｔ−τ）となりローパスフイルタ１
６を通すとその出力υ(t)は次の様になる。
υ(t)＝R2／２cos｛ωpτ＋ψn(t)−ψn（ｔ−τ）｝
…(3)
正弦波位相比較回路の場合のローパスフイルタ
１６の出力をυs(t)とすると υs(t)＝R2／２sin｛ψn(t)−ψn（ｔ−τ）｝ …(4) となる。
１６の出力をυs(t)とすると υs(t)＝R2／２sin｛ψn(t)−ψn（ｔ−τ）｝ …(4) となる。
但し、ωpτ＝〔2K−１／２〕π，τ＝〔Ｎ−１／２
〕 TCL Ｋ：整数、TCL：発振器２０ｂの発振周期 余弦波位相比較回路の場合のローパスフイルタ
１６の出力をυc(t)とすると υc(t)＝R2／２cos｛ψn(t)−ψn（ｔ−τ）｝ …(5) となる。
〕 TCL Ｋ：整数、TCL：発振器２０ｂの発振周期 余弦波位相比較回路の場合のローパスフイルタ
１６の出力をυc(t)とすると υc(t)＝R2／２cos｛ψn(t)−ψn（ｔ−τ）｝ …(5) となる。
但し、ωpτ＝2Kπ，τ＝〔Ｎ−１／２〕TCL
Ｋ：整数、TCL：発振器２０ｂの発振周期
一般に、正弦波位相比較回路を用いる場合は、
τ≒Ｔ（ベースバンド信号の１ビツト分）、余弦波
位相比較回路を用いる場合は、τ＝Ｔあるいはτ
≒2Tに選定される。
τ≒Ｔ（ベースバンド信号の１ビツト分）、余弦波
位相比較回路を用いる場合は、τ＝Ｔあるいはτ
≒2Tに選定される。
被変調波信号の角周波数が±Δωp変化すると(3)
式は次のようになる。
式は次のようになる。
υ(t)＝R2／２cos｛ωp±Δωp）τ＋ψn(t)
−ψn（ｔ−τ）｝ …(6)
(6)式において±Δωpτの位相誤差が｛ψn(t)−
ψn（ｔ−τ）｝と比較し無視できなくなると復調
信号のアイパターンは著しく劣化する。余弦波検
波復調アイパターンについて被変調信号の周波数
が変動しないときは例えば第３図に示すものとな
るが、周波数が変動したときは第４図に示すもの
となる。ただし、両図共２ビツト遅延の場合であ
る。一方、本発明においては前述の如く周波数変
動に対応して遅延検波回路２０の電圧制御発振器
２０ｂの発振周波数を制御し、遅延量を制御する
機能を有するものであるから復調信号のＳ／Ｎ劣
化を防止することができるものである。
ψn（ｔ−τ）｝と比較し無視できなくなると復調
信号のアイパターンは著しく劣化する。余弦波検
波復調アイパターンについて被変調信号の周波数
が変動しないときは例えば第３図に示すものとな
るが、周波数が変動したときは第４図に示すもの
となる。ただし、両図共２ビツト遅延の場合であ
る。一方、本発明においては前述の如く周波数変
動に対応して遅延検波回路２０の電圧制御発振器
２０ｂの発振周波数を制御し、遅延量を制御する
機能を有するものであるから復調信号のＳ／Ｎ劣
化を防止することができるものである。
次に、本発明によるループの応答を示す。
VA＝±Ｇ・R2／２・△ωp・τ′・Ｆ(S) …(7)
±ΔωCL＝±Ｋ・Ｇ・R2／２・Δωp・τ′・Ｆ(S)
＝±Kp・Δωp・Ｆ(S) …(8)
(5)式より、
ωpτ＝2Kπ，τ＝〔Ｎ−１／２〕TCL …(9)
被変調波信号の角周波数がωp±Δωp変動すると、
オープンループの場合、 （ωp±Δωp）τ＝2Kπ±Δθp …(10) クローズドループの場合、 （ωp±Δωp）（τ〓Δτ）＝2Kπ±Δθ …(11) τ±Δτ＝（Ｎ−１／２）2π／ωCL〓ΔωCL …(12) となる。
オープンループの場合、 （ωp±Δωp）τ＝2Kπ±Δθp …(10) クローズドループの場合、 （ωp±Δωp）（τ〓Δτ）＝2Kπ±Δθ …(11) τ±Δτ＝（Ｎ−１／２）2π／ωCL〓ΔωCL …(12) となる。
但し、VA：増幅器２６の出力電圧
Ｇ：増幅器２６のゲイン
ωp±Δωp：被変調波の角周波数及び変動
τ′：１ビツト以下の遅延量
Kp：Ｋ・Ｇ・R2／２・τ′
τ±τ：遅延量τ及び偏差
ωCL±ΔωCL：電圧制御発振器２０ｂの角周波
数及び偏差 Δθp：被変調波の角周波数変動Δωp時
の位相偏差（オープンループ） θp：被変調波の角周波数変動Δωp時
の位相偏差（クローズドルー
プ） Ｆ(S)：ループフイルタの応答特性 被変調波の周波数変動による遅延回路の位相偏
差の圧縮率をαθとすると、(7)〜(12)式より次の様
になる。
数及び偏差 Δθp：被変調波の角周波数変動Δωp時
の位相偏差（オープンループ） θp：被変調波の角周波数変動Δωp時
の位相偏差（クローズドルー
プ） Ｆ(S)：ループフイルタの応答特性 被変調波の周波数変動による遅延回路の位相偏
差の圧縮率をαθとすると、(7)〜(12)式より次の様
になる。
αθ＝Δθ／Δωp Δθp／Δωp
≒１／１＋Kp・Ｆ(S)・（ωp／ωCL） …(13)
第５図は被変調波信号の周波数変動（±Δωp／
2π）と増幅器２６の出力電圧との関係を示して
おり、周波数変動が０（KHz）のときに出力電圧
が3.0（Ｖ）の場合について表わされている。第６
図は電圧制御発振器２０ｂの制御電圧に対する発
振周波数偏位（±ΔωCL／2π）の特性を示してい
る。第７図は被変調波信号の周波数変動（±
ΔωO／2π）に対する遅延回路２０の位相偏位特性
を示している。第７図からも判るように、本発明
の実施例における被変調波の周波数変動に対する
遅延回路２０の位相偏位の圧縮率はαθ≒0.2とな
る。即ち、被変調波の周波数が変動しても遅延検
波回路内の位相量はほぼ一定に制御されるので復
調アイパターンの劣化量は非常に小さくなる。
2π）と増幅器２６の出力電圧との関係を示して
おり、周波数変動が０（KHz）のときに出力電圧
が3.0（Ｖ）の場合について表わされている。第６
図は電圧制御発振器２０ｂの制御電圧に対する発
振周波数偏位（±ΔωCL／2π）の特性を示してい
る。第７図は被変調波信号の周波数変動（±
ΔωO／2π）に対する遅延回路２０の位相偏位特性
を示している。第７図からも判るように、本発明
の実施例における被変調波の周波数変動に対する
遅延回路２０の位相偏位の圧縮率はαθ≒0.2とな
る。即ち、被変調波の周波数が変動しても遅延検
波回路内の位相量はほぼ一定に制御されるので復
調アイパターンの劣化量は非常に小さくなる。
また、遅延回路２０の遅延量が温度変動、電源
電圧変動等により変動したとしても、位相比較回
路１４に印加される遅延被変調波信号と正弦波位
相比較回路２２に印加される遅延被変調波信号と
は同一の遅延回路２０から出力されるので位相量
の変動を圧縮することができる。
電圧変動等により変動したとしても、位相比較回
路１４に印加される遅延被変調波信号と正弦波位
相比較回路２２に印加される遅延被変調波信号と
は同一の遅延回路２０から出力されるので位相量
の変動を圧縮することができる。
第８図において、第２図と同一部分は同一の参
照符号を付して示している。即ち、本実施例で
は、第２図のループ回路の正弦波位相比較回路２
２とループフイルタ２４との間に直流成分抽出回
路として、ローパスフイルタ２８、直流阻止回路
３０及び差動増幅器３２が設けられている。
照符号を付して示している。即ち、本実施例で
は、第２図のループ回路の正弦波位相比較回路２
２とループフイルタ２４との間に直流成分抽出回
路として、ローパスフイルタ２８、直流阻止回路
３０及び差動増幅器３２が設けられている。
正弦波位相比較回路２２の出力信号はローパス
フイルタ２８に印加される。ローパスフイルタ２
８の出力信号波形は第９図に示す如くなる。ただ
し、同図(A)は被変調波信号に周波数変動のない場
合、(B)及び(C)はそれぞれΔωp，−Δωpの周波数変
動のある場合の波形である。
フイルタ２８に印加される。ローパスフイルタ２
８の出力信号波形は第９図に示す如くなる。ただ
し、同図(A)は被変調波信号に周波数変動のない場
合、(B)及び(C)はそれぞれΔωp，−Δωpの周波数変
動のある場合の波形である。
ローパスフイルタ２８の出力は、キヤパシタ等
から成る直流阻止回路３０の入力に印加されて被
変調波の周波数変動によつて生ずる直流成分の変
動を除去した基準信号となる。第１０図は、直流
阻止回路３０の出力波形を示している。この出力
（基準信号）は、ローパスフイルタ２８の出力と
共に差動増幅器３２のそれぞれの入力に印加さ
れ、その結果、差動増幅器３２の出力信号は、被
変調波信号の復調信号が除去され、その周波数変
動に比例した直流電圧（直流信号）のみとなる。
差動増幅器３２の出力信号は、ループ応答を決定
するループフイルタ２４を介し、さらに増幅器２
６で増幅された後、電圧制御発振器２０ｂに制御
電圧として印加される。第１１図、第１２図はそ
れぞれ、差動増幅器３２、ループフイルタ２４の
出力信号波形を示している。なお、両図におい
て、ａは周波数変動が零、ｂは＋Δωp、ｃは−
Δωpの場合である。
から成る直流阻止回路３０の入力に印加されて被
変調波の周波数変動によつて生ずる直流成分の変
動を除去した基準信号となる。第１０図は、直流
阻止回路３０の出力波形を示している。この出力
（基準信号）は、ローパスフイルタ２８の出力と
共に差動増幅器３２のそれぞれの入力に印加さ
れ、その結果、差動増幅器３２の出力信号は、被
変調波信号の復調信号が除去され、その周波数変
動に比例した直流電圧（直流信号）のみとなる。
差動増幅器３２の出力信号は、ループ応答を決定
するループフイルタ２４を介し、さらに増幅器２
６で増幅された後、電圧制御発振器２０ｂに制御
電圧として印加される。第１１図、第１２図はそ
れぞれ、差動増幅器３２、ループフイルタ２４の
出力信号波形を示している。なお、両図におい
て、ａは周波数変動が零、ｂは＋Δωp、ｃは−
Δωpの場合である。
第１３図は本発明の第２の実施例のブロツク図
である。この実施例と第１の実施例（第８図）と
の相違点は、直流阻止回路３０の代りに量子化を
行う識別回路３４が用いられている点である。
である。この実施例と第１の実施例（第８図）と
の相違点は、直流阻止回路３０の代りに量子化を
行う識別回路３４が用いられている点である。
即ち、本実施例では、第９図に示す如きローパ
スフイルタ２８の出力波形を識別回路３４の入力
に印加し、被変調波の周波数変動によつて生ずる
直流変動成分の含まれない“０”レベル、“１”
レベルに固定した基準信号をつくり出す。第１４
図は、識別回路３４の出力信号波形を表わしてい
る。ローパスフイルタ２８の出力と識別回路３４
の出力との差動増幅器３２のそれぞれの入力に印
加されることにより、その出力は第１５図に示す
如き波形となる。ただし、第１５図の(A)は被変調
波信号に周波数変動でない場合、(B)は周波数変動
がΔωpの場合、(C)は−Δωpの場合である。差動増
幅器３２からのこのような出力がループの応答を
決定するループフイルタ２４に入力されるとその
出力波形は第１２図に示す如くなり、被変調波信
号の復調信号が除去され、その周波数変動に比例
した直流成分を得ることができる。ループフイル
タ２４の出力が増幅器２６において増幅された
後、電圧制御発振器２０ｂに制御電圧として印加
されることは、第１の実施例の場合と全く同様で
ある。
スフイルタ２８の出力波形を識別回路３４の入力
に印加し、被変調波の周波数変動によつて生ずる
直流変動成分の含まれない“０”レベル、“１”
レベルに固定した基準信号をつくり出す。第１４
図は、識別回路３４の出力信号波形を表わしてい
る。ローパスフイルタ２８の出力と識別回路３４
の出力との差動増幅器３２のそれぞれの入力に印
加されることにより、その出力は第１５図に示す
如き波形となる。ただし、第１５図の(A)は被変調
波信号に周波数変動でない場合、(B)は周波数変動
がΔωpの場合、(C)は−Δωpの場合である。差動増
幅器３２からのこのような出力がループの応答を
決定するループフイルタ２４に入力されるとその
出力波形は第１２図に示す如くなり、被変調波信
号の復調信号が除去され、その周波数変動に比例
した直流成分を得ることができる。ループフイル
タ２４の出力が増幅器２６において増幅された
後、電圧制御発振器２０ｂに制御電圧として印加
されることは、第１の実施例の場合と全く同様で
ある。
以上詳細に説明したように本発明によれば、遅
延回路にベースバンド信号の１ビツト以下の遅延
量を有する遅延被変調波信号を取り出すタツプが
設けられており、この遅延被変調波信号と被変調
波信号との正弦波位相比較を行つた結果から被変
調波の周波数変動によつて生ずる直流変動成分の
み取り出し、これを遅延回路に戻して遅延量を可
変制御しているため、被変調波信号の周波数変動
が生じても遅延回路の位相量がほぼ一定に保持さ
れる。従つて、従来の如き復調アイパターンの劣
化は生じない。
延回路にベースバンド信号の１ビツト以下の遅延
量を有する遅延被変調波信号を取り出すタツプが
設けられており、この遅延被変調波信号と被変調
波信号との正弦波位相比較を行つた結果から被変
調波の周波数変動によつて生ずる直流変動成分の
み取り出し、これを遅延回路に戻して遅延量を可
変制御しているため、被変調波信号の周波数変動
が生じても遅延回路の位相量がほぼ一定に保持さ
れる。従つて、従来の如き復調アイパターンの劣
化は生じない。
その結果、耐フエージング特性のもともと良い
遅延検波回路に、さらに周波数変動に対する安定
性を与えることができ、本発明によれば、デジタ
ル移動通信に要求される各種の条件を全て満足さ
せることができる。
遅延検波回路に、さらに周波数変動に対する安定
性を与えることができ、本発明によれば、デジタ
ル移動通信に要求される各種の条件を全て満足さ
せることができる。
第１図は従来の遅延検波回路のブロツク図、第
２図は本発明の基礎となる検波回路のブロツク
図、第３図及び第４図は復調アイパターンの説明
図、第５図は被変調波信号の周波数変動に対する
増幅器の出力電圧特性図、第６図は電圧制御発振
器の制御電圧に対する発振周波数偏位特性図、第
７図は被変調波信号の周波数変動に対する遅延回
路の位相偏位特性図、第８図は本発明の第１の実
施例のブロツク図、第９図はローパスフイルタの
出力信号波形図、第１０図は直流阻止回路の出力
信号波形図、第１１図は差動増幅器の出力信号波
形図、第１２図はループフイルタの出力信号波形
図、第１３図は本発明の第２の実施例のブロツク
図、第１４図は識別回路の出力信号波形図、第１
５図は差動増幅器の出力信号波形図である。 １０，１８…端子、１４…正弦波もしくは余弦
波位相比較回路、１６，２８…ローパスフイル
タ、２０…遅延回路、２０ａ…シフトレジスタ、
２０ｂ…電圧制御発振器、２２…正弦波位相比較
回路、２４…ループフイルタ、２６…増幅器、３
０…直流阻止回路、３２…差動増幅器、３４…識
別回路。
２図は本発明の基礎となる検波回路のブロツク
図、第３図及び第４図は復調アイパターンの説明
図、第５図は被変調波信号の周波数変動に対する
増幅器の出力電圧特性図、第６図は電圧制御発振
器の制御電圧に対する発振周波数偏位特性図、第
７図は被変調波信号の周波数変動に対する遅延回
路の位相偏位特性図、第８図は本発明の第１の実
施例のブロツク図、第９図はローパスフイルタの
出力信号波形図、第１０図は直流阻止回路の出力
信号波形図、第１１図は差動増幅器の出力信号波
形図、第１２図はループフイルタの出力信号波形
図、第１３図は本発明の第２の実施例のブロツク
図、第１４図は識別回路の出力信号波形図、第１
５図は差動増幅器の出力信号波形図である。 １０，１８…端子、１４…正弦波もしくは余弦
波位相比較回路、１６，２８…ローパスフイル
タ、２０…遅延回路、２０ａ…シフトレジスタ、
２０ｂ…電圧制御発振器、２２…正弦波位相比較
回路、２４…ループフイルタ、２６…増幅器、３
０…直流阻止回路、３２…差動増幅器、３４…識
別回路。
Claims (1)
- 【特許請求の範囲】 １ 被変調波信号を遅延させる遅延回路、該遅延
回路によつて遅延させた第１の遅延被変調波信号
と前記被変調波信号とを位相比較する位相比較回
路を具えた遅延検波回路において、前記遅延回路
からベースバンド信号の１ビツトより少ない遅延
量を与えた第２の遅延被変調波信号を該遅延回路
の前記第１の遅延被変調波信号とは異なる端子か
ら取り出し、該第２の遅延被変調波信号と前記被
変調波信号との位相比較を行う正弦波位相比較回
路及び該正弦波位相比較回路からの出力信号を平
滑してループ応答を定めるループフイルタを含む
閉ループ回路をさらに設け、該ループ回路の出力
を前記遅延回路に帰還して該遅延回路の遅延量を
制御するようにした遅延検波回路であつて、 前記ループ回路が前記正弦波位相比較回路の出
力の高調波成分を除くローパスフイルタ、該ロー
パスフイルタの出力信号の直流成分を除去する直
流阻止回路、前記ローパスフイルタの出力信号と
前記直流阻止回路の出力信号との差動増幅を行う
差動増幅回路を備えており、該差動増幅回路の出
力信号を前記ループフイルタに印加するようにし
たことを特徴とする遅延検波回路。 ２ 被変調波信号を遅延させる遅延回路、該遅延
回路によつて遅延させた第１の遅延被変調波信号
と前記被変調波信号とを位相比較する位相比較回
路を具えた遅延検波回路において、前記遅延回路
からベースバンド信号の１ビツトより少ない遅延
量を与えた第２の遅延被変調波信号を該遅延回路
の前記第１の遅延被変調波信号とは異なる端子か
ら取り出し、該第２の遅延被変調波信号と前記被
変調波信号との位相比較を行う正弦波位相比較回
路及び該正弦波位相比較回路からの出力信号を平
滑してループ応答を定めるループフイルタを含む
閉ループ回路をさらに設け、該ループ回路の出力
を前記遅延回路に帰還して該遅延回路の遅延量を
制御するようにした遅延検波回路であつて、 前記ループ回路が前記正弦波位相比較回路の出
力の高調波成分を除去するローパスフイルタ、該
ローパスフイルタの出力信号を量子化するための
識別回路、前記ローパスフイルタの出力信号と前
記識別回路の出力を差動増幅する差動増幅回路を
備えており、該差動増幅回路の出力信号を前記ル
ープフイルタに印加するようにしたことを特徴と
する遅延検波回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56100518A JPS583353A (ja) | 1981-06-30 | 1981-06-30 | 遅延検波回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56100518A JPS583353A (ja) | 1981-06-30 | 1981-06-30 | 遅延検波回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS583353A JPS583353A (ja) | 1983-01-10 |
| JPH0429265B2 true JPH0429265B2 (ja) | 1992-05-18 |
Family
ID=14276167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56100518A Granted JPS583353A (ja) | 1981-06-30 | 1981-06-30 | 遅延検波回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS583353A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5423459A (en) * | 1977-07-25 | 1979-02-22 | Nippon Telegr & Teleph Corp <Ntt> | Delay detector |
-
1981
- 1981-06-30 JP JP56100518A patent/JPS583353A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS583353A (ja) | 1983-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2712706B2 (ja) | 適応位相検出同期方法 | |
| KR100355684B1 (ko) | 직접변환수신기 | |
| US4518922A (en) | Decision-directed, automatic frequency control technique for non-coherently demodulated M-ARY frequency shift keying | |
| JPS6347307B2 (ja) | ||
| US4675881A (en) | Arrangement for recovering a clock signal from an angle-modulated carrier signal having a modulation index m=0.5 | |
| US4827488A (en) | Demodulator for PSK-modulated signals | |
| US4591797A (en) | PSK demodulator having an AFC circuit | |
| US4023115A (en) | Means for controlling the phase or frequency output of an oscillator in a loop circuit | |
| JPH0429265B2 (ja) | ||
| JPS6211347A (ja) | ４相ｐｓｋ復調装置 | |
| EP0607496B1 (en) | One bit differential detector for GMSK with frequency offset compensation | |
| JPH07288551A (ja) | Ｆｓｋ復調回路 | |
| JPS6347180B2 (ja) | ||
| JPS60119156A (ja) | Ｍｓｋ直交同期検波回路 | |
| JP2842349B2 (ja) | 復調装置 | |
| JPS6330049A (ja) | Ｍｓｋ復調回路 | |
| JPH0750623A (ja) | 復調装置 | |
| JPS5937715A (ja) | 位相同期復調回路 | |
| JP3274203B2 (ja) | Ｍｓｋ復調器のクロック再生回路 | |
| JPH0693587B2 (ja) | 帯域ろ波器 | |
| CN1003342B (zh) | 角度调制载波信号恢复时钟信号装置 | |
| JPH02241163A (ja) | 遅延検波形復調装置 | |
| JPS6311764Y2 (ja) | ||
| JPS60153660A (ja) | 周波数ずれ補正方式 | |
| JPS6351752A (ja) | 搬送波再生装置 |