JPH0429278B2

JPH0429278B2 -

Info

Publication number: JPH0429278B2
Application number: JP10165581A
Authority: JP
Priority date: 1981-06-30
Filing date: 1981-06-30
Publication date: 1992-05-18
Also published as: JPS583493A

Description

【発明の詳細な説明】 (1) 発明の技術分野本発明は電源切断時、あるいは瞬断時における
ボタン電話装置等の電話装置の制御系のリセツト
動作を行うための制御方式に関するものである。

(2) 従来技術とその問題点主装置側から電話機側に電源を供給するように
構成した電話装置では、電源の切断時又は瞬断時
に、電源の供給側と被供給側で電源回路の特性が
異なるために制御動作の同期が維持できず、局線
通話中に局線開放したり局線着信時に瞬時だけ局
線を閉結して直ちに開放するような無効応答をし
てしまうといつた欠点があつた。

(3) 発明の目的本発明は、このような主装置側から電話機側に
電源を供給するようにした電話装置における制御
系のリセツト動作を確実に行うことのきるととも
に上記欠点を解消する電話装置の制御方式を提供
するものである。

(4) 発明の構成と作用以下図面により本発明を詳細に説明する。

第１図は本発明の前提となるボタン電話装置の
ブロツク図であり、MEは主装置、TELは電話機
のうちの一つ、Ｌは通話路、Ｄは電源およびデー
タ路である。主装置MEにおいて、COは局線入
力端子、COCは局線回路、IOCは内線回路、RC
は着信信号検出回路、TONEは音源回路、ｌは
Ｌリレーの接点、POWは電源入力端子、AVR１
は第１の電源回路、CPUは中央処理装置（制御
回路）として動作するCPU回路、Ｔ−POWは電
話機電源供給回路、TRはデータ送受信回路、
BUは停電バツクアツプ電源回路、LRはＬリレ
ー回路、SDは停電時のＬリレーの自己保持回路、
AVR２は第２の電源回路、RESはリセツト回路、
SWは例えば各入力にモノマルチバイブレータを
含み入力の到来後に電話機のリセツト動作に必要
な時間長として設定されたそのモノマルチバイブ
レータのセツト時間（τ）だけ一時的に電話機電
源供給回路への出力をオフにする制御をするスイ
ツチ回路、Ｌ−DRIVEはCPU回路CPUの出力に
よりＬリレーを駆動するドライブ回路、D₁はダ
イオードである。電話機TELにおいて、ｐはＰ
リレーの接点、HS₁，HS₂はフツクスイツチ、
NETは通路回路、Ｒは抵抗、AMPは増幅回路、
SPはスピーカ、AVR−Ｔは電話機電源回路、Ｐ
−DRIVEはCPU回路CPUの出力によりＰリレー
を駆動するドライブ回路、PRはＰリレー回路、
LK局線ボタン、PKは呼出ボタンである。

動作の際に、電源が電源入力端子POWに入力
されると、主装置MEでは、第１の電源回路
AVR１が立上がり、第２の電源回路AVR２，Ｌ
リレー回路LR，電話機電源供給回路Ｔ−POWに
電源が供給される。第２の電源回路AVR２はリ
セツト回路RES，CPU回路CPUに電源を供給し、
これによりリセツト回路RESはCPU回路CPUを
リセツトする。スイツチ回路SWは、電源投入時
にリセツト回路RESの出力（経路○イ）により内
部のモノマルチバイブレータがトリガされて動作
する。この動作中にCPU回路CPUからの出力に
より（経路○ロ）このモノマルチバイブレータは、
さらにトリガされる。モノマルチバイブレータの
動作が終了したとき、この出力により電話機電源
供給回路Ｔ−POWが動作し、電話機TELに電源
が供給される。リセツト動作後、CPU回路CPU
は自己保持回路SDよりＬリレーの動作状態を検
知して、Ｌリレーがその接点ｌが内線回路IOC側
に接続されている状態である自己保持中であれ
ば、Ｌリレーを動作すべく出力をリレードラム回
路Ｌ−DRIVEに出す。ＬリレーLRは、CPU回
路CPUの出力によつてリレードラム回路Ｌ−
DRIVEによつて動作をする。自己保持回路SD
は、例えばＬリレーLRのリレー接点等の接点情
報を用いることにより、リレーLRの動作情報を
感知し、リレーLRが動作中であれば、リレード
ラム回路Ｌ−DRIVEにより駆動が断たれても動
作を保持する。呼が発生しない通常の待機中の状
態では、待機中のＬリレーは動作しており、その
接点ｌは点線の位置にあり、内線回路IOCに接続
されている。主装置MEと各電話機TELとの間の
データの授受は、〔CPU回路CPU→データ送受信
回路TR→データ路Ｄ→データ送受信回路TR→
CPU回路CPU〕の経路で双方向で行われる。電
話機TELでは電話機電源供給回路Ｔ−POWから
電源が供給されると、電話機電源回路AVR−Ｔ
が動作し、リセツト回路RESによりCPU回路
CPUをリセツトする。待機中のＰリレーは動作
しておらず、Ｐリレーの接点ｐはフツクスイツチ
側にある。ここで電話機TELがオフフツクすれ
ば、ｐ接点とフツクスイツチHS₁を介して通話回
路NETが通話線Ｌに接続され、さらに接点ｌを
介して内線回路IOCに接続される。呼出ボタン
PKを操作することにより、〔CPU回路CPU→デ
ータ送受信回路TR〕からの呼出情報が前記デー
タ路Ｄにより伝送され、主装置MEではCPU回路
CPUが音源回路TONEにより呼出音を通話路Ｌ
に送出する。被呼電話機（第１図において電話機
TELは同じものが複数接続されているものの１
つを示しており、呼出電話機と被呼電話とを区別
するために被呼電話機の回路名称に′を付けて表
示する）では、データ伝送路Ｄを介して主装置
MEのCPU回路CPUから送られて来る内線呼出
データにより、CPU回路CPU′が被呼状態を検出
し、ドライブ回路Ｐ−DRIVE′を駆動してＰリレ
ー回路PR′を動作させるとともに増幅回路
AMP′を動作状態とする。これにより被呼電話機
は〔P′リレーの接点p′→抵抗R′→増幅回路
AMP′→スピーカSP′〕により呼出音が送出され
る。ここで一つの被呼電話機TEL′がオフフツク
すれば、フツクスイツチHS₂′により電話機
TEL′のCPU回路CPU′はP′リレーを復旧し、通
話路NET′がフツクスイツチHS₁′を介して通話路
Ｌに接続される。また、フツクスイツチHS₂′の
情報はデータ伝送路Ｄを介して主装置MEのCPU
回路CPUに伝送され、これにより主装置のCPU
回路CPUは音源回路TONEを停止するので、内
線通話状態となる。他の非応答の電話機TEL′は
主装置MEのCPU回路CPUから送られて来る情
報によりP′リレーを復旧し、待機状態になる。内
線通話は双方の電話機がオンフツクすれば待機状
態となる。

局線着信があると、着信検出回路RCが動作す
る。これにより主装置MEのCPU回路CPUは音
源回路TONEを駆動するとともに電話機TELへ
局線着信状態のデータを伝送する。電話機TEL
のCPU回路CPUは、Ｐリレーおよび増幅回路
AMPを動作させるので、各電話機TELから局線
着信音が送出される。電話機TELの局線ボタン
LKの操作およびオフフツクにより、電話機TEL
のCPU回路CPUはＰリレーと増幅回路AMPを復
旧し、通話回路NETをフツクスイツチHS₁を介
して通話路Ｌへ接続するとともに局線選択データ
を主装置MEに伝送する。主装置MEのCPU回路
CPUは音源回路TONEを停止するとともにＬリ
レーを復旧させて、そのｌ接点を局線回路COC
側に向ける。また、オフフツクした以外の電話機
TEL′はP′リレーと増幅回路AMP′とも復旧し、
待機状態になる。以上の動作により局線通話状態
になる。

終話はオンフツクにより電話機TELは待機状
態になり、このオンフツク情報により主装置ME
はＬリレーを動作させ、そのｌ接点が内線回路
IOC側に接続され待機状態になる。

局線発信時の局線選択動作は、電話機TELの
局線ボタンLKの操作およびオフフツクにより、
通話回路NETはフツクスイツチHS₁とｐ接点に
より通話路Ｌに接続される。主装置MEは局線選
択情報によりＬリレーを復旧するので、ｌ接点が
通話路Ｌを局線回路COC側に接続し、局線発信
が可能な状態となる。

ボタン電話装置には、ランプ点滅動作，ダイヤ
ル動作，保留動作，転送動作など各種機能動作が
あるが、本発明の効果の説明には不要なので省略
する。

ここで、局線着信中および局線通話中の停電に
関する動作について説明する。まず、局線通話中
は、局線入力端子CO→局線回路COC→Ｌリレー
の接点ｌ→通話路Ｌ→Ｐリレーの接点ｐ→フツク
スイツチHS₁→通話回路NET〕と接続され、Ｌ
リレー，Ｐリレーともに復旧中であるので停電が
あつても、この経路は通常の場合維持され、局線
通話がとぎることはない。しかしＬリレーはドラ
ブ回路Ｌ−DRIVEを介して主装置MEのCPU回
路CPUの出力に接続されているために、Ｌリレ
ーが瞬時だけ動作して、局線を開放してしまうと
いう問題点がある。これは、CPU回路CPUの電
源が断になつていく過程において、その出力が不
定となり、Ｌリレーを動作させる場合があるため
である。

次に局線着信中の停電動作を説明すると、局線
着信中はＬリレー，Ｐリレーとも動作しており、
局線着信中の音が〔音源回路TONE→ｌ接点→
通話路Ｌ→ｐ接点→抵抗Ｒ→増幅回路AMP〕の
経路によりスピーカSPから送出される。ここで
停電があり、ＰリレーよりＬリレーの方が先に復
旧してしまうと〔局線入力端子CO→局線回路
COC→ｌ接点→通話路Ｌ→ｐ接点→抵抗Ｒ〕の
経路により局線に対して直流ループを作つてしま
うので、これを防ぐために停電時にＬリレーが動
作中であれば、一定時間だけ自己保持し、Ｐリレ
ーの復旧をまつてＬリレーが復旧する動作になつ
ている。これは第１図において、第１の電源回路
AVR１の出力電圧の低下を自己保持回路SDが検
知することにより、Ｌリレーの電源は停電バツク
アツプ電源回路BUにより供給される。こういつ
た回路において、問題点は電源が瞬断した場合で
ある。これはこの装置が第１の電源回路AVR１
からの出力を第２の電源回路AVR２および電話
機電源供給を回路Ｔ−POWを介して電話機電源
回路AVR−Ｔに供給しているため、第２の電源
回路AVR２、電話機電源回路AVR−Ｔの出力の
立下がりおよび立上がりのタイミングが合わな
い。そのため電話機側電源回路AVR−Ｔが電圧
を保持しているのに、主装置ME側の電源回路
AVR１，AVR２が先に落ちてしまう場合が生じ
る。この状態で電源入力端子POWへの電源供給
が回復すると、主装置ME側のCPU回路CPUは
リセツト回路RESによりリセツトがかかる。も
しこのリセツト回路RESのリセツト時間が長か
つた場合、自己保持回路SDは電源回復により動
作を開放しており、主装置MEのCPU回路CPU
はリセツト中でドライブ回路Ｌ−DRIVEは動作
しないために、Ｌリレーは電源が供給された状態
になつてもそのＬリレーは復旧し、ｌ接点が局線
回路COC側に接続されて、局線に対するループ
が出来て着信応答をする。すなわち、リセツト時
に局線からの着信があると、主装置MEのCPU回
路CPUはリセツト後、Ｌリレーが復旧している
ので、その状態を自己保持回路SDからの状態入
力により復旧と判断し、Ｌリレーの状態を継続す
べくドライブ回路Ｌ−DRIVEを駆動しないが、
前述の〔局線入力端子CO→局線回路COC→ｌ接
点→通話路Ｌ→ｐ接点→抵抗Ｒ〕の経路により局
線に対するループ形成（着信応答）をすることと
なり、これにより局からの着信信号が休止するた
めに、着信信号検出回路RCが復旧し、CPU回路
CPUは待機動作に移る。そのためＬリレーが動
作して内線回路IOC側に接続され局線を開放して
しまい、いわゆる無効応答をする。また上記説明
中にもあるように、瞬断時に主装置ME側のCPU
回路CPUはリセツトされているのに電話機TEL
側のCPU回路CPUはリセツトされていないため
にデータ伝送がうまく行なえないといつた不都合
点も生じる。

第３図を参照してこの点についてさらに説明す
る。

t₀で第１の電源回路AVR１が立上り、t₃で安定
する。t₁で第２の電源回路AVR２は安定し、主
装置MEがリセツトされる。主装置MEのリセツ
ト終了後リセツト回路RESの出力（経路○イ）か
らのトリガで動作するスイツチ回路SW内のモノ
マルチバイブレータの動作期間で定まる一定期間
（τ）後t₂で電話機電源供給回路Ｔ−POWは立上
がる。

t₄で第１の電源回路AVR１が低下し始め、t₅で
復旧しt₆で安定する。このとき主装置MEの第２
の電源回路AVR２は消費電流によつて異なるが
低下して、リセツト動作を行なう場合がある。こ
の場合、前述のように電話機の電源も電源供給回
路Ｔ−POWの出力が一時的に停止されるが、電
話機が待機状態である場合のように消費電力が極
めて小さい場合には、電話機の電源回路AVR−
Ｔの出力低下までの状態にならずに回復してしま
う場合があり、これにより電話機TELの電話機
電源回路AVR−Ｔが安定であれば、電話機TEL
はリセツトは行なわれない。このように、主装置
MEはリセツトされているのに電話機TELはリセ
ツトされていないために、動作に不都合が起き
る。また、主装置MEのＬリレーと電話機TELの
Ｐリレーも動作中である局線着信時にはＰリレー
は動作を継続しているのに、Ｌリレーはリセツト
動作により復旧してしまい、局線に対する無効応
答をしてしまうといつた問題点がある。

次に、停電時にt₇で電源が断たれたときには、
t₈で第１の電源回路AVR１が零ボルトになる。
このとき、Ｌリレーが復旧しているような局線通
話中の場合、第２の電源回路AVR２が低下して
いく過程V_USで、主装置MEのCPU回路CPUの出
力が不定になりＬリレーが動作して、自己保持し
局線を開放してしまうといつた問題点がある。

以上説明したように、第１図の回路は局線通話
中の停電で局線を開放してしまつたり、局線着信
中の瞬断で無効応答をするといつた問題点があ
る。

第２図はこのような使用中の停電発生による誤
動作という欠点を解消し得る本発明の実施例であ
つて、第１図と同じ回路記号は同一回路であり、
動作も同じである。第２図でDLは第１の電源回
路AVR１の出力が落ちた時一定の時間第２の電
源回路AVR２を保持するための遅延回路、REF
は基準電圧回路、COMPは基準電圧回路REFの
出力を第１の電源回路AVR１の出力電圧が越え
たとき検知出力を出す比較回路、Ｔは比較回路
COMPの出力により電圧変化状態を出力する例
えばリレーの如き制御信号回路である。

電源が電源入力端子POWに入力されると、第
１の電源回路AVR１が立上がり、遅延回路DLを
介して第２の電源回路AVR２，Ｌリレー回路
LR，電話機電源供給回路Ｔ−POWに電源が供給
される。第２の電源回路AVR２はリセツト回路
RES，CPU回路CPUに電源を供給する。ここで
比較回路COMPは第１の電源回路AVR１の出力
電圧が基準電圧回路REFの設定値を越えた時制
御信号回路Ｔを動作させる。制御信号回路Ｔはこ
の出力によりリセツト回路RES，ドライブ回路
Ｌ−DRIVE，電話機電源供給回路Ｔ−POWを制
御するスイツチ回路SWに伝える（経路○ニ）。こ
れにより主装置MEのCPU回路CPUはリセツト
され、ドライブ回路Ｌ−DRIVEはCPU回路CPU
の出力を受けつける。スイツチ回路SWのモノマ
ルチバイブレータは、制御信号回路Ｔの最初の出
力でトリガされるが、この動作中にリセツト回路
RESによるCPU回路CPUからの出力により、再
びトリガされると（t₂）、ここから期間（τ）後
に電話機TELに電話機電源供給回路Ｔ−POWに
より電源が供給される。

以後の通電中のCPU回路のCPUのＬリレー保
持、待機動作，内線通話，局線通話等の動作は第
１図で説明した場合と同様なので省略する。

停電時には、第１の電源回路AVR１の電圧低
下を比較回路COMPで検出すると、制御信号回
路Ｔが復旧してその情報をリセツト回路RES，
ドライブ回路Ｌ−DRIVE，スイツチ回路SWに
伝える。

以下このような停電時の各回路の動作につき順
次説明する。

第１の電源回路AVR１の出力が低下した場合、
少なくとも制御信号回路Ｔが復旧するまでは、第
２の電源回路AVR２の動作を維持すべく遅延回
路DLより第２の電源回路AVR２に電源を供給す
るので、第２の電源回路AVR２の電圧は安定に
保たれる。ドライブ回路Ｌ−DRIVEは、CPUの
出力と制御信号回路Ｔの出力との論理積をとつて
いるので、第１の電源回路AVR１の出力が基準
電圧V_REF以下になつて制御信号回路Ｔ内のリレー
が復旧した後には、主装置MEのCPUの出力を受
け付けない。

従つて、ＬリレーLRが復旧している局線通話
中に停電になり、主装置MEのCPU回路CPUの
電源電圧が低下していく過程で、そのCPU回路
CPUの不定出力により、ＬリレーLRが誤動作し
て、局線を開放してしまうといつた不都合はなく
なる。

また、ＬリレーLRが動作している待機中に、
第１の電源回路AVR１の出力が基準電圧V_REF以
下となり制御信号回路Ｔ内のリレーが復旧したと
きには、自己保持回路SDにより、ドライブ回路
Ｌ−DRIVEは動作状態を維持し、ＬリレーLRが
復旧することはない。また、制御信号回路Ｔ内の
リレーの復旧と同時にスイツチ回路SWにより電
話機電源供給回路Ｔ−POWから電話機TELの電
源が断たれる。電話機TELの電源が断たれると、
Ｐリレーは復旧する。また、電源の瞬断があつて
第１の電源回路AVR１が回復してもその出力電
圧が基準電圧回路REFの設定値に達して比較回
路COMPから出力が出て、制御信号回路Ｔが動
作して主装置ME，電話機TELともリモツト動作
からやりなおすので、たとえリセツト時間が長く
なり、自己保持回路SDが復旧し、Ｌリレーが復
旧しても、その時電話機のＰリレーは復旧したま
まであるので、局線着信中に瞬断があつても無効
捕捉はしない。また、瞬断があり、制御信号回路
Ｔが復旧すれば、必ず主装置ME，電話機TELと
もリセツト動作からやりなおすので、主装置ME
がリセツトされているのに電話機TELがリセツ
トされないといつた不都合点は生じない。

第４図を参照して第２図の実施例の動作を更に
詳述する。

t₀で第１の電源回路AVR１が立上がりt₃で安定
する。このとき第１の電源回路AVR１の出力が
基準電圧回路REFの設定電圧V_REFになつたt₁で制
御信号回路Ｔが動作し、主装置MEのリセツト動
作をt₂で終了させる。このとき第２の電源回路
AVR２は安定しているので確実なリセツト動作
が行なえる。スイツチ回路SWのモノマルチバイ
ブレータはt₁でトリガされるが一定期間（τ）経
過する以前に再びt₂でトリガされるので、t₂から
一定期間（τ）後t₄で電話機電源供給回路Ｔ−
POWは立上がり、電話機TELはリセツトされ
る。

t₅で瞬断があつたとき、第１の電源回路AVR
１が低下し始めt₇で回復したとすれば、t₁₀で安定
する。ここで、t₆からt₈の期間第１の電源回路
AVR１の出力は基準電圧V_REF以下となるため、
制御信号回路Ｔ内のリレーは必ず復旧し、再び動
作する際にリセツト回路RESがリセツト動作し、
スイツチSWにより電話機電源供給回路Ｔ−
POWもt₆からt₁₀の間断になりこれは電話機TEL
に対して十分リセツトが行なわれる程長く設定さ
れている期間供給されないことになり、電話機
TELが待機状態である場合のように消費電力が
極めて小さい場合であつてもリセツト動作は行わ
れる。従つて、Ｐリレーはこの期間では復旧して
おり、また電話機TELのリセツトも確実に行な
われるので、第１図の実施例における前述のよう
な不都合な動作は起こらない。

t₁₂で停電してt₁₄で第１の電源回路AVR１が零
ボルトになつてもt₁₃で制御信号回路Ｔが復旧し、
主装置MEのCPU回路CPUの出力を禁止してし
まうので、そのCPU回路CPUの出力の不定出力
による誤動作も起こらない。

なお、本発明におけるリセツト回路RES及び
電圧比較回路COMPの具体的回路構成の１例は、
本願出願人により発明の名称「リセツト回路」と
して同日付で提出された特許出願において示され
ている。

(5) 発明の効果以上説明したように、本発明によれば電源電圧
の変化を監視し、その出力によりリセツト動作お
よび中央処理装置の如き制御回路の出力の制御を
行なつているので、停電時あるいは瞬断時におけ
る局線着信及び局線通話の誤動作を防止すること
ができる効果を有する。

【図面の簡単な説明】

第１図は本発明の前提となるボタン電話装置の
例を示すブロツク図、第２図は本発明による実施
例を示すブロツク図、第３図は第１図の例の動作
を説明するためのタイムチヤート、第４図は第２
図の実施例の動作を説明するためのタイムチヤー
トである。 ME……主装置、TEL……電話機、Ｌ……通話
路、Ｄ……電源及びデータ路、CO……局線入力
端子、COC……局線回路、IOC……内線回路、
RC…着信信号検出回路、TONE……音源回路、
ｌ……Ｌリレーの接点、POW……電源入力端子、
AVR１……第１の電源回路、CPR……CPU回路
（制御回路）、Ｔ−POW……電話機電源供給回路、
TR……データ送受信回路、BU……停電バツク
アツプ電源回路、LR……Ｌリレー回路、SD……
Ｌリレーの自己保持回路、AVR２……第２の電
源回路、RES……リセツト回路、SW……スイツ
チ回路、Ｌ−DRIVE……ドライブ回路、D₁……
ダイオード、ｐ……Ｐリレーの接点、HS₁，HS₂
……フツクスイツチ、NET……通話回路、Ｒ…
…抵抗、AMP増幅回路、SP……スピーカ、
AVR−Ｔ……電話機電源回路、Ｐ−DRIVE……
ドライブ回路、PR……Ｐリレー回路、LK……局
線ボタン、PK……呼出ボタン、OR……OR回
路、DL……遅延回路、REF……基準電圧回路、
COMP……比較回路、Ｔ……制御信号回路。

Claims

【特許請求の範囲】１局線通話電流および内線通話電流を流す通話
路と、主装置側から電話機側に電源電流を供給す
るための電源路と、前記主装置と前記各電話機の
制御を行うために該主装置と各電話機にそれぞれ
設けられた複数のCPU回路と、該複数のCPU回
路の各出力信号を前記主装置と前記各電話機間で
相互伝送するデータ伝送路と、該電源電流の供給
のための電源電圧が予め定めた基準電圧以下であ
ることが検知されたときに前記電源路への電源電
流供給を一時的に停止する制御をするために前記
電源電流供給を行う前記主装置側に設けられたス
イツチング回路と、前記予め定めた基準電圧を越
えたことが検知されたとき主装置側に設けられた
前記CPU回路に対して予め定めたリセツト動作
を行うための出力を出す主リセツト回路と、前記
予め定めた基準電圧以下であることが検知された
ときに前記主装置側CPU回路からの入力信号を
禁止する前記主装置側に設けられたリレー制御回
路と、前記電話機側に設けられて前記電源電流供
給が断となつた後前記電源路に再び電源電流供給
が行われたときに該電話機側の前記CPU回路に
対する予め定めたリセツト動作を行うための従リ
セツト回路とを備えた電話装置の制御方式。２局線通話電流および内線通話電流を流す通話
路と、主装置側から電話機側に電源電流を供給す
るための電源路と、前記主装置と前記各電話機の
制御を行うために該主装置と各電話機にそれぞれ
設けられた複数のCPU回路と、前記主装置に設
けられたCPU回路の電源回路と前記電源回路と
の間に予め定めた時間は電圧を保持するために挿
入された遅延回路と、該複数のCPU回路の各出
力信号を前記主装置と前記各電話機間で相互伝送
するデータ伝送路と、前記電源路の電圧が予め定
めた電圧以下であるときに検知出力を出す電圧検
出回路と、該検知出力により該電源電流の供給の
ための前記電源路における前記遅延回路の入力側
の電圧が予め定めた基準電圧以下であることが検
知されたときに前記電源路への電源電流供給を前
記電圧検知回路の検知出力により一時的に停止す
る制御をするために前記電源供給を行う前記主装
置側に設けられたスイツチング回路と、前記予め
定めた基準電圧以下であることが検知されたとき
に前記主装置側CPU回路からの入力信号を禁止
する前記主装置側に設けられたリレー制御回路
と、前記予め定めた基準電圧を越えたことが検知
されたとき主装置側に設けられた前記CPU回路
に対して予め定めたリセツト動作を行うための出
力を出す主リセツト回路と、前記電話機側に設け
られて前記電源電流供給が断となつた後に前記電
源路に再び電源電流供給が行われたときに該電話
機側の前記CPU回路に対する予め定めたリセツ
ト動作を行うための従リセツト回路とを備えた特
許請求の範囲第１項記載の電話装置の制御方式。