JPH0429294A - Ｌｃｄ基板上のｔｆｔ画素の検査方法及び検査装置 - Google Patents
Ｌｃｄ基板上のｔｆｔ画素の検査方法及び検査装置Info
- Publication number
- JPH0429294A JPH0429294A JP2134139A JP13413990A JPH0429294A JP H0429294 A JPH0429294 A JP H0429294A JP 2134139 A JP2134139 A JP 2134139A JP 13413990 A JP13413990 A JP 13413990A JP H0429294 A JPH0429294 A JP H0429294A
- Authority
- JP
- Japan
- Prior art keywords
- drain
- tft
- gate
- voltage
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 20
- 238000000034 method Methods 0.000 title claims description 11
- 238000007689 inspection Methods 0.000 claims description 5
- 239000011159 matrix material Substances 0.000 abstract description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000012360 testing method Methods 0.000 description 4
- 230000002950 deficient Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
この発明はＬＣＤ基板上のＴＦＴ画素の検査方法及び検
査装置に関する。
査装置に関する。
〈従来の技術〉
近年ＬＣＤ基板は種々の電子機器の表示装置として広く
利用されている。このＬＣＤ基板は通常ガラス基板に液
晶の画素と回路パターンを形成している。液晶テレビ特
にカラー液晶テレビ等においては液晶の応答速度を速く
し且つその画質を向上させるために、各液晶画素毎にＴ
ＦＴ （薄膜トランジスタ）を形成したＬＣＤ基板を用
いるのが普通である。
利用されている。このＬＣＤ基板は通常ガラス基板に液
晶の画素と回路パターンを形成している。液晶テレビ特
にカラー液晶テレビ等においては液晶の応答速度を速く
し且つその画質を向上させるために、各液晶画素毎にＴ
ＦＴ （薄膜トランジスタ）を形成したＬＣＤ基板を用
いるのが普通である。
この方式はＴＦＴのソース側にキャパシタンスを形成し
ておき、該キャパシタンスにより液晶に印加する電圧を
保持するように構成されている。
ておき、該キャパシタンスにより液晶に印加する電圧を
保持するように構成されている。
〈発明が解決しようとする課題〉
このようなＬＣ，Ｄ基板の良否の検査は製品の品質を維
持する上で非常に重要であり、特にＴＦＴの特性の良否
がＬＣＤ基板の品質を決定している。
持する上で非常に重要であり、特にＴＦＴの特性の良否
がＬＣＤ基板の品質を決定している。
しかし従来は基板段階におけるテストはパターンのオー
プンショートのみしか行っておらず、画素の良否は実際
に基板に液晶を封入して点灯してチエツクする方法が採
られていた。
プンショートのみしか行っておらず、画素の良否は実際
に基板に液晶を封入して点灯してチエツクする方法が採
られていた。
しかしながら基板段階で画素の良否が判定できれば、実
際に点灯してチエツクする必要がなく。
際に点灯してチエツクする必要がなく。
また不良画素の修理も可能になるため、大量にしかも速
く確実にＬＣＤ基板のＴＦＴ画素の良否の検査を行う方
法及び装置が望まれていた。
く確実にＬＣＤ基板のＴＦＴ画素の良否の検査を行う方
法及び装置が望まれていた。
く課題を解決するための手段〉
本発明の検査方法は上記した要望に応えるためになされ
たもので、ＬＣＤ基板上のＴＦＴのドレインに正又は負
の電圧を加えておき、ゲートにオン信号を加えて、この
時のドレイン電流を測定し、次に該ＴＦＴのドレイン電
圧を変化させて、ゲートにオン信号を加え、この時のド
レイン電流を測定し、前記２つの測定ドレイン電流を比
較することにより該ＴＦＴ画素の良否を判定することを
基本的な特徴とする。
たもので、ＬＣＤ基板上のＴＦＴのドレインに正又は負
の電圧を加えておき、ゲートにオン信号を加えて、この
時のドレイン電流を測定し、次に該ＴＦＴのドレイン電
圧を変化させて、ゲートにオン信号を加え、この時のド
レイン電流を測定し、前記２つの測定ドレイン電流を比
較することにより該ＴＦＴ画素の良否を判定することを
基本的な特徴とする。
〈実施例〉
以下本発明を図面に示す実施例に基づいて説明する。
第１図において、被検査対象であるＬＣＤ基板５０には
画素がマトリクス状に形成され、各画素にＴＦＴ５１が
形成されている。ＴＦＴ５１はそのゲート側がゲート電
極５３に接続し、ドレイン側がドレイン電極５２に接続
されている。ドレイン電極５２とゲート電極５３はＬＣ
Ｄ基板５０の縁に縦横に配設されている。各ＴＦＴ５１
のソース側には画素電極５４と補助容量電極５５から成
るキャパシタンスＣが形成されており、このキャパシタ
ンスＣにより液晶５６に電圧が掛けられるように構成さ
れている。
画素がマトリクス状に形成され、各画素にＴＦＴ５１が
形成されている。ＴＦＴ５１はそのゲート側がゲート電
極５３に接続し、ドレイン側がドレイン電極５２に接続
されている。ドレイン電極５２とゲート電極５３はＬＣ
Ｄ基板５０の縁に縦横に配設されている。各ＴＦＴ５１
のソース側には画素電極５４と補助容量電極５５から成
るキャパシタンスＣが形成されており、このキャパシタ
ンスＣにより液晶５６に電圧が掛けられるように構成さ
れている。
パルス発振器１は所定周期のパルス電圧をゲト電極５３
とドレイン電極５２に供給する。パルス発振器１とドレ
イン電極５２の間には位相調整器２が介装されており、
所定周期該パルスを遅らせるように構成されている。即
ち、第２図に示すようにドレイン電圧が所定電圧の時に
ゲート電圧をオンとし、また第３図に示すようにドレイ
ン電圧がゼロの時にゲート電圧をオンとするようにパル
ス発振器１からのパルスの位相を調整するようになって
いる。位相調整器２からのパルス電圧は抵抗Ｒを介して
ドレイン電極５２に供給し、ＴＦＴ５１のドレイン電流
をこの抵抗Ｒの電圧として検出するようになっている。
とドレイン電極５２に供給する。パルス発振器１とドレ
イン電極５２の間には位相調整器２が介装されており、
所定周期該パルスを遅らせるように構成されている。即
ち、第２図に示すようにドレイン電圧が所定電圧の時に
ゲート電圧をオンとし、また第３図に示すようにドレイ
ン電圧がゼロの時にゲート電圧をオンとするようにパル
ス発振器１からのパルスの位相を調整するようになって
いる。位相調整器２からのパルス電圧は抵抗Ｒを介して
ドレイン電極５２に供給し、ＴＦＴ５１のドレイン電流
をこの抵抗Ｒの電圧として検出するようになっている。
この実施例ではドレイン電極５２とゲート電極５３にコ
ネクタ７とコネクタ８を装着し、且つスイッチング装置
９とスイッチング装置１０により各電極を走査して、該
電極を順次パルス発振器１及び位相調整器２に接続させ
て各ＴＦＴ５１の特性を順次測定するように構成してい
る。スイッチング装置１９及びスイッチング装置１０と
しては通常のリレースイッチやマルチプレクサ等の電子
スイッチを用いることが可能であり、各電極をスキャン
することによりパルス電圧の供給とドレイン電流の測定
を順次行うように構成している。 抵抗Ｒには電圧検出
器３が接続され、電圧検出器３の出力はＡ／Ｄ変換器４
を介して判定装置５に入力されて、ここでＴＦＴ５１及
び画素電極５４と補助容量電極５５の良否が判定される
ように構成されている。６はメモリである。
ネクタ７とコネクタ８を装着し、且つスイッチング装置
９とスイッチング装置１０により各電極を走査して、該
電極を順次パルス発振器１及び位相調整器２に接続させ
て各ＴＦＴ５１の特性を順次測定するように構成してい
る。スイッチング装置１９及びスイッチング装置１０と
しては通常のリレースイッチやマルチプレクサ等の電子
スイッチを用いることが可能であり、各電極をスキャン
することによりパルス電圧の供給とドレイン電流の測定
を順次行うように構成している。 抵抗Ｒには電圧検出
器３が接続され、電圧検出器３の出力はＡ／Ｄ変換器４
を介して判定装置５に入力されて、ここでＴＦＴ５１及
び画素電極５４と補助容量電極５５の良否が判定される
ように構成されている。６はメモリである。
パルス発振器１から第２図に示すように位相調整器２、
スイッチング装置１０、コネクタ８を介してドレイン電
極５２からドレイン電圧が所定時間供給される。ドレイ
ン電圧が加えられた瞬間ドレインパターンとコモン端子
の間の容量により第２図に示すように電流６０ａが流れ
る。このドレイン電圧がある間パルス発振器１からスイ
ッチング装置９とコネクタ７を介してゲート電極５３か
らゲート電圧が供給され、ゲートがオンになると、ＴＦ
Ｔ５１のドレイン−ソース間に電流が流れて、キャパシ
タンスＣが充電される。この時のドレイン電流を第２図
に示すように検出ドレイン電流６１ａとし、抵抗Ｒの電
圧として電圧検出器３で検出する。この値はＡ／Ｄ変換
器４によりデジタル量に変換され、判定装置５を介して
メモリ６に記憶される。
スイッチング装置１０、コネクタ８を介してドレイン電
極５２からドレイン電圧が所定時間供給される。ドレイ
ン電圧が加えられた瞬間ドレインパターンとコモン端子
の間の容量により第２図に示すように電流６０ａが流れ
る。このドレイン電圧がある間パルス発振器１からスイ
ッチング装置９とコネクタ７を介してゲート電極５３か
らゲート電圧が供給され、ゲートがオンになると、ＴＦ
Ｔ５１のドレイン−ソース間に電流が流れて、キャパシ
タンスＣが充電される。この時のドレイン電流を第２図
に示すように検出ドレイン電流６１ａとし、抵抗Ｒの電
圧として電圧検出器３で検出する。この値はＡ／Ｄ変換
器４によりデジタル量に変換され、判定装置５を介して
メモリ６に記憶される。
次に第３図に示すように位相調整器２からのドレイン電
圧をＯｖにするとドレインパターンに充電されていた電
荷が放電され、これが第３図に示すように電流６０ｂと
して観測される。放電が完了した後ドレイン電圧がゼロ
の時に、パルス発振器１からのゲート電圧をオンとする
と、ＴＦＴ５１のキャパシタンスＣに充電された電荷が
放電さｔｌ、てＴＦＴ５１のソースからドレイン、抵抗
Ｒ方向に逆方向のドレイン電流が流れる。これを第３図
に示すように検出ドレイン電流６１ｂとして電圧検出器
３により検出し、判定装Ｗ５を介してメモリ６に記憶さ
せる。
圧をＯｖにするとドレインパターンに充電されていた電
荷が放電され、これが第３図に示すように電流６０ｂと
して観測される。放電が完了した後ドレイン電圧がゼロ
の時に、パルス発振器１からのゲート電圧をオンとする
と、ＴＦＴ５１のキャパシタンスＣに充電された電荷が
放電さｔｌ、てＴＦＴ５１のソースからドレイン、抵抗
Ｒ方向に逆方向のドレイン電流が流れる。これを第３図
に示すように検出ドレイン電流６１ｂとして電圧検出器
３により検出し、判定装Ｗ５を介してメモリ６に記憶さ
せる。
検出ドレイン電流６１ａと検出ドレイン電流６１ｂは夫
々、ゲートとドレイン間及びゲートパターンとドレイン
パターン間の漏れ電流を含んでおり、検出ドレイン電流
６１ａとｂの差を採ることによりこの漏れ電流を除去す
ることができる。
々、ゲートとドレイン間及びゲートパターンとドレイン
パターン間の漏れ電流を含んでおり、検出ドレイン電流
６１ａとｂの差を採ることによりこの漏れ電流を除去す
ることができる。
いまゲートオンの時の漏れ電流をｉｅとし、実際にＴＦ
Ｔ５１オンによりキャパシタンスＣを流れる電流をｉｃ
とすると、検出ドレイン電流６１ａ＝ｉｅ−ｉｃとなる
。一方ＴＦＴ５１オンによりキャパシタンスＣに蓄えら
れた電荷の放電電流をｉｄとすると、検出ドレイン電流
６１ｂ＝ｉｅ＋ｉｄとなる。したがって検出ドレイン電
流６１ａとｂの差はｉｃ＋ｉｄとなり、漏れ電流ｉｅの
影響は取り除かれる。ＴＦＴ５１及び画素電極５４、補
助容量電極５５が正常であるなら、キャパシタンスＣへ
の充放電が正常に行われるから、第４図に示すようにそ
の差は大きくなる。逆に異常であれば、第５図に示すよ
うに差は小さくなる。
Ｔ５１オンによりキャパシタンスＣを流れる電流をｉｃ
とすると、検出ドレイン電流６１ａ＝ｉｅ−ｉｃとなる
。一方ＴＦＴ５１オンによりキャパシタンスＣに蓄えら
れた電荷の放電電流をｉｄとすると、検出ドレイン電流
６１ｂ＝ｉｅ＋ｉｄとなる。したがって検出ドレイン電
流６１ａとｂの差はｉｃ＋ｉｄとなり、漏れ電流ｉｅの
影響は取り除かれる。ＴＦＴ５１及び画素電極５４、補
助容量電極５５が正常であるなら、キャパシタンスＣへ
の充放電が正常に行われるから、第４図に示すようにそ
の差は大きくなる。逆に異常であれば、第５図に示すよ
うに差は小さくなる。
この実施例では判定装置５において該検出ドレイン電流
６１ａとｂのゲートオン信号印加後の所定時刻における
瞬時値の差を求めており、この差が所定以上か否かによ
りＴＦＴ５１及び画素電極５４、補助容量電極５５の良
否の判定を行っている。
６１ａとｂのゲートオン信号印加後の所定時刻における
瞬時値の差を求めており、この差が所定以上か否かによ
りＴＦＴ５１及び画素電極５４、補助容量電極５５の良
否の判定を行っている。
次に測定の手順を説明する。
まずドレイン電圧をＯｖにしてゲートにオン電圧を加え
て放電させ、画素電極５４と補助容量電極５５に充電さ
れているかもしれない電荷を取り除く。そして、ドレイ
ン電圧を加えて、まずパターンの浮遊８竃の充電を行い
、これが終了したらゲートにオン電圧を加えて、所定時
間後にドレイン電流を電圧検出器３により検出する。該
所定時間はゲートの漏れ電流が小さくなり且つ充電電流
が小さくなっていない時間とし、これはＴＦＴ５１の特
性或はＬＣＤ基板５０のサイズ、パターン特性により決
定されるが、約スイッチング装置１０μ〜４０μｓｅｃ
である。この電圧検出器３で検出した信号をホールドし
てＡ／Ｄ変換器４によりデジタル量に変換し、判定装置
５を介してメモリ６に記憶させる。この値は上記した検
出ドレイン電流６１ａ＝ｉｅ−ｉｃである。
て放電させ、画素電極５４と補助容量電極５５に充電さ
れているかもしれない電荷を取り除く。そして、ドレイ
ン電圧を加えて、まずパターンの浮遊８竃の充電を行い
、これが終了したらゲートにオン電圧を加えて、所定時
間後にドレイン電流を電圧検出器３により検出する。該
所定時間はゲートの漏れ電流が小さくなり且つ充電電流
が小さくなっていない時間とし、これはＴＦＴ５１の特
性或はＬＣＤ基板５０のサイズ、パターン特性により決
定されるが、約スイッチング装置１０μ〜４０μｓｅｃ
である。この電圧検出器３で検出した信号をホールドし
てＡ／Ｄ変換器４によりデジタル量に変換し、判定装置
５を介してメモリ６に記憶させる。この値は上記した検
出ドレイン電流６１ａ＝ｉｅ−ｉｃである。
次にドレイン電圧をＯｖにして、ドレインパターン等に
蓄積されていた電荷を取り除き、Ｏｖのままでゲートに
オン電圧を加える。そして、上記した所定時間と同じ時
間後に電圧検出器３によりドレイン電流を検出する。こ
の値を同様にメモリ６に記憶する。この値は上記した検
出ドレイン電流６１ｂ＝ｉｅ＋ｉｄである。そして判定
装置５において検出ドレイン電流６１ａと６１ｂの差を
算出し、ｉ ｃ ＋ ｊ、 ｄの値を得る。この値はＴ
ＦＴ５１と画素電極５４、補助容１電極５５が良品であ
れば大きく、不良品であれば小さいから、該差により良
不良の判定が可能になる。
蓄積されていた電荷を取り除き、Ｏｖのままでゲートに
オン電圧を加える。そして、上記した所定時間と同じ時
間後に電圧検出器３によりドレイン電流を検出する。こ
の値を同様にメモリ６に記憶する。この値は上記した検
出ドレイン電流６１ｂ＝ｉｅ＋ｉｄである。そして判定
装置５において検出ドレイン電流６１ａと６１ｂの差を
算出し、ｉ ｃ ＋ ｊ、 ｄの値を得る。この値はＴ
ＦＴ５１と画素電極５４、補助容１電極５５が良品であ
れば大きく、不良品であれば小さいから、該差により良
不良の判定が可能になる。
以上説明したように本発明の検査方法によれば、ＬＣＤ
基板５０の内部パターンに接触することなく、確実にＴ
ＦＴ５１及び画素電極５４、補助容量電極５５の良否の
判定を行える。また、コネクタ７．８及びスイッチング
装Ｗ９．１０を用いることにより、高速で検査を行うこ
とが可能になる。
基板５０の内部パターンに接触することなく、確実にＴ
ＦＴ５１及び画素電極５４、補助容量電極５５の良否の
判定を行える。また、コネクタ７．８及びスイッチング
装Ｗ９．１０を用いることにより、高速で検査を行うこ
とが可能になる。
〈発明の効果〉
以上説明したように本発明のＬＣＤ基板上のＴＦＴの検
査方法は、ＬＣＤ基板上のＴＦＴのドレインに正又は負
の電圧を加えておき、ゲートにオン信号を加えて、この
時のドレイン電流を測定し。
査方法は、ＬＣＤ基板上のＴＦＴのドレインに正又は負
の電圧を加えておき、ゲートにオン信号を加えて、この
時のドレイン電流を測定し。
次に該ＴＦＴのドレイン電圧を変化させて、ゲートにオ
ン信号を加え、この時のドレイン電流を測定し、前記２
つの測定ドレイン電流を比較することにより該ＴＦＴ画
素の良否を判定するようにしているため、ＬＣＤ基板の
内部パターンに接触することなく、大量且つ高速に精度
の高い検査を行うことができる効果がある。
ン信号を加え、この時のドレイン電流を測定し、前記２
つの測定ドレイン電流を比較することにより該ＴＦＴ画
素の良否を判定するようにしているため、ＬＣＤ基板の
内部パターンに接触することなく、大量且つ高速に精度
の高い検査を行うことができる効果がある。
第１図は本発明の方法及びその装置を示す一実施例のブ
ロック図、第２図と第３図は動作説明図、第４図と第５
図は検出電流波形の説明図である。 １：パルス発振器、２：位相調整器、３：電圧検出器、
４ ： Ａ／Ｄ変換器、５：判定装置、６：メモリ、７
：コネクタ、８：コネクタ、９ニスイツチング装置、１
０ニスイツチング装置、５０：ＬＣＤ基板、５１ ：
ＴＦＴ、５２ニドレイン電極、５３：ゲート電極、５４
：画素電極、５５：補助容量電極、５６：液晶、６０：
電流、６１：検出ドレイン電流。 第 図 ドレイン１１圧 ゴー一−ヒ ゲート電圧 ＝「−一 第 図 ドレイン電圧 ］−ｍ−「 ゲート電圧 」−一 区 寸 昧 り較田
ロック図、第２図と第３図は動作説明図、第４図と第５
図は検出電流波形の説明図である。 １：パルス発振器、２：位相調整器、３：電圧検出器、
４ ： Ａ／Ｄ変換器、５：判定装置、６：メモリ、７
：コネクタ、８：コネクタ、９ニスイツチング装置、１
０ニスイツチング装置、５０：ＬＣＤ基板、５１ ：
ＴＦＴ、５２ニドレイン電極、５３：ゲート電極、５４
：画素電極、５５：補助容量電極、５６：液晶、６０：
電流、６１：検出ドレイン電流。 第 図 ドレイン１１圧 ゴー一−ヒ ゲート電圧 ＝「−一 第 図 ドレイン電圧 ］−ｍ−「 ゲート電圧 」−一 区 寸 昧 り較田
Claims (1)
- 【特許請求の範囲】 １）ＬＣＤ基板上のＴＦＴのドレインに正又は負の電圧
を加えておき、ゲートにオン信号を加えて、この時のド
レイン電流を測定し、 次に該ＴＦＴのドレイン電圧を変化させて、ゲートにオ
ン信号を加え、この時のドレイン電流を測定し、 前記２つの測定ドレイン電流を比較することにより該Ｔ
ＦＴ画素の良否を判定する、 ことを特徴とするＬＣＤ基板上のＴＦＴ画素の検査方法
。 ２）ＬＣＤ基板上のＴＦＴのドレインに正又は負の電圧
を加えてゲートにオン信号を加え、次に該ＴＦＴのドレ
イン電圧を変化させてゲートにオン信号を加える手段と
、 前記ドレインに正又は負の電圧を加えた時とドレイン電
圧を変化させた時のドレイン電流を測定し、この２つの
測定ドレイン電流を比較することにより該ＴＦＴ画素の
良否を判定する手段と、を備えたことを特徴とするＬＣ
Ｄ基板上のＴＦＴ画素の検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2134139A JPH0429294A (ja) | 1990-05-25 | 1990-05-25 | Ｌｃｄ基板上のｔｆｔ画素の検査方法及び検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2134139A JPH0429294A (ja) | 1990-05-25 | 1990-05-25 | Ｌｃｄ基板上のｔｆｔ画素の検査方法及び検査装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0429294A true JPH0429294A (ja) | 1992-01-31 |
Family
ID=15121386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2134139A Pending JPH0429294A (ja) | 1990-05-25 | 1990-05-25 | Ｌｃｄ基板上のｔｆｔ画素の検査方法及び検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0429294A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100970366B1 (ko) * | 2003-02-14 | 2010-07-16 | 윈테스트 가부시키가이샤 | 액티브 매트릭스 기판의 검사방법 및 장치 |
-
1990
- 1990-05-25 JP JP2134139A patent/JPH0429294A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100970366B1 (ko) * | 2003-02-14 | 2010-07-16 | 윈테스트 가부시키가이샤 | 액티브 매트릭스 기판의 검사방법 및 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2931975B1 (ja) | Ｔｆｔアレイ検査方法および装置 | |
| US5377030A (en) | Method for testing active matrix liquid crystal by measuring voltage due to charge in a supplemental capacitor | |
| JP2003050380A (ja) | アレイ基板の検査方法 | |
| US5550484A (en) | Apparatus and method for inspecting thin film transistor | |
| JPH0643490A (ja) | アクティブマトリックス基板の製造方法および検査方法と液晶表示装置の製造方法 | |
| JP4473427B2 (ja) | アレイ基板の検査方法及び該検査装置 | |
| JPH1184420A (ja) | 液晶表示装置、アレイ基板の検査方法およびアレイ基板用テスタ | |
| JP2002318551A (ja) | アクティブマトリックス型ディスプレイの画素検査装置および画素検査方法 | |
| JPH0429294A (ja) | Ｌｃｄ基板上のｔｆｔ画素の検査方法及び検査装置 | |
| US20120119776A1 (en) | Test circuit and test method for detecting electrical defect in tft-lcd | |
| JP3121038B2 (ja) | Ｌｃｄ基板上のｔｆｔ画素の検査方法及び検査装置 | |
| EP0789249A2 (en) | Test method and apparatus for semiconductor element | |
| JPH0915645A (ja) | アクティブマトリクス液晶表示素子 | |
| JP3309083B2 (ja) | 画素容量検査装置 | |
| JP3266502B2 (ja) | 液晶表示装置の検査方法 | |
| JP3272331B2 (ja) | リーク補正機能を有する画素容量検査装置 | |
| JPH0726993B2 (ja) | 液晶表示装置の検査装置 | |
| JP2000214423A (ja) | 液晶表示装置の検査方法および検査装置 | |
| JP3068617B1 (ja) | リ―ク防止機能を有する画素容量検査装置 | |
| JP3021738U (ja) | Ｔｆｔ−ｌｃｄの検査装置 | |
| JPH11237847A (ja) | 液晶パネルの自動検査装置 | |
| JPH01144093A (ja) | 液晶表示装置用基板の検査方法 | |
| JPH0792647B2 (ja) | 液晶表示装置の欠陥検出方法 | |
| JPH08184845A (ja) | Ｔｆｔ駆動ｌｃｄ基板検査装置 | |
| JPS63124442A (ja) | 半導体素子の検査方法 |