JPH04293271A - ブレークダウンダイオードのためのノイズ低減手段 - Google Patents
ブレークダウンダイオードのためのノイズ低減手段Info
- Publication number
- JPH04293271A JPH04293271A JP3353112A JP35311291A JPH04293271A JP H04293271 A JPH04293271 A JP H04293271A JP 3353112 A JP3353112 A JP 3353112A JP 35311291 A JP35311291 A JP 35311291A JP H04293271 A JPH04293271 A JP H04293271A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor region
- junction
- semiconductor
- region
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/211—Design considerations for internal polarisation
- H10D89/213—Design considerations for internal polarisation in field-effect devices
- H10D89/215—Design considerations for internal polarisation in field-effect devices comprising arrangements for charge pumping or biasing substrates
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/205—Substrate bias-voltage generators
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/20—Breakdown diodes, e.g. avalanche diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
- H10D84/87—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of PN-junction gate FETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
- H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
- H10D89/811—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements
- H10D89/819—Bias arrangements for gate electrodes of FETs, e.g. RC networks or voltage partitioning circuits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はアバランシェ降伏領域に
おいて動作するダイオードに関する。
おいて動作するダイオードに関する。
【０００２】
【従来の技術】逆バイアスされたＰＮ接合には、その空
乏層の付近に存在する正孔および電子に起因する小さな
逆電流が流れる。これらの正孔と電子とは印加電界によ
って空乏層を動き回り、ＰＮ接合の電流漏れの一因とな
る。ＰＮ接合の逆バイアスが増加するに従い、印加電界
も増加してキャリアが捕捉するエネルギー量も増加する
。所定の臨界電界において、空乏領域を通り抜ける多く
のキャリアが結晶格子の原子とぶつかって新しい電子正
孔対を生成するのに十分なだけのエネルギーを得る。 これはアバランシェ増倍現象と呼ばれており、新しく生
成されたキャリアは他の結晶原子と衝突してさらに新し
い電子正孔対を生み出すことができるので、逆バイアス
電流の大きくかつ急激な増加につながる。アバランシェ
降伏によって大きな逆電流が流れるためには２つの条件
が揃わなければならない。第１に、空乏領域において十
分な電界を生成しアバランシェ増倍の発生を助けるため
には、ＰＮ接合間に十分な逆バイアス電位がかかってい
なければならない。この逆バイアス電位によって、正孔
および電子はＰＮ接合間で十分に加速され、さらに新し
いキャリアを生み出す。第２に、アバランシェ降伏現象
を発生させ、継続させるためにはＰＮ接合の近傍にキャ
リアが存在しなければならない。
乏層の付近に存在する正孔および電子に起因する小さな
逆電流が流れる。これらの正孔と電子とは印加電界によ
って空乏層を動き回り、ＰＮ接合の電流漏れの一因とな
る。ＰＮ接合の逆バイアスが増加するに従い、印加電界
も増加してキャリアが捕捉するエネルギー量も増加する
。所定の臨界電界において、空乏領域を通り抜ける多く
のキャリアが結晶格子の原子とぶつかって新しい電子正
孔対を生成するのに十分なだけのエネルギーを得る。 これはアバランシェ増倍現象と呼ばれており、新しく生
成されたキャリアは他の結晶原子と衝突してさらに新し
い電子正孔対を生み出すことができるので、逆バイアス
電流の大きくかつ急激な増加につながる。アバランシェ
降伏によって大きな逆電流が流れるためには２つの条件
が揃わなければならない。第１に、空乏領域において十
分な電界を生成しアバランシェ増倍の発生を助けるため
には、ＰＮ接合間に十分な逆バイアス電位がかかってい
なければならない。この逆バイアス電位によって、正孔
および電子はＰＮ接合間で十分に加速され、さらに新し
いキャリアを生み出す。第２に、アバランシェ降伏現象
を発生させ、継続させるためにはＰＮ接合の近傍にキャ
リアが存在しなければならない。
【０００３】
【解決すべき課題】前述のように、アバランシェ領域で
動作するＰＮ接合は基準電圧として広く使用され、一般
的にはツェナダイオードと呼ばれているが、より正確に
はアバランシェ降伏ダイオードと呼ばれる。しかしなが
ら、ツェナダイオードの１つの問題点は降伏電圧付近で
バイアスされたときに、ノイズのレベルが高いというこ
とと、降伏電流の短時間における変動が激しいというこ
とである。ＰＮ接合のアバランシェ降伏に起因するノイ
ズを減らすための簡単な方法の１つに、ＰＮ接合と並列
にキャパシタを接続する方法がある。ふつう、キャパシ
タの値が大きくなるにしたがって、ノイズのレベルも低
減する。しかしながら、大きなキャパシタを集積回路に
組み込むことは難しく、さらに回路のスピードも遅くな
ってしまう。
動作するＰＮ接合は基準電圧として広く使用され、一般
的にはツェナダイオードと呼ばれているが、より正確に
はアバランシェ降伏ダイオードと呼ばれる。しかしなが
ら、ツェナダイオードの１つの問題点は降伏電圧付近で
バイアスされたときに、ノイズのレベルが高いというこ
とと、降伏電流の短時間における変動が激しいというこ
とである。ＰＮ接合のアバランシェ降伏に起因するノイ
ズを減らすための簡単な方法の１つに、ＰＮ接合と並列
にキャパシタを接続する方法がある。ふつう、キャパシ
タの値が大きくなるにしたがって、ノイズのレベルも低
減する。しかしながら、大きなキャパシタを集積回路に
組み込むことは難しく、さらに回路のスピードも遅くな
ってしまう。
【０００４】ＰＮ接合のアバランシェ降伏に起因するノ
イズを減らすための他の方法としては、ＰＮ接合を高い
電流値でバイアスするという方法がある。しかしこの方
法はノイズをほんの少しだけ減らすことができるにすぎ
ず、しかも電力消費が大きいという問題点があった。
イズを減らすための他の方法としては、ＰＮ接合を高い
電流値でバイアスするという方法がある。しかしこの方
法はノイズをほんの少しだけ減らすことができるにすぎ
ず、しかも電力消費が大きいという問題点があった。
【０００５】したがって、アバランシェ降伏領域で動作
する低ノイズ特性を持ったＰＮ接合デバイスを得る必要
性がある。
する低ノイズ特性を持ったＰＮ接合デバイスを得る必要
性がある。
【０００６】
【課題を解決するための手段】第１伝導型を持つ第１半
導体領域と第２伝導型を持つ第２半導体領域とを有し、
前記第１半導体領域と前記第２半導体領域とは第１半導
体接合を形成し、該第１半導体接合はアバランシェ降伏
領域で動作するように逆バイアスされ、第１伝導型を持
つ第３半導体領域は前記第２半導体領域または前記第３
半導体領域との間に第２半導体接合を形成し、該第２半
導体接合を順方向にバイアスすることで前記第３半導体
領域は前記第２半導体領域にキャリアを注入し、その後
キャリアは前記第１半導体接合へと拡散していき、アバ
ランシェ降伏領域で動作する第１半導体接合に起因する
ノイズは実質的に減少するところのデバイスを提供する
。
導体領域と第２伝導型を持つ第２半導体領域とを有し、
前記第１半導体領域と前記第２半導体領域とは第１半導
体接合を形成し、該第１半導体接合はアバランシェ降伏
領域で動作するように逆バイアスされ、第１伝導型を持
つ第３半導体領域は前記第２半導体領域または前記第３
半導体領域との間に第２半導体接合を形成し、該第２半
導体接合を順方向にバイアスすることで前記第３半導体
領域は前記第２半導体領域にキャリアを注入し、その後
キャリアは前記第１半導体接合へと拡散していき、アバ
ランシェ降伏領域で動作する第１半導体接合に起因する
ノイズは実質的に減少するところのデバイスを提供する
。
【０００７】アバランシェ降伏領域で動作し、低ノイズ
特性を有するＰＮ接合デバイスを提供することに本発明
の特徴がある。さらに本発明の特徴は、アバランシェ降
伏領域で動作するダイオードを含み、低ノイズの出力電
圧を得るための基準電圧回路を得ることにある。
特性を有するＰＮ接合デバイスを提供することに本発明
の特徴がある。さらに本発明の特徴は、アバランシェ降
伏領域で動作するダイオードを含み、低ノイズの出力電
圧を得るための基準電圧回路を得ることにある。
【０００８】本発明の前記の特徴および他の特徴は、以
下の実施例とともにされる説明でよりよく理解されるだ
ろう。
下の実施例とともにされる説明でよりよく理解されるだ
ろう。
【０００９】
【実施例】図１には本発明を実施したダイオード１０の
第１実施例が示されている。ダイオード１０はＮ型半導
体領域１２、Ｐ型半導体領域１４、および領域１２と領
域１４との間に形成されるＰＮ接合１６から構成される
。ここで、Ｎ型半導体領域１２はＰ型半導体領域１４の
中に形成することもできる。さらに、Ｎ型半導体領域１
８をＰ型半導体領域の中に形成することでＰＮ接合２０
が形成される。領域１２は電極を有し、該電極は出力端
子２２および抵抗２４の第１端子に結合している。抵抗
２４の第２端子は電位源（または電池）２６を介して接
地電位に帰還する。領域１４も接地電位に結合した電極
を有している。領域１８に設けられた電極は電位源（ま
たは電池）３０を介して抵抗２８の第１端子に結合して
いる。抵抗２８の第２端子は接地電位に結合している。 本発明によって、アバランシェ降伏の前にＰＮ接合１６
の近傍において少数キャリアの数を増やし、アバランシ
ェ電流増倍現象の誘発を補助する手段が提供される。い
いかえれば、本発明の手段によってＰＮ接合１６にその
接合間で加速される多くの新しいキャリアを発生させ、
これによってＰＮ接合１６のアバランシェ降伏に関係す
るノイズはかなり減少する。さらに、本発明はアバラン
シェ降伏領域で動作するダイオードを含んで構成され、
その出力において基準電圧をもたらす回路を提供する。
第１実施例が示されている。ダイオード１０はＮ型半導
体領域１２、Ｐ型半導体領域１４、および領域１２と領
域１４との間に形成されるＰＮ接合１６から構成される
。ここで、Ｎ型半導体領域１２はＰ型半導体領域１４の
中に形成することもできる。さらに、Ｎ型半導体領域１
８をＰ型半導体領域の中に形成することでＰＮ接合２０
が形成される。領域１２は電極を有し、該電極は出力端
子２２および抵抗２４の第１端子に結合している。抵抗
２４の第２端子は電位源（または電池）２６を介して接
地電位に帰還する。領域１４も接地電位に結合した電極
を有している。領域１８に設けられた電極は電位源（ま
たは電池）３０を介して抵抗２８の第１端子に結合して
いる。抵抗２８の第２端子は接地電位に結合している。 本発明によって、アバランシェ降伏の前にＰＮ接合１６
の近傍において少数キャリアの数を増やし、アバランシ
ェ電流増倍現象の誘発を補助する手段が提供される。い
いかえれば、本発明の手段によってＰＮ接合１６にその
接合間で加速される多くの新しいキャリアを発生させ、
これによってＰＮ接合１６のアバランシェ降伏に関係す
るノイズはかなり減少する。さらに、本発明はアバラン
シェ降伏領域で動作するダイオードを含んで構成され、
その出力において基準電圧をもたらす回路を提供する。
【００１０】動作状態において、ＰＮ接合１６は電池２
６および抵抗２４によってバイアスされ、これによって
電池２６は、ＰＮ接合１６の所定のアバランシェ降伏電
圧よりも大きな所定の逆バイアス電位をＰＮ接合１６に
与える。さらに、ＰＮ接合２０は、電池３０および抵抗
２８によって順方向にバイアスされ、これによってＮ型
半導体領域１８は電子（少数キャリア）をＰ型半導体領
域１４中に放出する。すくなくとも一部の放出電子はそ
の後ＰＮ接合１６へと拡散していき、結果としてＰＮ接
合１６における電子の数が増えることになる。したがっ
てアバランシェ降伏の発生に必要な２つの条件が揃って
いることになる。１）電池２６によるＰＮ接合１６の逆
バイアスによって十分な強さの電界がもたらされている
。２）ＰＮ接合１６に、アバランシェ降伏現象を発生さ
せるのに十分な数の少数キャリアがある。さらにＮ型半
導体領域１８がＰ型半導体領域１４に継続して電子を放
出することにより、アバランシェ降伏状態を継続させる
ために十分な数の電子をＰＮ接合１６に供給できること
は理解されるだろう。Ｎ型半導体領域１８がＰ型半導体
領域１４に電子を放出することにより、Ｐ型半導体領域
１４にはアバランシェ降伏を誘発し、継続させるのに十
分な量の少数キャリア（電子）が常に存在するために、
ＰＮ接合１６のアバランシェ降伏にともなうノイズはか
なり減少する。Ｐ型半導体領域１４に電子を放出するＮ
型半導体領域１８がないとすれば、ＰＮ接合１６にはわ
ずかな数の熱電子しかない。したがって、アバランシェ
降伏現象は熱電子が結晶格子と衝突してアバランシェ降
伏を誘発するのに十分な数のキャリアを作ったときに、
不定の時間間隔で発生する。さらにアバランシェ降伏が
発生した際に所定の間隔で、大きなスパイク状のノイズ
電流がＰＮ接合に流れる。それとは対照的に、本発明の
手段ではアバランシェ降伏を誘発かつ継続させるために
十分な数の少数キャリアをＰＮ接合１６に継続的に供給
することによってＰＮ接合１６間のノイズを実質的に減
少させる。いいかえれば、本発明においては熱キャリア
に依存して、降伏現象を発生させてはいないのである。 そのかわりに本発明ではアバランシェ降伏現象の誘発お
よび継続を確実にするためにＰＮ接合１６に追加キャリ
アを供給し、アバランシェ降伏状態で動作するＰＮ接合
１６に起因するノイズを減少させる。
６および抵抗２４によってバイアスされ、これによって
電池２６は、ＰＮ接合１６の所定のアバランシェ降伏電
圧よりも大きな所定の逆バイアス電位をＰＮ接合１６に
与える。さらに、ＰＮ接合２０は、電池３０および抵抗
２８によって順方向にバイアスされ、これによってＮ型
半導体領域１８は電子（少数キャリア）をＰ型半導体領
域１４中に放出する。すくなくとも一部の放出電子はそ
の後ＰＮ接合１６へと拡散していき、結果としてＰＮ接
合１６における電子の数が増えることになる。したがっ
てアバランシェ降伏の発生に必要な２つの条件が揃って
いることになる。１）電池２６によるＰＮ接合１６の逆
バイアスによって十分な強さの電界がもたらされている
。２）ＰＮ接合１６に、アバランシェ降伏現象を発生さ
せるのに十分な数の少数キャリアがある。さらにＮ型半
導体領域１８がＰ型半導体領域１４に継続して電子を放
出することにより、アバランシェ降伏状態を継続させる
ために十分な数の電子をＰＮ接合１６に供給できること
は理解されるだろう。Ｎ型半導体領域１８がＰ型半導体
領域１４に電子を放出することにより、Ｐ型半導体領域
１４にはアバランシェ降伏を誘発し、継続させるのに十
分な量の少数キャリア（電子）が常に存在するために、
ＰＮ接合１６のアバランシェ降伏にともなうノイズはか
なり減少する。Ｐ型半導体領域１４に電子を放出するＮ
型半導体領域１８がないとすれば、ＰＮ接合１６にはわ
ずかな数の熱電子しかない。したがって、アバランシェ
降伏現象は熱電子が結晶格子と衝突してアバランシェ降
伏を誘発するのに十分な数のキャリアを作ったときに、
不定の時間間隔で発生する。さらにアバランシェ降伏が
発生した際に所定の間隔で、大きなスパイク状のノイズ
電流がＰＮ接合に流れる。それとは対照的に、本発明の
手段ではアバランシェ降伏を誘発かつ継続させるために
十分な数の少数キャリアをＰＮ接合１６に継続的に供給
することによってＰＮ接合１６間のノイズを実質的に減
少させる。いいかえれば、本発明においては熱キャリア
に依存して、降伏現象を発生させてはいないのである。 そのかわりに本発明ではアバランシェ降伏現象の誘発お
よび継続を確実にするためにＰＮ接合１６に追加キャリ
アを供給し、アバランシェ降伏状態で動作するＰＮ接合
１６に起因するノイズを減少させる。
【００１１】出力端子２２と接地電位との間に示されて
いる電圧ＶＯＵＴは、ダイオードによって決まる所定の
電圧であることは理解されよう。ここでダイオードは半
導体領域１２，１４から構成され、アバランシェ降伏領
域で動作している。さらに、ＰＮ接合１６に起因するノ
イズがかなり減少するので、電圧ＶＯＵＴにおけるノイ
ズも実質的に減少する。したがって、低ノイズの基準電
圧が出力端子２２においてもたらされる。
いる電圧ＶＯＵＴは、ダイオードによって決まる所定の
電圧であることは理解されよう。ここでダイオードは半
導体領域１２，１４から構成され、アバランシェ降伏領
域で動作している。さらに、ＰＮ接合１６に起因するノ
イズがかなり減少するので、電圧ＶＯＵＴにおけるノイ
ズも実質的に減少する。したがって、低ノイズの基準電
圧が出力端子２２においてもたらされる。
【００１２】例をあげると、ＳｍａｒｔＭＯＳ、１３Ｖ
のアバランシェダイオードデバイスの出力電圧には、５
０マイクロアンペアのバイアス電流が流れている状態で
、ピークトゥーピークで６Ｖのノイズが観察される。 しかしながら、この同じＳｍａｒｔＭＯＳデバイスに、
前述のようにＰＮ接合においてキャリアの数を増加させ
るためのキャリア放出手段を組み込めば、めざましい効
果が観測される。出力電圧におけるノイズは３４ミリボ
ルト以下になる。さらに前述のキャリア放出手段を持た
ない場合の５０マイクロアンペアのバイアス電流に対し
て、キャリア放出手段を持つＳｍａｒｔＭＯＳデバイス
では０．４マイクロアンペアの電流でバイアスされてい
るにすぎない。したがって、アバランシェ降伏領域で動
作しているＰＮ接合に継続して十分な数の少数キャリア
を供給することで、ノイズの大幅な減少が達成される。 本発明の手段は、第１の端子をＮ型半導体領域１２の電
極に結合し、第２の端子をＰ型半導体領域１４の電極に
結合し、第３の端子をＮ型半導体領域１８の電極に結合
することで、３端子集積回路装置として集積化するのが
容易であることも理解されたい。
のアバランシェダイオードデバイスの出力電圧には、５
０マイクロアンペアのバイアス電流が流れている状態で
、ピークトゥーピークで６Ｖのノイズが観察される。 しかしながら、この同じＳｍａｒｔＭＯＳデバイスに、
前述のようにＰＮ接合においてキャリアの数を増加させ
るためのキャリア放出手段を組み込めば、めざましい効
果が観測される。出力電圧におけるノイズは３４ミリボ
ルト以下になる。さらに前述のキャリア放出手段を持た
ない場合の５０マイクロアンペアのバイアス電流に対し
て、キャリア放出手段を持つＳｍａｒｔＭＯＳデバイス
では０．４マイクロアンペアの電流でバイアスされてい
るにすぎない。したがって、アバランシェ降伏領域で動
作しているＰＮ接合に継続して十分な数の少数キャリア
を供給することで、ノイズの大幅な減少が達成される。 本発明の手段は、第１の端子をＮ型半導体領域１２の電
極に結合し、第２の端子をＰ型半導体領域１４の電極に
結合し、第３の端子をＮ型半導体領域１８の電極に結合
することで、３端子集積回路装置として集積化するのが
容易であることも理解されたい。
【００１３】図２には、本発明に従ったダイオードの第
２実施例が図示されている。図１に図示したものと類似
の構成部分は同様の参照番号で示してある。実施例２で
は、ダイオードはＮ型半導体領域１２内に形成されたＰ
型半導体領域３４を含み、これによってＰＮ接合３６を
形成している。さらに領域３４は電池４０を介して抵抗
３８の第１端子に結合する電極を有する。さらに、抵抗
３８の第２端子は接地電位に帰還している。
２実施例が図示されている。図１に図示したものと類似
の構成部分は同様の参照番号で示してある。実施例２で
は、ダイオードはＮ型半導体領域１２内に形成されたＰ
型半導体領域３４を含み、これによってＰＮ接合３６を
形成している。さらに領域３４は電池４０を介して抵抗
３８の第１端子に結合する電極を有する。さらに、抵抗
３８の第２端子は接地電位に帰還している。
【００１４】実施例２のデバイスの動作は実施例１のデ
バイスの動作に類似している。ＰＮ接合３６は電池４０
および抵抗３８によって順方向にバイアスされてＰ型半
導体領域３４はＮ型半導体領域１２に正孔（少数キャリ
ア）を注入する。この正孔はこの後ＰＮ接合１６へと拡
散していき、ＰＮ接合１６においてアバランシェ降伏現
象を誘発させるのに十分な数のキャリアを生成する。さ
らに、Ｐ型半導体領域３４がＮ型半導体領域１２に継続
して正孔を放出することにより、アバランシェ降伏を継
続させるために十分な数のキャリアをＰＮ接合１６に供
給できることは理解されるだろう。同様に、実施例２の
デバイスではアバランシェ降伏を誘発させ、かつ継続さ
せるためにＰＮ接合１６に多量のキャリアを供給するこ
とによってＰＮ接合１６に発生するノイズを実質的に低
減している。
バイスの動作に類似している。ＰＮ接合３６は電池４０
および抵抗３８によって順方向にバイアスされてＰ型半
導体領域３４はＮ型半導体領域１２に正孔（少数キャリ
ア）を注入する。この正孔はこの後ＰＮ接合１６へと拡
散していき、ＰＮ接合１６においてアバランシェ降伏現
象を誘発させるのに十分な数のキャリアを生成する。さ
らに、Ｐ型半導体領域３４がＮ型半導体領域１２に継続
して正孔を放出することにより、アバランシェ降伏を継
続させるために十分な数のキャリアをＰＮ接合１６に供
給できることは理解されるだろう。同様に、実施例２の
デバイスではアバランシェ降伏を誘発させ、かつ継続さ
せるためにＰＮ接合１６に多量のキャリアを供給するこ
とによってＰＮ接合１６に発生するノイズを実質的に低
減している。
【００１５】図３には本発明に従ったダイオードの第３
の実施例が図示されている。図１および図２に図示され
たものと類似の構成領域については同じ参照番号で示し
ている。図３の実施例においては、Ｐ型半導体領域１４
内に形成され、ＰＮ接合２０を形成するＮ型半導体領域
１８と、Ｎ型半導体領域１２内に形成されＰＮ接合３６
を作るＰ型半導体領域３４との両方が含まれている。
の実施例が図示されている。図１および図２に図示され
たものと類似の構成領域については同じ参照番号で示し
ている。図３の実施例においては、Ｐ型半導体領域１４
内に形成され、ＰＮ接合２０を形成するＮ型半導体領域
１８と、Ｎ型半導体領域１２内に形成されＰＮ接合３６
を作るＰ型半導体領域３４との両方が含まれている。
【００１６】実施例３のデバイスの動作は実施例１のデ
バイスの動作に類似している。図１の実施例において説
明したように、Ｎ型半導体領域１８はＰ型半導体領域１
４に電子を注入するように働く。さらに、図３の実施例
のデバイスの動作は、図２の実施例のデバイスの動作に
類似する。図２の実施例で説明したように、ここでＰ型
半導体領域３４はＮ型半導体領域１２に正孔を注入する
ように働く。図１および図２の実施例と同様に、Ｎ型半
導体領域１８はＰ型半導体領域１４に継続して電子を注
入し続け、Ｐ型半導体領域３４は Ｎ型半導体領域１２
に正孔を継続して注入し続けることは理解されるだろう
。これによってアバランシェ降伏を継続させるのに十分
な数のキャリアをもたらす。したがって、図３の実施例
のデバイスもアバランシェ降伏を誘発させ、継続させる
ためにＰＮ接合１６に多量のキャリアを供給することに
よって、ＰＮ接合１６におけるノイズを実質的に低減し
ている。
バイスの動作に類似している。図１の実施例において説
明したように、Ｎ型半導体領域１８はＰ型半導体領域１
４に電子を注入するように働く。さらに、図３の実施例
のデバイスの動作は、図２の実施例のデバイスの動作に
類似する。図２の実施例で説明したように、ここでＰ型
半導体領域３４はＮ型半導体領域１２に正孔を注入する
ように働く。図１および図２の実施例と同様に、Ｎ型半
導体領域１８はＰ型半導体領域１４に継続して電子を注
入し続け、Ｐ型半導体領域３４は Ｎ型半導体領域１２
に正孔を継続して注入し続けることは理解されるだろう
。これによってアバランシェ降伏を継続させるのに十分
な数のキャリアをもたらす。したがって、図３の実施例
のデバイスもアバランシェ降伏を誘発させ、継続させる
ためにＰＮ接合１６に多量のキャリアを供給することに
よって、ＰＮ接合１６におけるノイズを実質的に低減し
ている。
【００１７】これまでの説明から、ここにアバランシェ
降伏領域で動作するＰＮ接合に起因するノイズを低減す
るための新規な手段が開示されたことは明らかであろう
。さらに、アバランシェ降伏領域で動作するダイオード
を利用して低ノイズの基準電圧をもたらす新規な回路も
ここに開示されている。
降伏領域で動作するＰＮ接合に起因するノイズを低減す
るための新規な手段が開示されたことは明らかであろう
。さらに、アバランシェ降伏領域で動作するダイオード
を利用して低ノイズの基準電圧をもたらす新規な回路も
ここに開示されている。
【図１】図１は本発明に従ったデバイスの第１実施例を
図示したものである。
図示したものである。
【図２】図２は本発明に従ったデバイスの第１実施例を
図示したものである。
図示したものである。
【図３】図３は本発明に従ったデバイスの第１実施例を
図示したものである。
図示したものである。
１０ ダイオード
１２ 第１半導体領域
１４ 第２半導体領域
１６ 第１半導体接合
１８ 第３半導体領域
２０ 第２半導体接合
２６ 第１電位源
３０ 第２電位源
Claims (8)
- 【請求項１】 半導体デバイスであって：第１伝導型
からなる第１半導体領域（１２）；第２伝導型からなる
第２半導体領域であって、前記第１半導体領域および前
記第２半導体領域は第１半導体接合（１６）を形成し、
前記第１半導体接合はアバランシェ降伏領域で動作する
ように逆バイアスされる、ところの第２半導体領域（１
４）；および前記第１伝導型からなる第３半導体領域で
あって、前記第２半導体領域および前記第３半導体領域
は第２半導体接合を形成し、前記第２半導体接合は前記
第３半導体領域が前記第２半導体領域にキャリアを注入
するように順方向にバイアスされ、前記キャリアはその
後前記第１半導体接合に拡散して、前記アバランシェ降
伏状態で動作する前記第１半導体接合に生ずる雑音が実
質的に減少する、ところの第３半導体領域（１８）；こ
とを特徴とする半導体デバイス。 - 【請求項２】 前記第１伝導型はＮ型であり、前記第
２伝導型はＰ型であることを特徴とする請求項１記載の
半導体デバイス。 - 【請求項３】 前記第１伝導型はＰ型であり、前記第
２伝導型はＮ型であることを特徴とする請求項１記載の
半導体デバイス。 - 【請求項４】 出力において出力電圧を供給する回路
であって： （ａ）半導体デバイスは：第１伝導型を有し、回路出力
に結合した電極を有する第１半導体領域（１２）；第２
伝導型を有する第２半導体領域であって、前記第２半導
体領域は電極を持ち、前記第１半導体領域および前記第
２半導体領域は第１半導体接合（１６）を形成する第２
半導体領域（１４）；前記第１伝導型を有する第３半導
体領域であって、前記第３半導体領域は電極を持ち、前
記第２半導体領域および前記第３半導体領域は第２半導
体接合（２０）を形成し、前記第３半導体領域は前記第
２半導体領域内に形成されている第３半導体領域（１８
）；を含んで構成される半導体デバイス、（ｂ）第１端
子および第２端子を有する第１電位源は、前記第１端子
が前記第１半導体領域の前記電極に結合し、前記第２端
子は前記第２半導体領域の前記電極に結合し、前記第１
電位源は前記第１半導体接合をバイアスしてアバランシ
ェ領域で動作させるための所定の第１電圧をもたらす、
ところの第１電位源（２６）；および（ｃ）第１端子お
よび第２端子を有する第２電位源は、前記第２電位源の
前記第１端子が前記第２半導体領域の前記電極に結合し
、前記第２電位源の前記第２端子は前記第３半導体領域
の前記電極に結合し、前記第２電位源は前記第２半導体
接合を順方向にバイアスするための第２の所定電圧を供
給し、前記第３半導体領域は前記第２半導体領域にキャ
リアを注入して、前記キャリアは前記第１半導体接合に
拡散して、出力電圧におけるノイズは実質的に減少する
、ところの第２電位源（３０）；を含むことを特徴とす
る回路。 - 【請求項５】 前記第１半導体領域は前記第２半導体
領域内に形成されることを特徴とする請求項４記載の回
路。 - 【請求項６】 前記第１伝導型はＮ型であり、前記第
２伝導型はＰ型であることを特徴とする請求項４記載の
回路。 - 【請求項７】 請求項４記載の回路であって：前記第
１半導体領域の前記電極と前記第１電位源の前記第１端
子との間に結合される第１抵抗（２４）；および前記第
２半導体領域の前記電極と前記第２電位源の前記第１端
子との間に結合された第２抵抗（２８）；をさらに含む
ことを特徴とする回路。 - 【請求項８】 ＰＮ接合のアバランシェ降伏現象中に
発生する雑音を低減する方法であって：アバランシェ降
伏領域で動作させるために逆バイアスされる第１ＰＮ接
合（１６）を形成する段階；順方向にバイアスされる第
２ＰＮ接合（２０）を形成する段階；および前記第２Ｐ
Ｎ接合から前記第１ＰＮ接合中へキャリアを注入して、
前記第１ＰＮ接合の前記アバランシェ降伏領域での動作
に起因する雑音を実質的に低減する段階；からなること
を特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/632,834 US5057879A (en) | 1990-12-24 | 1990-12-24 | Noise reduction technique for breakdown diodes |
| US632834 | 1990-12-24 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04293271A true JPH04293271A (ja) | 1992-10-16 |
Family
ID=24537149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3353112A Pending JPH04293271A (ja) | 1990-12-24 | 1991-12-18 | ブレークダウンダイオードのためのノイズ低減手段 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5057879A (ja) |
| EP (1) | EP0492339B1 (ja) |
| JP (1) | JPH04293271A (ja) |
| KR (1) | KR920013778A (ja) |
| DE (1) | DE69130055D1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5229636A (en) * | 1987-09-01 | 1993-07-20 | Tatsuji Masuda | Negative effective mass semiconductor device and circuit |
| CN105895619B (zh) * | 2015-01-23 | 2021-06-25 | 恩智浦美国有限公司 | 用于监测集成电路上金属退化的电路 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4189739A (en) * | 1978-03-08 | 1980-02-19 | Bell Telephone Laboratories, Incorporated | Semiconductor overload protection structure |
| JPS5691478A (en) * | 1979-12-26 | 1981-07-24 | Hitachi Ltd | Manufacture of punch-through type diode |
| US4322767A (en) * | 1980-02-11 | 1982-03-30 | Bell Telephone Laboratories, Incorporated | Bidirectional solid-state protector circuitry using gated diode switches |
| US4626882A (en) * | 1984-07-18 | 1986-12-02 | International Business Machines Corporation | Twin diode overvoltage protection structure |
| US5012317A (en) * | 1986-04-11 | 1991-04-30 | Texas Instruments Incorporated | Electrostatic discharge protection circuit |
| FR2613131B1 (fr) * | 1987-03-27 | 1989-07-28 | Thomson Csf | Circuit integre protege contre des surtensions |
-
1990
- 1990-12-24 US US07/632,834 patent/US5057879A/en not_active Expired - Fee Related
-
1991
- 1991-12-16 DE DE69130055T patent/DE69130055D1/de not_active Expired - Lifetime
- 1991-12-16 EP EP91121519A patent/EP0492339B1/en not_active Expired - Lifetime
- 1991-12-17 KR KR1019910023188A patent/KR920013778A/ko not_active Withdrawn
- 1991-12-18 JP JP3353112A patent/JPH04293271A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| DE69130055D1 (de) | 1998-10-01 |
| EP0492339A2 (en) | 1992-07-01 |
| US5057879A (en) | 1991-10-15 |
| KR920013778A (ko) | 1992-07-29 |
| EP0492339B1 (en) | 1998-08-26 |
| EP0492339A3 (en) | 1993-05-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1167132C (zh) | 在静电放电期间减少寄生双极效应的电路和方法 | |
| US4485391A (en) | Light emitting and receiving transistor for operation in alternate _sequence in an optical-fiber telecommunications systems | |
| US3758831A (en) | Transistor with improved breakdown mode | |
| JP2970774B2 (ja) | 半導体デバイス | |
| CS244934B2 (en) | Thyristor with self protection against overvoltage | |
| US3731119A (en) | State retention circuit for radiation hardened flip flop | |
| JP4001249B2 (ja) | 高ブロッキング電圧用ゲート・ターンオフ・サイリスタ | |
| JPH04293271A (ja) | ブレークダウンダイオードのためのノイズ低減手段 | |
| US5644149A (en) | Anode-side short structure for asymmetric thyristors | |
| US4529998A (en) | Amplified gate thyristor with non-latching amplified control transistors across base layers | |
| US5497011A (en) | Semiconductor memory device and a method of using the same | |
| US5982216A (en) | Circuit configuration for reducing injection of minority carriers into a substrate | |
| JPH0286173A (ja) | 半導体ダイオード | |
| JP3167306B2 (ja) | モノリシツク電子機器 | |
| JPS61158175A (ja) | プレ−ナ型トランジスタ装置 | |
| JPH04127577A (ja) | ｐｉｎダイオード | |
| US4349751A (en) | Control circuitry using a pull-down transistor for high voltage solid-state switches | |
| JP3128885B2 (ja) | 半導体装置 | |
| JP3240827B2 (ja) | ダイオード | |
| JP3203201B2 (ja) | トライアック | |
| US6624502B2 (en) | Method and device for limiting the substrate potential in junction isolated integrated circuits | |
| JPH01297860A (ja) | 光電子集積回路 | |
| JPS58159384A (ja) | ダ−リントンフオトトランジスタ | |
| JPS62503139A (ja) | 半導体デバイス | |
| KR0172540B1 (ko) | 소수 캐리어로 인한 오동작을 방지하는 반도체 메모리 소자 |