JPH0429346A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0429346A JPH0429346A JP2136665A JP13666590A JPH0429346A JP H0429346 A JPH0429346 A JP H0429346A JP 2136665 A JP2136665 A JP 2136665A JP 13666590 A JP13666590 A JP 13666590A JP H0429346 A JPH0429346 A JP H0429346A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- chips
- wafer
- electrode pads
- sides
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の特にウェハ上の構成に関するもの
である。
である。
半導体装置は通常ＩＣチップと呼ばれる半導体基板例え
ばシリコン等上にトランジヌタなどの素子を構成し、電
気回路を形成したものをＩＣチップの保護等を目的とし
たパッケージに封入しており、その製造工程中に数度に
わたり、その機能を検査するテストを行っている。
ばシリコン等上にトランジヌタなどの素子を構成し、電
気回路を形成したものをＩＣチップの保護等を目的とし
たパッケージに封入しており、その製造工程中に数度に
わたり、その機能を検査するテストを行っている。
上記テストは大別してパッケージに封入する前と後に分
けられ、前者を通常ウェハ状態で行うためウェハテスト
と呼称し、後者は最終製品の形態で行うため製品テスト
、又はファイナルテストと呼称される場合が多い。ウェ
ハとは半導体単結晶の団塊より切抄出した厚さ０．１〜
数ミリの円盤状の半導体で、ＩＣチップはとのウェハ上
に第４図の様に同−又は複数種形成されて、必要に応じ
て切り分けられパッケージに封入される。第５図は第４
図の部分拡大平面図で、図において、（１）はＩＣチッ
プである。
けられ、前者を通常ウェハ状態で行うためウェハテスト
と呼称し、後者は最終製品の形態で行うため製品テスト
、又はファイナルテストと呼称される場合が多い。ウェ
ハとは半導体単結晶の団塊より切抄出した厚さ０．１〜
数ミリの円盤状の半導体で、ＩＣチップはとのウェハ上
に第４図の様に同−又は複数種形成されて、必要に応じ
て切り分けられパッケージに封入される。第５図は第４
図の部分拡大平面図で、図において、（１）はＩＣチッ
プである。
ここでウェハテストは第４図の様にウェハ（９）上にＩ
Ｃチップ（１）が複数個のっている状態で動作テストを
行うことで、これにより良品チップのみを選別してパッ
ケージ封入できる。テスト方法としては、ＩＣチップ個
別にチップ上に設けられた複数個の電極パッドに各々プ
ローブ針（５）を接触させＩＣチップ内部の１気回路と
、外部テヌタとを電気的に接続することで動作テストを
行う。
Ｃチップ（１）が複数個のっている状態で動作テストを
行うことで、これにより良品チップのみを選別してパッ
ケージ封入できる。テスト方法としては、ＩＣチップ個
別にチップ上に設けられた複数個の電極パッドに各々プ
ローブ針（５）を接触させＩＣチップ内部の１気回路と
、外部テヌタとを電気的に接続することで動作テストを
行う。
ここで１枚のウェハテストの手順について示す。
水平のステージ上にウェハ（９）を固定しく空気圧等）
ウェハ上のチップ配列のＸ方向、Ｙ方向を位置決めをす
る。このときチップの方向はＩＣチップはファセット（
３）を基準に基板上に形成されているためウェハの結晶
方位を示すファセット（第４図■）を基準とする。
ウェハ上のチップ配列のＸ方向、Ｙ方向を位置決めをす
る。このときチップの方向はＩＣチップはファセット（
３）を基準に基板上に形成されているためウェハの結晶
方位を示すファセット（第４図■）を基準とする。
そして、Ｘ方向、Ｙ方向が定まった時点で、端より１チ
ツプずつプローブ針（５）をパッドに当ててウェハテス
トを行う。このとき第１番目のチップが測定し終ると、
隣のチップに移り次々とテストを行うのだが、ウェハ１
枚の処理時間を短縮するため隣艶あった複数チップを同
時に測定することが一般的である。
ツプずつプローブ針（５）をパッドに当ててウェハテス
トを行う。このとき第１番目のチップが測定し終ると、
隣のチップに移り次々とテストを行うのだが、ウェハ１
枚の処理時間を短縮するため隣艶あった複数チップを同
時に測定することが一般的である。
「発明が解決しようとする課題〕
従来のチップは同一方向に配列されているので、年々メ
モリＩＣなどの大容量化に伴ないチップサイズの増大傾
向にあるが、チップ上のパターン醇の製造によね縦長の
チップになる傾向がある。
モリＩＣなどの大容量化に伴ないチップサイズの増大傾
向にあるが、チップ上のパターン醇の製造によね縦長の
チップになる傾向がある。
この場合多くのパッドは長辺端に配列することになり、
との長辺端に配列するパッドに接触するプローブ針は隣
のＩＣチップを担当するプローブ針と交叉してしまい、
複数同時測定が難しく、短辺方向に総てのパッドがある
場合は、複数同時測定は可能であるが並べられるパッド
の数に制限があるなどの問題点があった。
との長辺端に配列するパッドに接触するプローブ針は隣
のＩＣチップを担当するプローブ針と交叉してしまい、
複数同時測定が難しく、短辺方向に総てのパッドがある
場合は、複数同時測定は可能であるが並べられるパッド
の数に制限があるなどの問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、ウェハ上のチップ配置とパッドレイアウトに
より、長方形のチップで複数同時測定を行うことのでき
る半導体装置を得ることを目的とする。
たもので、ウェハ上のチップ配置とパッドレイアウトに
より、長方形のチップで複数同時測定を行うことのでき
る半導体装置を得ることを目的とする。
［課題を解決するための手段および作用］この発明に係
る半導体装置は同時に測定を行う複数チップの接する長
辺以外の３辺にのみウェハテスト用パッドを配し、チッ
プ配置を００．１８０°のオリエンテーションを交互す
ることで２チツプで従来の１チツプ相当とみなせ、複数
同時測定が行える。
る半導体装置は同時に測定を行う複数チップの接する長
辺以外の３辺にのみウェハテスト用パッドを配し、チッ
プ配置を００．１８０°のオリエンテーションを交互す
ることで２チツプで従来の１チツプ相当とみなせ、複数
同時測定が行える。
以下、この発明の一実施例を図について説明する。第１
図において、（１）はＩＣチップ（０°） 、 （２）
はＩＣチップ（１）と１８０°回転させたＩＣチップ、
このる。（９）はウェハ基板である。
図において、（１）はＩＣチップ（０°） 、 （２）
はＩＣチップ（１）と１８０°回転させたＩＣチップ、
このる。（９）はウェハ基板である。
第２図は第１図のＩＣチップ（１１（２）のみの部分拡
大平面図で、図において、（４）はＩＣチップ（１）上
の電極パッド、（５）はＩＣチップ（１）上のウエノ１
テヌト用電極パッド、（６）はＩＣチップ（２）上の電
極ノくラド、（７）はＩＣチップ（１）上のウェハテス
ト周電極ノくラド、（８）はプローブ針で、電極パッド
（５）又は（７）と接触し、外部テスタとｒｃチップ（
１）（２）を電気的に接続する。
大平面図で、図において、（４）はＩＣチップ（１）上
の電極パッド、（５）はＩＣチップ（１）上のウエノ１
テヌト用電極パッド、（６）はＩＣチップ（２）上の電
極ノくラド、（７）はＩＣチップ（１）上のウェハテス
ト周電極ノくラド、（８）はプローブ針で、電極パッド
（５）又は（７）と接触し、外部テスタとｒｃチップ（
１）（２）を電気的に接続する。
次に動作について説明する。第２図において、ウェハテ
スト時は電極パッド（５）又は（７）のみを使用するこ
とで、チップ隣接側でプローブ針（８）は交叉セス、ウ
ニハチＸ）には支障はない。ココテＩＣパッケージ封入
の際のリード足と接続をとるためには、通常の電極パッ
ドを使用することで、従来と同じ組立てが行える。又、
ＩＣチップ（１）と（２）は同一のパターンデータを用
いることが可能であり、従来と同レベルの開発工期が見
込める。
スト時は電極パッド（５）又は（７）のみを使用するこ
とで、チップ隣接側でプローブ針（８）は交叉セス、ウ
ニハチＸ）には支障はない。ココテＩＣパッケージ封入
の際のリード足と接続をとるためには、通常の電極パッ
ドを使用することで、従来と同じ組立てが行える。又、
ＩＣチップ（１）と（２）は同一のパターンデータを用
いることが可能であり、従来と同レベルの開発工期が見
込める。
なお、上記実施例ではチップ（９）上にウェハテスト用
のパッドを設置した場合を示したが、本来チップ切り放
し用の切り取り部（ダイシングライン）にウェハテスト
用パッドを設けても同様の効果が得られる。
のパッドを設置した場合を示したが、本来チップ切り放
し用の切り取り部（ダイシングライン）にウェハテスト
用パッドを設けても同様の効果が得られる。
以上の様にこの発明によれば、極端な長方形のＩＣチッ
プでも、同時測定が行え、テスト時間短縮を行い生産性
の向上が図れる。
プでも、同時測定が行え、テスト時間短縮を行い生産性
の向上が図れる。
第１図はこの発明の一実施例であるウェハの平面図、第
２図は第１図のｒｃチップ（１）（２）の部分拡大平面
図、第３図はこの発明の他の実施例を示すＩＣチップ（
１） （２）の部分拡大平面図、第４図は従来のウェハ
の平面図、第５図は第４図のＩＣチップ（１） （２）
の部分拡大平面図である。 図において、（１）（２１はＩＣチップ、（３）はファ
セッ） 、（４）（６１は［極バッド、（５）（７）は
ウェハテスト用電極バッド、（８）はプローブ針、（９
）はウェハ、（１０）はダイシングフィンを示す。 なお、図中、同一符号は同一、または相当部分を示す。
２図は第１図のｒｃチップ（１）（２）の部分拡大平面
図、第３図はこの発明の他の実施例を示すＩＣチップ（
１） （２）の部分拡大平面図、第４図は従来のウェハ
の平面図、第５図は第４図のＩＣチップ（１） （２）
の部分拡大平面図である。 図において、（１）（２１はＩＣチップ、（３）はファ
セッ） 、（４）（６１は［極バッド、（５）（７）は
ウェハテスト用電極バッド、（８）はプローブ針、（９
）はウェハ、（１０）はダイシングフィンを示す。 なお、図中、同一符号は同一、または相当部分を示す。
Claims (1)
- 【特許請求の範囲】 半導体基板上に所望の回路を形成し外部との電気的な
接続をする電極部を有する半導体装置において、 ウェハ状態でのテスト用電極部が少くとも矩形の３辺に
有しかつ、前記半導体装置の電極部を有しない一辺で相
対する様に配置したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2136665A JPH0429346A (ja) | 1990-05-24 | 1990-05-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2136665A JPH0429346A (ja) | 1990-05-24 | 1990-05-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0429346A true JPH0429346A (ja) | 1992-01-31 |
Family
ID=15180633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2136665A Pending JPH0429346A (ja) | 1990-05-24 | 1990-05-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0429346A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5610943A (en) * | 1979-07-06 | 1981-02-03 | Nec Corp | Semiconductor wafer whose electric characteristics are easily measurable |
| JPS5773954A (en) * | 1980-10-25 | 1982-05-08 | Toshiba Corp | Integrated circuit |
| JPS58159341A (ja) * | 1982-03-17 | 1983-09-21 | Nec Corp | 半導体装置 |
| JPS60167344A (ja) * | 1984-12-26 | 1985-08-30 | Hitachi Ltd | 半導体ウエ−ハの検査装置 |
-
1990
- 1990-05-24 JP JP2136665A patent/JPH0429346A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5610943A (en) * | 1979-07-06 | 1981-02-03 | Nec Corp | Semiconductor wafer whose electric characteristics are easily measurable |
| JPS5773954A (en) * | 1980-10-25 | 1982-05-08 | Toshiba Corp | Integrated circuit |
| JPS58159341A (ja) * | 1982-03-17 | 1983-09-21 | Nec Corp | 半導体装置 |
| JPS60167344A (ja) * | 1984-12-26 | 1985-08-30 | Hitachi Ltd | 半導体ウエ−ハの検査装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6770906B2 (en) | Semiconductor reliability test chip | |
| JP2002040095A (ja) | 半導体装置及びその実装方法 | |
| CN115642147B (zh) | 半导体晶圆及测试方法 | |
| CN108666228A (zh) | 半导体设备及其检测设备和制造方法 | |
| US7573278B2 (en) | Semiconductor device | |
| TW201532160A (zh) | 用以使用暫時性犧牲接合墊測試半導體晶圓之方法 | |
| US5014003A (en) | Conductive pattern for electric test of semiconductor chips | |
| JP2008527328A (ja) | プローブヘッドアレイ | |
| EP0374466A1 (en) | In-line process monitors for thin film wiring | |
| JP2000106257A (ja) | 半導体素子検査用ソケット、半導体装置、半導体装置の製造方法及び半導体装置の検査方法 | |
| JPH0429346A (ja) | 半導体装置 | |
| KR100467913B1 (ko) | 반도체장치 및 그 검사장치 | |
| US5872449A (en) | Semiconductor package qualification chip | |
| US8198738B1 (en) | Structure of bond pad for semiconductor die and method therefor | |
| JP7488492B2 (ja) | 半導体ウエハ | |
| US10147659B1 (en) | Method and structure for process limiting yield testing | |
| KR100206874B1 (ko) | 반도체 칩 구조 | |
| JP2008028274A (ja) | 半導体装置の製造方法 | |
| JPS6231148A (ja) | 半導体装置 | |
| JPS6222448A (ja) | Ｉｃの形成されたウエ−ハ | |
| JPS6124823B2 (ja) | ||
| KR20060082497A (ko) | 멀티칩 테스트용 프로브 카드 | |
| US20110025359A1 (en) | Bond and probe pad distribution | |
| JPH0334440A (ja) | Ｌｓｉウェハー | |
| KR100683385B1 (ko) | 반도체 소자 결함 모니터링 복합 패턴 |