JPH0429441A - スイッチ回路網 - Google Patents
スイッチ回路網Info
- Publication number
- JPH0429441A JPH0429441A JP2132995A JP13299590A JPH0429441A JP H0429441 A JPH0429441 A JP H0429441A JP 2132995 A JP2132995 A JP 2132995A JP 13299590 A JP13299590 A JP 13299590A JP H0429441 A JPH0429441 A JP H0429441A
- Authority
- JP
- Japan
- Prior art keywords
- data
- switch circuit
- header
- priority
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は２人力２出力の単位スイッチを組み合わせて
構成され、パケットを目的とする出力端子までスイッチ
ングして転送するスイッチ回路網に関する。
構成され、パケットを目的とする出力端子までスイッチ
ングして転送するスイッチ回路網に関する。
第４図と第５図は、それぞれ例えば特開昭６３３９２３
４号に示された従来のスイッチ回路網と単位スイッチの
一例を示すブロック図であり、第４図において（１）は
スイッチ回路網の入力端子、（２ｂ）はスイッチ回路網
の出力端子番号を特定するルーティングタグを付与する
ヘッダ付与部、（３ｂ）は単位スイッチ、（５）はスイ
ッチ回路網の出力端子、（６）はデータに付随したヘッ
ダを、このデータが−度スイワナ回路網を通過したこと
識別できるように書き替えるヘッダ変換部である。また
、第５図において（７ｂ）はルーティングタグ抽出部、
（８ｂ）はセレクタ、（９ｂ）はルーティングタグ抽出
部によって抽出されたルーティングタグによってデータ
の出力光を選択してセレクタ（８ｂ）を切り替える制御
部、（ｌｌｂ）は一方のデータの転送が終了するまで他
方のデータを保持しておくバッファメモリ、（１２ｂ）
はセレクタ、（１３ｂ） は出力するデータを選択して
セレクタ（１２ｂ） を切り替える制御部、圓は単位ス
イッチ（３ｂ）の入力端子、α９は単位スイッチ（３ｂ
）の出力端子である。
４号に示された従来のスイッチ回路網と単位スイッチの
一例を示すブロック図であり、第４図において（１）は
スイッチ回路網の入力端子、（２ｂ）はスイッチ回路網
の出力端子番号を特定するルーティングタグを付与する
ヘッダ付与部、（３ｂ）は単位スイッチ、（５）はスイ
ッチ回路網の出力端子、（６）はデータに付随したヘッ
ダを、このデータが−度スイワナ回路網を通過したこと
識別できるように書き替えるヘッダ変換部である。また
、第５図において（７ｂ）はルーティングタグ抽出部、
（８ｂ）はセレクタ、（９ｂ）はルーティングタグ抽出
部によって抽出されたルーティングタグによってデータ
の出力光を選択してセレクタ（８ｂ）を切り替える制御
部、（ｌｌｂ）は一方のデータの転送が終了するまで他
方のデータを保持しておくバッファメモリ、（１２ｂ）
はセレクタ、（１３ｂ） は出力するデータを選択して
セレクタ（１２ｂ） を切り替える制御部、圓は単位ス
イッチ（３ｂ）の入力端子、α９は単位スイッチ（３ｂ
）の出力端子である。
次に動作について説明する。
入力端子（１）から入力したデータはヘッダ付与部（２
ｂ）で出力端子番号を特定するルーティングタグを付与
され、フローの分散を行い、各ヘッダ変換部（６）にデ
ータのフローが均等に分散される。ヘッダ変換部（６）
はデータのヘッダを書き替えることにより、スイッチ回
路内でフロー分散を行うデータと、ルーティングを行う
べきデータを識別できるようにする。ヘッダ変換部（６
）から出力されたデータは、初段の単位スイッチ（３ｂ
）の他方の入力端子へ折り返され、ルーティングタグに
よってルーティングされる。ただし、最終段の単位スイ
ッチ（３ｂ）は、フロー分散のデータとルーティングタ
グのデータをヘッダ変換部（６）で書き替えたヘッダの
特定ビットを読むことにより分離する。
ｂ）で出力端子番号を特定するルーティングタグを付与
され、フローの分散を行い、各ヘッダ変換部（６）にデ
ータのフローが均等に分散される。ヘッダ変換部（６）
はデータのヘッダを書き替えることにより、スイッチ回
路内でフロー分散を行うデータと、ルーティングを行う
べきデータを識別できるようにする。ヘッダ変換部（６
）から出力されたデータは、初段の単位スイッチ（３ｂ
）の他方の入力端子へ折り返され、ルーティングタグに
よってルーティングされる。ただし、最終段の単位スイ
ッチ（３ｂ）は、フロー分散のデータとルーティングタ
グのデータをヘッダ変換部（６）で書き替えたヘッダの
特定ビットを読むことにより分離する。
従来のスイッチ回路網は以上のように構成されていたの
で、全てのデータがスイッチ回路内を２度通過するため
スイッチ回路内の負荷が大きくなり、また、待ち合わせ
の時間を除いたデータの処理時間が２倍になるなどの問
題があり、特に音声データなどの即時性が重要となるデ
ータが含まれる場合には、スイッチ回路内の遅延時間が
大きくなるなどの問題点があった。
で、全てのデータがスイッチ回路内を２度通過するため
スイッチ回路内の負荷が大きくなり、また、待ち合わせ
の時間を除いたデータの処理時間が２倍になるなどの問
題があり、特に音声データなどの即時性が重要となるデ
ータが含まれる場合には、スイッチ回路内の遅延時間が
大きくなるなどの問題点があった。
この発明は上記のような問題点を解決するためになされ
たもので、スイッチ回路内の負荷を分散すると同時に、
スイッチ回路網に入力するデータの優先度を識別し、優
先度の高いデータを優先的に処理し、なおかつ優先度の
高いデータはスイッチ回路内を一度のみ通過させること
によって、優先度の高いデータの遅延時間を短くし、伝
送効率の良いスイッチ回路網を得ることにある。
たもので、スイッチ回路内の負荷を分散すると同時に、
スイッチ回路網に入力するデータの優先度を識別し、優
先度の高いデータを優先的に処理し、なおかつ優先度の
高いデータはスイッチ回路内を一度のみ通過させること
によって、優先度の高いデータの遅延時間を短くし、伝
送効率の良いスイッチ回路網を得ることにある。
この発明に係るスイッチ回路網は、ルーティングタグを
付与するヘッダ付与部と単位スイッチにデータの優先度
を識別する機能を持たせ、優先度の高いデータを優先的
に処理し、かつ優先度の高いデータはスイッチ回路内を
一度だけ通過するようにしたものである。
付与するヘッダ付与部と単位スイッチにデータの優先度
を識別する機能を持たせ、優先度の高いデータを優先的
に処理し、かつ優先度の高いデータはスイッチ回路内を
一度だけ通過するようにしたものである。
この発明におけるスイッチ回路網は、優先度の高いデー
タを優先的に処理し、かつ優先度の高いデータはスイッ
チ回路内を一度だけ通過するようにしたため、優先度の
高いデータの遅延時間を短くし、さらにスイッチ回路内
の負荷を軽減しスイッチ回路網の伝送効率を向上させる
ことができる。
タを優先的に処理し、かつ優先度の高いデータはスイッ
チ回路内を一度だけ通過するようにしたため、優先度の
高いデータの遅延時間を短くし、さらにスイッチ回路内
の負荷を軽減しスイッチ回路網の伝送効率を向上させる
ことができる。
以下、この発明の一実施例を図について説明する。第１
図は、この発明によるスイッチ回路網の構成の一例を示
すブロック図であり、図において１１月よスイッチ回路
網の入力端子、（２）はスイッチ回路網の出力端子番号
を特定するルーティングタグとデータの優先度を示す識
別子を付与するヘッダ付与部、（３）はスイッチ回路の
最終段以外に使用する単位スイッチ（Ｓ）、１４１はス
イッチ回路の最終段にのみ使用する単位スイッチ（ＳＬ
）、１５１はスイッチ回路網の出力端子、（６）はデー
タに付随したヘッダを、このデータが一度スイノチ回路
網を通過したことを識別できるように書き替えるヘッダ
変換部である。また、第２図はこの発明によるスイッチ
回路の最終段以外に使用する単位スイッチの構成の一例
を示すブロック図であり、第３図はスイッチ回路の最終
段にのみ使用する単位スイッチの構成の一例を示すブロ
ック図であり、第３図はスイッチ回路の最終段にのみ使
用する単位スイッチの構成の一例を示すブロック図であ
る。両図において＋７１． （７ａ）はルーティングタ
グ抽出部、（８）（８ａ）はセレクタ、（９１，（９ａ
）はルーティングタグ抽山部によって抽出されたルーテ
ィングタグによってデータの出力光を選択してセレクタ
ｆ８１． （８ａ）を切り替える制御部、（至）は一方
の優先データの転送が終了するまで他方の優先データを
保持しておく優先バッファメモリ、αυは一方の非優先
データの転送が終了するまで他方の非優先データを保持
しておくバッファメモリ、Ｃ１０，（１２ａ）はセレク
タ、（至）、 （１３ａ） は出力するデータを選択し
てセレクタ０２ （１２ａ）を切り替える送出割引り
圓は単位スイッチＴ３１．＋４１の入力端子、（５）は
単位スイッチ（３）。
図は、この発明によるスイッチ回路網の構成の一例を示
すブロック図であり、図において１１月よスイッチ回路
網の入力端子、（２）はスイッチ回路網の出力端子番号
を特定するルーティングタグとデータの優先度を示す識
別子を付与するヘッダ付与部、（３）はスイッチ回路の
最終段以外に使用する単位スイッチ（Ｓ）、１４１はス
イッチ回路の最終段にのみ使用する単位スイッチ（ＳＬ
）、１５１はスイッチ回路網の出力端子、（６）はデー
タに付随したヘッダを、このデータが一度スイノチ回路
網を通過したことを識別できるように書き替えるヘッダ
変換部である。また、第２図はこの発明によるスイッチ
回路の最終段以外に使用する単位スイッチの構成の一例
を示すブロック図であり、第３図はスイッチ回路の最終
段にのみ使用する単位スイッチの構成の一例を示すブロ
ック図であり、第３図はスイッチ回路の最終段にのみ使
用する単位スイッチの構成の一例を示すブロック図であ
る。両図において＋７１． （７ａ）はルーティングタ
グ抽出部、（８）（８ａ）はセレクタ、（９１，（９ａ
）はルーティングタグ抽山部によって抽出されたルーテ
ィングタグによってデータの出力光を選択してセレクタ
ｆ８１． （８ａ）を切り替える制御部、（至）は一方
の優先データの転送が終了するまで他方の優先データを
保持しておく優先バッファメモリ、αυは一方の非優先
データの転送が終了するまで他方の非優先データを保持
しておくバッファメモリ、Ｃ１０，（１２ａ）はセレク
タ、（至）、 （１３ａ） は出力するデータを選択し
てセレクタ０２ （１２ａ）を切り替える送出割引り
圓は単位スイッチＴ３１．＋４１の入力端子、（５）は
単位スイッチ（３）。
（４）の出力端子である。
次に、この発明による一実施例の作用について詳細な動
作の説明を行う、入力端子（１）から入力したデータは
ヘッダ付与部（２）で出力端子番号を特定するルーティ
ングタグとデータの優先度を示す識別子を付与され、ル
ーティングタグによって最終段の単位スイッチ（４）ヘ
ルーテイングされる。また、ヘッダ変換部（６）から初
段の単位スイッチ（３）に折り返されたデータも同様に
ルーティングタグによって最終段の単位スイッチ（４）
ヘルーテイングされる。
作の説明を行う、入力端子（１）から入力したデータは
ヘッダ付与部（２）で出力端子番号を特定するルーティ
ングタグとデータの優先度を示す識別子を付与され、ル
ーティングタグによって最終段の単位スイッチ（４）ヘ
ルーテイングされる。また、ヘッダ変換部（６）から初
段の単位スイッチ（３）に折り返されたデータも同様に
ルーティングタグによって最終段の単位スイッチ（４）
ヘルーテイングされる。
なお、へ、ダ変換部（６）ではデータのヘッダを書き替
えることにより、スイッチ回路内でフロー分散を行うデ
ータと、ルーティングを行うべきデータを識別できるよ
うにする。すなわち該データが一度スイッチ回路を通過
したことが識別できるようにヘッダを変換する。
えることにより、スイッチ回路内でフロー分散を行うデ
ータと、ルーティングを行うべきデータを識別できるよ
うにする。すなわち該データが一度スイッチ回路を通過
したことが識別できるようにヘッダを変換する。
途中、最終段以外の単位スイッチ（３）においてはルー
ティングタグ抽出部（７）でデータの出力光と優先度を
識別し、制御部（９）によってセレクタ（８）を切り替
え、データを該当する出力光の優先度に見合ったバッフ
ァメモリ（ＩＩ、 ａＪＪに格納する。送出制御部α湯
は優先バッファメモリａ１に格納されているデータを優
先的に出力端子αりに出力するようにセレクタ＠を制御
する。
ティングタグ抽出部（７）でデータの出力光と優先度を
識別し、制御部（９）によってセレクタ（８）を切り替
え、データを該当する出力光の優先度に見合ったバッフ
ァメモリ（ＩＩ、 ａＪＪに格納する。送出制御部α湯
は優先バッファメモリａ１に格納されているデータを優
先的に出力端子αりに出力するようにセレクタ＠を制御
する。
最終段の単位スイッチ（４）においては、ルーティング
タグ抽出部（７ａ）でデータの優先度を識別し、優先デ
ータの場合は優先バッファメモリ（２）に格納するよう
に制御部（９ａ）によってセレクタ（８ａ）を制御する
。非優先データの場合は同じくルーティングタグ抽出部
（７ａ）でヘッダ変換部（６）が書き替えたヘッダの特
定ビットを読むことにより該データが一度スイッチ回路
内を通過したか否かを識別し、スイッチ回路内を通過し
たデータは上側の出力端子αりから出力するべく制御部
（９ａ）によってセレクタ（８ａ）を制御して該データ
をバッファメモリａυに格納する。スイッチ回路内を通
過していないデータはヘッダ変換部（６）に入力するた
め、下側の出力端子（至）から出力するべく制御部（９
ａ）によってセレクタ（８ａ）を制御して該データをバ
ッファメモリａυに格納する。送出制御部Ｉは優先バッ
ファメモリに格納されているデータを優先的に出力端子
（へ）に出力するようにセレクタ亜を制御し、送出制御
部（１３ａ）はバッファメモリに格納されているデータ
を出力端子（へ）に出力するようにセレクタ（１２ａ）
を制御する。
タグ抽出部（７ａ）でデータの優先度を識別し、優先デ
ータの場合は優先バッファメモリ（２）に格納するよう
に制御部（９ａ）によってセレクタ（８ａ）を制御する
。非優先データの場合は同じくルーティングタグ抽出部
（７ａ）でヘッダ変換部（６）が書き替えたヘッダの特
定ビットを読むことにより該データが一度スイッチ回路
内を通過したか否かを識別し、スイッチ回路内を通過し
たデータは上側の出力端子αりから出力するべく制御部
（９ａ）によってセレクタ（８ａ）を制御して該データ
をバッファメモリａυに格納する。スイッチ回路内を通
過していないデータはヘッダ変換部（６）に入力するた
め、下側の出力端子（至）から出力するべく制御部（９
ａ）によってセレクタ（８ａ）を制御して該データをバ
ッファメモリａυに格納する。送出制御部Ｉは優先バッ
ファメモリに格納されているデータを優先的に出力端子
（へ）に出力するようにセレクタ亜を制御し、送出制御
部（１３ａ）はバッファメモリに格納されているデータ
を出力端子（へ）に出力するようにセレクタ（１２ａ）
を制御する。
なお、上記実施例では、単位スイッチ（３）８個と単位
スイッチ（４）４個の計１２個の単位スイッチでスイッ
チ回路網を構成したが、一般にはｍ段×ｎ列の計量ｘｎ
個の単位スイッチで構成される。また、上記実施例では
、データの優先度を２段階としたが、さらに多くの優先
度別に処理を行うように拡張することも可能である。
スイッチ（４）４個の計１２個の単位スイッチでスイッ
チ回路網を構成したが、一般にはｍ段×ｎ列の計量ｘｎ
個の単位スイッチで構成される。また、上記実施例では
、データの優先度を２段階としたが、さらに多くの優先
度別に処理を行うように拡張することも可能である。
以上のようにこの発明によれば、ルーティングタグを付
与するヘッダ付与部と単位スイ・ノチにデータの優先度
を識別する機能を持たせ、優先度の高いデータを優先的
に処理し、かつ優先度の高いデータはスイッチ回路内を
一度だけ通過するようにしたので、優先度の高いデータ
の遅延時間を短くし、さらにスイッチ回路内の負荷を軽
減しスイッチ回路網の伝送効率を向上させることができ
る。
与するヘッダ付与部と単位スイ・ノチにデータの優先度
を識別する機能を持たせ、優先度の高いデータを優先的
に処理し、かつ優先度の高いデータはスイッチ回路内を
一度だけ通過するようにしたので、優先度の高いデータ
の遅延時間を短くし、さらにスイッチ回路内の負荷を軽
減しスイッチ回路網の伝送効率を向上させることができ
る。
特に音声データなどの即時性が重要なデータと即時性が
重要でないデータを統合してスイッチングを行うスイッ
チ回路網に応用すると多大の効果を得ることができる。
重要でないデータを統合してスイッチングを行うスイッ
チ回路網に応用すると多大の効果を得ることができる。
第１図はこの発明によるスイッチ回路網の一例を示すブ
ロック図、第２図、第３図はこの発明によるスイッチ回
路を構成するのに用いる単位スイッチの一構成例を示す
図である。第４図は従来のスイッチ回路網の一例を示す
ブロック図、第５図は従来の単位スイッチの一構成例を
示す図である図において、＋１１はスイッチ回路網の入
力端子、（２）はヘッダ付与部、（３）、（４）は単位
スイッチ、（５）はスイッチ回路網の出力端子、（６）
はヘッダ変換部、（７）はルーティングタグ抽出部、（
８）はセレクタ、（９）は制御部、（２）優先バッファ
メモリ、ａυはバッファメモリ、亜はセレクタ、ａ湯は
送出制御部、圓は単位スイッチの入力端子、０！９は単
位スイッチの出力端子である。 なお、各図中、同一符号は同一または相当部分を示す。
ロック図、第２図、第３図はこの発明によるスイッチ回
路を構成するのに用いる単位スイッチの一構成例を示す
図である。第４図は従来のスイッチ回路網の一例を示す
ブロック図、第５図は従来の単位スイッチの一構成例を
示す図である図において、＋１１はスイッチ回路網の入
力端子、（２）はヘッダ付与部、（３）、（４）は単位
スイッチ、（５）はスイッチ回路網の出力端子、（６）
はヘッダ変換部、（７）はルーティングタグ抽出部、（
８）はセレクタ、（９）は制御部、（２）優先バッファ
メモリ、ａυはバッファメモリ、亜はセレクタ、ａ湯は
送出制御部、圓は単位スイッチの入力端子、０！９は単
位スイッチの出力端子である。 なお、各図中、同一符号は同一または相当部分を示す。
Claims (1)
- 【特許請求の範囲】 二つの入力端子と、二つの出力端子と、前記二つの出力
端子に出力するデータが互いに衝突しないように一方の
データを保持するバッファメモリと、入力データに付随
したヘッダによりいずれか一つの前記出力端子を選択す
る選択手段とを含む待ち合わせ形の単位スイッチを複数
段複数列接続したスイッチ回路と、 前記スイッチ回路に入力する入力データに所定のヘッダ
を付与するヘッダ付与手段と、 前記スイッチ回路の最終段の前記単位スイッチの一方の
出力端子から出力されるデータのヘッダを変換して前記
スイッチ回路の初段の前記単位スイッチの一方の入力端
子に入力するヘッダ変換手段とから構成されるスイッチ
回路網において、入力データの優先度を識別する機能を
前記ヘッダ付与手段と前記単位スイッチに持たせ、優先
度の高いデータは優先度の低いデータに優先して前記ス
イッチ回路内を通過させ、また、優先度の高いデータは
前記ヘッダ変換手段を経由することなく前記スイッチ回
路網から出力させることを特徴とするスイッチ回路網。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2132995A JPH0429441A (ja) | 1990-05-23 | 1990-05-23 | スイッチ回路網 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2132995A JPH0429441A (ja) | 1990-05-23 | 1990-05-23 | スイッチ回路網 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0429441A true JPH0429441A (ja) | 1992-01-31 |
Family
ID=15094327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2132995A Pending JPH0429441A (ja) | 1990-05-23 | 1990-05-23 | スイッチ回路網 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0429441A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6490282B1 (en) | 1998-03-12 | 2002-12-03 | Nec Corporation | Switching system for asynchronous transfer mode switch |
| WO2016056454A1 (ja) * | 2014-10-10 | 2016-04-14 | Dic株式会社 | 液晶の貯蔵又は運搬のための容器 |
-
1990
- 1990-05-23 JP JP2132995A patent/JPH0429441A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6490282B1 (en) | 1998-03-12 | 2002-12-03 | Nec Corporation | Switching system for asynchronous transfer mode switch |
| WO2016056454A1 (ja) * | 2014-10-10 | 2016-04-14 | Dic株式会社 | 液晶の貯蔵又は運搬のための容器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3033927B2 (ja) | 電子メッセージを複数のスイッチとリンクとからなるネットワークを通して発信ステーションから着信ステーションに送る方法 | |
| US7602790B2 (en) | Two-dimensional pipelined scheduling technique | |
| JPS5828953B2 (ja) | コウカンモウクミカエソウチ | |
| US5502816A (en) | Method of routing a request for a virtual circuit based on information from concurrent requests | |
| EP0329082B1 (en) | Self-routing switch and its routing method | |
| US6549954B1 (en) | Object oriented on-chip messaging | |
| US6888841B1 (en) | Pipelined scheduling technique | |
| JPH0752420B2 (ja) | 入出力装置アドレス方式 | |
| JPH0429441A (ja) | スイッチ回路網 | |
| JP2509947B2 (ja) | ネットワ−ク制御方式 | |
| US6111941A (en) | Telecommunication system with loop-free switching tables | |
| JPH06231028A (ja) | データ分配方式 | |
| JP2610859B2 (ja) | 自己ルーチング交換機 | |
| JPS63135039A (ja) | 待ち合わせ形スイツチ網の経路選択制御方法 | |
| JPS63135040A (ja) | 待ち合わせ形スイツチ網の経路選択制御方法 | |
| JP2613215B2 (ja) | パケット交換装置 | |
| JPH1063607A (ja) | Ｄｍａコントローラ | |
| JPS6339234A (ja) | スイツチ回路網 | |
| JP2006146391A (ja) | マルチプロセッサシステム | |
| JP3203226B2 (ja) | バースト回線交換網 | |
| JP3639539B2 (ja) | コネクションレス型通信ネットワークの経路計算方法 | |
| JPH05292116A (ja) | 入力バッファ型ａｔｍスイッチの制御回路 | |
| JP2786246B2 (ja) | 自己ルーチング通話路 | |
| JPH05174167A (ja) | データフロープログラムの実行制御方法 | |
| JP4443966B2 (ja) | クロスバースイッチ及びその動作制御方法、動作制御用プログラム |