JPH04294561A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04294561A JPH04294561A JP3059275A JP5927591A JPH04294561A JP H04294561 A JPH04294561 A JP H04294561A JP 3059275 A JP3059275 A JP 3059275A JP 5927591 A JP5927591 A JP 5927591A JP H04294561 A JPH04294561 A JP H04294561A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- resist
- alignment mark
- alignment
- positioning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に、基板上の位置合わせマークを指標にした
基板の位置合わせを、基板上にレジストをスピン塗布し
てから行う際の方法に関する。
に係り、特に、基板上の位置合わせマークを指標にした
基板の位置合わせを、基板上にレジストをスピン塗布し
てから行う際の方法に関する。
【０００２】上記位置合わせは、半導体装置製造のウエ
ーハプロセスにおけるホトリソグラフィ技術の露光の際
に行うものであり、半導体装置のパターン微細化に伴い
位置合わせ精度の向上が必要になってきている。
ーハプロセスにおけるホトリソグラフィ技術の露光の際
に行うものであり、半導体装置のパターン微細化に伴い
位置合わせ精度の向上が必要になってきている。
【０００３】
【従来の技術】半導体装置の製造における半導体チップ
の製作は、半導体ウエーハの上にパターン形成加工を繰
り返して複数チップ分の回路を形成するウエーハプロセ
スを行い、その後スクライブして個々の半導体チップに
分離している。
の製作は、半導体ウエーハの上にパターン形成加工を繰
り返して複数チップ分の回路を形成するウエーハプロセ
スを行い、その後スクライブして個々の半導体チップに
分離している。
【０００４】このパターン形成加工には、殆どの場合、
ウエーハまたはその上に所定の膜を有する基板上にレジ
ストを塗布しパターンを露光してレジストパターンを形
成する工程と、そのレジストパターンを利用した加工を
施す工程とを有するホトリソグラフィ技術が採用されて
いる。
ウエーハまたはその上に所定の膜を有する基板上にレジ
ストを塗布しパターンを露光してレジストパターンを形
成する工程と、そのレジストパターンを利用した加工を
施す工程とを有するホトリソグラフィ技術が採用されて
いる。
【０００５】従って、露光の際には、既存のパターンと
新たに形成するパターンとが相互に整合するように基板
の位置合わせが必要である。この基板の位置合わせは、
一般に、基板のスクライブ領域上に断面矩形の位置合わ
せマークを設けてそれを指標にする方法、具体的には、
上方から光ビーム（電子ビームを含む）を走査照射し位
置合わせマークからの反射光を検出して基板の位置を認
識する方法によっている。
新たに形成するパターンとが相互に整合するように基板
の位置合わせが必要である。この基板の位置合わせは、
一般に、基板のスクライブ領域上に断面矩形の位置合わ
せマークを設けてそれを指標にする方法、具体的には、
上方から光ビーム（電子ビームを含む）を走査照射し位
置合わせマークからの反射光を検出して基板の位置を認
識する方法によっている。
【０００６】図２は基板の位置合わせを上述のようにす
る場合の従来例を説明するための基板の部分断面図であ
り、従来例では、位置合わせマーク２を設けた基板１上
にレジスト３をスピン塗布して基板１の位置合わせを行
っている。図中、４及び５は位置合わせの際の照射光お
よび反射光であり、矢印Ｃは基板１の中心方向を示す。
る場合の従来例を説明するための基板の部分断面図であ
り、従来例では、位置合わせマーク２を設けた基板１上
にレジスト３をスピン塗布して基板１の位置合わせを行
っている。図中、４及び５は位置合わせの際の照射光お
よび反射光であり、矢印Ｃは基板１の中心方向を示す。
【０００７】
【発明が解決しようとする課題】ところで、上記スピン
塗布は、周知のように、基板１の中心部に液状のレジス
ト３を滴下し、そのレジスト３を基板１の回転により全
面に拡げると共に固化させるものものである。
塗布は、周知のように、基板１の中心部に液状のレジス
ト３を滴下し、そのレジスト３を基板１の回転により全
面に拡げると共に固化させるものものである。
【０００８】このことにより、従来例では、回路パター
ンの微細化に伴い基板１上に厚さを薄目に塗布した場合
のレジスト３は、位置合わせマーク２上の厚さが基板１
の中心側（矢印Ｃ方向の側）とその反対側（矢印Ｃ方向
と反対の側）で異なり後者の方が厚くなっている。
ンの微細化に伴い基板１上に厚さを薄目に塗布した場合
のレジスト３は、位置合わせマーク２上の厚さが基板１
の中心側（矢印Ｃ方向の側）とその反対側（矢印Ｃ方向
と反対の側）で異なり後者の方が厚くなっている。
【０００９】このため、基板１の位置合わせでは、位置
合わせマーク２からの反射光５が上記中心側と反対側で
非対象になって基板１の位置認識にずれが生ずる場合が
あった。このずれは位置合わせ精度を低下させるもので
あり、位置合わせ精度の低下は回路パターンの微細化へ
の対応を困難にさせる。
合わせマーク２からの反射光５が上記中心側と反対側で
非対象になって基板１の位置認識にずれが生ずる場合が
あった。このずれは位置合わせ精度を低下させるもので
あり、位置合わせ精度の低下は回路パターンの微細化へ
の対応を困難にさせる。
【００１０】そこで本発明は、半導体装置の製造におけ
る基板の上述した位置合わせに関し、位置合わせ精度の
向上を図るために、スピン塗布したレジストの位置合わ
せマーク上の厚さが均一になるようにさせる方法の提供
を目的とする。
る基板の上述した位置合わせに関し、位置合わせ精度の
向上を図るために、スピン塗布したレジストの位置合わ
せマーク上の厚さが均一になるようにさせる方法の提供
を目的とする。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に、本発明による半導体装置の製造方法は、基板上の位
置合わせマークを指標にした該基板の位置合わせを、該
基板上にレジストをスピン塗布してから行うに際して、
前記レジストの塗布に先立ち、該位置合わせマークの周
囲における該基板の中心側とその反対側とを含む領域に
凸部を形成しておくことを特徴としている。
に、本発明による半導体装置の製造方法は、基板上の位
置合わせマークを指標にした該基板の位置合わせを、該
基板上にレジストをスピン塗布してから行うに際して、
前記レジストの塗布に先立ち、該位置合わせマークの周
囲における該基板の中心側とその反対側とを含む領域に
凸部を形成しておくことを特徴としている。
【００１２】そして、前記凸部は、前記位置合わせマー
クの高さに比し同等以上で均一な高さにすることが望ま
しい。
クの高さに比し同等以上で均一な高さにすることが望ま
しい。
【００１３】
【作用】基板に塗布したレジストは、基板の回転による
拡がりの際に上記凸部に規制されて位置合わせマーク上
の表面が平坦となり、それに伴って位置合わせマーク上
の厚さが均一になる。
拡がりの際に上記凸部に規制されて位置合わせマーク上
の表面が平坦となり、それに伴って位置合わせマーク上
の厚さが均一になる。
【００１４】従って本方法によれば、基板の位置合わせ
の精度向上を図ることができる。
の精度向上を図ることができる。
【００１５】
【実施例】以下本発明の実施例について図１を用いて説
明する。図１は実施例を説明するための基板の部分断面
図である。全図を通し同一符号は同一対象物を示す。
明する。図１は実施例を説明するための基板の部分断面
図である。全図を通し同一符号は同一対象物を示す。
【００１６】図１において、図１（ａ） は位置合わせ
マーク２を設けた基板１を示し、従来例ではこの上にレ
ジスト３をスピン塗布して基板１の位置合わせを行って
いた。これに対し実施例では、レジスト３の塗布に先立
ち、図１（ｂ） のように、位置合わせマーク２の周囲
に閉環状をなして高さが均一で位置合わせマーク２より
も高い凸部６を形成しておき、その後、図１（ｃ） の
ようにレジスト３をスピン塗布して、基板１の位置合わ
せを行う。
マーク２を設けた基板１を示し、従来例ではこの上にレ
ジスト３をスピン塗布して基板１の位置合わせを行って
いた。これに対し実施例では、レジスト３の塗布に先立
ち、図１（ｂ） のように、位置合わせマーク２の周囲
に閉環状をなして高さが均一で位置合わせマーク２より
も高い凸部６を形成しておき、その後、図１（ｃ） の
ようにレジスト３をスピン塗布して、基板１の位置合わ
せを行う。
【００１７】このようにすれば、レジスト３は、スピン
塗布の基板回転による拡がりの際に、凸部６の基板１中
心側（矢印Ｃ方向の側）部分とその反対側（矢印Ｃ方向
と反対の側）部分とにより規制されて、塗布厚が薄目で
あっても位置合わせマーク２上の表面が平坦となり、そ
れに伴って位置合わせマーク２上の厚さが均一になる。 従って、基板１の位置合わせでは、位置合わせマーク２
からの反射光５が上記中心側と反対側で対象になって、
基板１の位置認識に従来例の場合のようなずれが生じな
くなり、位置合わせ精度の向上を図ることができる。
塗布の基板回転による拡がりの際に、凸部６の基板１中
心側（矢印Ｃ方向の側）部分とその反対側（矢印Ｃ方向
と反対の側）部分とにより規制されて、塗布厚が薄目で
あっても位置合わせマーク２上の表面が平坦となり、そ
れに伴って位置合わせマーク２上の厚さが均一になる。 従って、基板１の位置合わせでは、位置合わせマーク２
からの反射光５が上記中心側と反対側で対象になって、
基板１の位置認識に従来例の場合のようなずれが生じな
くなり、位置合わせ精度の向上を図ることができる。
【００１８】上述の説明から理解されるように、凸部６
は、位置合わせマークの周囲における基板１の中心側と
その反対側を含む領域に形成されておれば良く、閉環状
である必要はない。
は、位置合わせマークの周囲における基板１の中心側と
その反対側を含む領域に形成されておれば良く、閉環状
である必要はない。
【００１９】実施例では凸部６をレジストで形成してい
る。その形成は、レジストの塗布と塗布したレジストの
パターニングとによって行うが、レジストの塗布厚が厚
いため従来例のレジスト３で述べた表面凹凸が殆ど生じ
ないで高さを均一にすることができる。このレジストの
採用は、凸部６が基板１のスクライブ領域からはみ出し
ても支障がない点で有利である。
る。その形成は、レジストの塗布と塗布したレジストの
パターニングとによって行うが、レジストの塗布厚が厚
いため従来例のレジスト３で述べた表面凹凸が殆ど生じ
ないで高さを均一にすることができる。このレジストの
採用は、凸部６が基板１のスクライブ領域からはみ出し
ても支障がない点で有利である。
【００２０】凸部６は、レジスト以外の材料を用いても
良い。但し、場合によっては上記スクライブ領域内に収
める必要が生ずる。また、凸部６の高さは、先に述べた
ように均一であることが必要であり、その条件が確保さ
れるならば位置合わせマーク２の高さと同等まで低めて
も良い。
良い。但し、場合によっては上記スクライブ領域内に収
める必要が生ずる。また、凸部６の高さは、先に述べた
ように均一であることが必要であり、その条件が確保さ
れるならば位置合わせマーク２の高さと同等まで低めて
も良い。
【００２１】
【発明の効果】以上説明したように本発明によれば、半
導体装置の製造方法、特に、基板上の位置合わせマーク
を指標にした基板の位置合わせを、基板上にレジストを
スピン塗布してから行う際の方法に関し、スピン塗布し
たレジストの位置合わせマーク上の厚さを均一にさせる
方法が提供されて、位置合わせ精度の向上を可能にさせ
、延いては半導体装置のパターン微細化への対応を容易
にさせる効果がある。
導体装置の製造方法、特に、基板上の位置合わせマーク
を指標にした基板の位置合わせを、基板上にレジストを
スピン塗布してから行う際の方法に関し、スピン塗布し
たレジストの位置合わせマーク上の厚さを均一にさせる
方法が提供されて、位置合わせ精度の向上を可能にさせ
、延いては半導体装置のパターン微細化への対応を容易
にさせる効果がある。
【図１】 実施例を説明するための基板の部分断面図
【図２】 従来例を説明するための基板の部分断面図
１ 基板
２ 位置合わせマーク
３ レジスト
４ 照射光
５ 反射光
６ 凸部
Ｃ 基板の中心方向を示す矢印
Claims (2)
- 【請求項１】 基板（１） 上の位置合わせマーク（
２） を指標にした該基板（１）の位置合わせを、該基
板（１） 上にレジスト（３）をスピン塗布してから行
うに際して、前記レジスト（３） の塗布に先立ち、該
位置合わせマーク（２） の周囲における該基板（１）
の中心側とその反対側とを含む領域に凸部（６） を
形成しておくことを特徴とする半導体装置の製造方法。 - 【請求項２】 前記凸部（６） は、前記位置合わせ
マーク（２） の高さに比し同等以上で均一な高さにす
ることを特徴とする請求項１記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3059275A JPH04294561A (ja) | 1991-03-25 | 1991-03-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3059275A JPH04294561A (ja) | 1991-03-25 | 1991-03-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04294561A true JPH04294561A (ja) | 1992-10-19 |
Family
ID=13108671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3059275A Withdrawn JPH04294561A (ja) | 1991-03-25 | 1991-03-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04294561A (ja) |
-
1991
- 1991-03-25 JP JP3059275A patent/JPH04294561A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3970546B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| US6451511B1 (en) | Method for forming-photoresist mask | |
| US20080182415A1 (en) | Semiconductor device and method for fabricating the same | |
| JPS62155532A (ja) | 半導体ウエ−ハの位置合せマ−クの形成方法 | |
| US6228661B1 (en) | Method to determine the dark-to-clear exposure dose for the swing curve | |
| US4612274A (en) | Electron beam/optical hybrid lithographic resist process in acoustic wave devices | |
| WO1983003485A1 (en) | Electron beam-optical hybrid lithographic resist process | |
| JPS5931852B2 (ja) | フォトレジスト露光用マスク | |
| JPS58219738A (ja) | 半導体装置の製造方法 | |
| JPH0499016A (ja) | 半導体装置の製造方法 | |
| JPS6149423A (ja) | 半導体装置の製造方法 | |
| JPH04367216A (ja) | レジストパターンの形成方法 | |
| CN106919015A (zh) | 一种半导体器件制作光刻对准方法 | |
| KR960000184B1 (ko) | 자동 배치형 위상반전마스크 제조 방법 | |
| JPS61256635A (ja) | 半導体装置の製造方法 | |
| JPS6252850B2 (ja) | ||
| JPS61288426A (ja) | アルミニウム膜のテ−パエツチング方法 | |
| JPH0294623A (ja) | 半導体装置の製造方法 | |
| JPS62190839A (ja) | 露光方法 | |
| JPH0273258A (ja) | 解像度チェック方法 | |
| JPH0279414A (ja) | パターンのアライメント方法 | |
| KR20030090839A (ko) | 반도체 장치의 노광용 마스크 | |
| KR20030002645A (ko) | 반도체소자용 레티클을 이용한 노광방법 | |
| JPH0738371B2 (ja) | 位置検出用マークの形成方法 | |
| JPH04236427A (ja) | 半導体基板の上にレジストパターンを形成する方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |