JPH04294618A

JPH04294618A - サイン波形合成回路

Info

Publication number: JPH04294618A
Application number: JP6010991A
Authority: JP
Inventors: Kazuyuki Tanaka; 和幸田中; Tsutomu Yoshimura; 勉吉村
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1991-03-25
Filing date: 1991-03-25
Publication date: 1992-10-19

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ディジタル的にサイン
波形を合成して出力するサイン波形合成回路に関し、特
に量子化誤差を減少させ、コストダウンをはかることが
可能なサイン波形合成回路に関する。

【０００２】

【従来の技術】従来のＤ／Ａ変換器は、ディジタル信号
を電圧等のアナログ量に変換するため、入力されたディ
ジタル信号を蓄積するレジスタ、基準電圧あるいは電流
のオン／オフを制御するスイッチネットワーク、基準電
圧あるいは電流を入力コードの各桁の重みを付けて加算
するための抵抗ネットワーク等から構成される。また、
入力されるディジタル信号のタイミングが揃わないと、
アナログ出力にグリッジが発生するので、例えば、図２
に示すように、入力するディジタル信号をＤ／Ａ変換器
２２の入力前にバッファ２１に入力してラッチする。こ
の場合、バッファ２１はＤ／Ａ変換器２２のビット数分
入れる。さらに、Ｄ／Ａ変換器を利用して図３のような
装置を構成し、これによって任意のアナログ波形を発生
させることができる。図３において、３１はＲＯＭ、３
２はアドレスカウンタ、３３は制御回路、２２はＤ／Ａ
変換器である。また、アドレスカウンタ３２はフリップ
・フロップで構成されており、図２に示したバッファ２
１と同様の役割をする。このような構成によって擬似サ
イン波形を合成する場合、制御回路３３からの信号によ
りアドレスカウンタ３２の内容が変化する。このアドレ
スカウンタ３２の示すアドレスにストアされたＲＯＭコ
ードがＲＯＭ３１出力であり、これがＤ／Ａ変換器２２
に出力される。そして、Ｄ／Ａ変換器２２は、入力され
るコードに従い、アナログ電圧を出力する。この際、Ｄ
／Ａ変換器２２のビット数は必要に応じて選択される。また、Ｄ／Ａ変換器２２に入力されるコードは、アドレ
スカウンタ３２によりＲＯＭアドレスが変わっていく順
序で、サイン波形に近くなるような電圧が順次出力され
るように、ＲＯＭ３１より与えられる。例えば、Ｄ／Ａ
変換器２２が５ビットの場合、得られた擬似サイン波形
は図４のように示される。図４において、横軸はＲＯＭ
３１のアドレスを示し、０から始まり、２５−１＝３１
までカウントアップした後は再び０となり、以降これを
繰り返すが、ここでは１周期分のみ示している。また、
縦軸はＲＯＭ３１の出力コードを示し、同時にＤ／Ａ変
換器２２の出力電圧波形でもある。この場合、波形の一
番低い電圧は、例えば基準電圧等であり、一高い電圧は
、例えば電源電圧等である。また、中間の波形の電圧は
、一番高い電圧と低い電圧を２のビット数乗に分割した
電圧の整数倍の値をとるものである。なお、サイン波形
を含む任意波形をディジタル的に合成する装置について
は、例えば「西野　　聡著，ＩＣ論理回路設計の基礎（
日刊工業新聞社刊），第２００頁」において述べられて
いる。

【０００３】

【発明が解決しようとする課題】上記従来技術は、Ｄ／
Ａ変換器において量子化誤差が必ず発生するため、擬似
サイン波形を発生させた場合、その量子化誤差によりサ
イン波形の基本波に対する高周波成分で低次（基本波の
２倍、３倍、４倍等の周波数成分）の成分が多くなるた
め、歪の少いサイン波形を得ることは難しい。図４では
、ＲＯＭアドレスが変化する段の高次の高調波成分は簡
単なローパスフィルタで減衰させることができるため、
低次の成分が問題となる。例えば、２次高調波成分は１
．３５％、３次高調波成分は１．１２％、４次高調波成
分は０．７３％と計算され、また、２０次までの高調波
成分による歪率は１．５３％である。つまり、量子化誤
差によりサイン波形は歪んでしまう。また、Ｄ／Ａ変換
器の出力信号の変化点でのグリッジを防止するため、Ｄ
／Ａ変換器のビット数分のラッチが必要であり、半導体
集積回路で作る場合等、回路規模が大きくなってコスト
アップにつながるという問題がある。また、サイン波形
の振巾レベルを変える場合、ＲＯＭの出力コードを変更
したり、Ｄ／Ａ変換器の出力端子に新たな抵抗等を付け
て調整する必要があり、部品が増加してコストアップす
る。また、サイン波形の振巾レベルを電源電圧に依存せ
ず、一定にするためには、Ｄ／Ａ変換器に基準電圧を供
給する必要がある。さらに、Ｄ／Ａ変換器のビット数を
ｎとすると、（２のｎ乗）×（ｎ）ビットのＲＯＭが必
要であり、回路規模が大きくなってコストダウンは難し
くなる。本発明の目的は、このような問題点を改善し、
低歪のサイン波形を合成すことができ、ビット数によら
ず、ある一定の集積可能な回路を追加するだけでグリッ
ジを防止することができ、抵抗の値を変えるだけで振巾
レベルの調整が可能であって、サイン波形の振巾レベル
を電源電圧に依存せずに一定にすることが可能であり、
かつコストダウンの可能なサイン波形合成回路を提供す
ることにある。

【０００４】

【課題を解決するための手段】上記目的を達成するため
、本発明のサイン波形合成回路は、所定電圧端子と基準
電圧端子間に必要本数の抵抗を直列に接続した抵抗ネッ
トワークと、それらの抵抗の接続点の電位を出力端子に
接続するスイッチネットワークと、そのスイッチネット
ワークのスイッチのオン／オフを制御する制御回路とを
備え、それら抵抗の値は、各接続点での電圧とサイン波
形を時間軸方向に等分して得たタイミングでの電圧とが
等しくなるように設定して、制御回路からの信号により
、スイッチをオン／オフして各接続点の電圧を順次出力
端子に伝えることによって、サイン波形信号を出力する
ことに特徴がある。また、上記出力端子にサンプルホー
ルド回路を接続することにより、クロックタイミングの
変化点で生じるグリッジを防ぎ、さらに、上記所定電圧
端子か基準電圧端子の何れか一方と抵抗ネットワークと
の間に定電流源を配置するか、あるいは所定電圧端子に
定電圧回路を接続することにより、サイン波形の振巾レ
ベルを一定に保つことに特徴がある。また、上記所定電
圧端子および基準電圧端子に最も近い抵抗の値を変更す
る手段（トリミング抵抗等）を備え、それらの抵抗値を
変えることによってサイン波形の振巾を調整可能とする
ことに特徴がある。

【０００５】

【作用】本発明においては、抵抗ネットワークの各抵抗
値を設定する場合、抵抗の接続点での分圧電圧とサイン
波形を時間軸方向に等分に分割して得たタイミングでの
電圧とが等しくなるようにする。これにより、合成サイ
ン波形のクロック成分のみを簡単なローパスフィルタに
よって減衰させることで、低歪のサイン波形が得られる
。この場合、波形を抵抗値（抵抗比）にプログラムする
ため、ＲＯＭおよびアドレスカウンタは不要となり、回
路の簡略化によるコストダウンが可能である。また、サ
ンプルホールド回路をスイッチングネッワークの出力端
子に接続することにより、クロックタイミングの変化時
点におけるアナログ出力電圧に生じるグリッジを取り除
く。これは、従来装置におけるグリッジ除去回路に比べ
て小規模であり、コストダウンにもつながる。また、ト
リミング等によって一部の抵抗の大きさを変えることに
より、サイン波形の振巾レベルの合わせ込みや調整が容
易となる。さらに、定電圧回路または定電流回路の何れ
かを付加することにより、電源電圧に依存せずにサイン
波形出力の振巾レベルを一定にできる。従って、全体の
回路システムに合わせてコストメリットのある方を選択
できる。

【０００６】

【実施例】以下、本発明の一実施例を図面により説明す
る。図１は、本発明の一実施例におけるサイン波形合成
回路の構成図である。図１において、１は抵抗ネットワ
ーク、２はスイッチネットワーク、３は制御回路、４は
サンプルホールド回路、５は定電流源である。

【０００７】

【外１】

【０００８】

【外２】つまり、スイッチネットワーク２のスイッチのオン／オ
フのタイミングがばらつく間、サンプルホールド回路４
によってホールドし、スイッチが安定してからサンプル
するようにする。

【０００９】次に、定電流源５について述べる。本実施
例では、所定電圧端子Ａと抵抗ネットワーク１の間に定
電流源５を入れることにより、サイン波形信号の振巾レ
ベルを一定に保つ。つまり、定電流源５により、抵抗ネ
ットワーク１の抵抗は一定となり、Ｖ０の電位は所定電
圧端子Ａの電位によらず一定となるので、サイン波形信
号の振巾レベルが一定となる。なお、この他の方法とし
ては、所定電圧端子Ａに定電圧回路を接続することによ
り、Ｖ０の電位を一定とすることが考えられる。

【００１０】

【外３】

【００１１】

【発明の効果】本発明によれば、抵抗ネットワークの抵
抗による分圧電圧を、サイン波形を時間軸方向に等分し
て、各タイミングにおけるサイン波形の電圧と等しくす
ることにより、擬似サイン波形を合成する。この場合、
合成したサイン波形の基本波形に対する高調波成分を計
算すると、サイン波形の階段部波形（クロック成分）の
高調波は存在するが、原理的には、それ以外の高調波成
分が存在せず、この階段部波形のクロック成分は基本波
と周波数が離れているため、簡単なローパスフィルタに
よって減衰させることができる。これにより、容易に低
歪のサイン波形を合成することが可能である。さらに、
波形を抵抗値（抵抗比）にプログラムするため、ＲＯＭ
等は不要である。これにより、回路を簡略化してコスト
ダウンをはかれることができる。また、クロックタイミ
ングの変化時点におけるアナログ出力電圧に生じるグリ
ッジを取り除くためには、サンプルホールド回路を１個
付加するのみでよく、ビット数によってグリッジ除去回
路が増加することはないので、回路規模が小さくなり、
コストダウンにつながる。また、一部の抵抗の大きさを
変えることにより、サイン波形の振巾レベルを変更する
ことができるため、抵抗トリミング等により振巾レベル
の合わせ込みや調整が容易である。さらに、出力サイン
波形の振巾レベルを電源電圧に依存せずに一定とする場
合、定電圧回路または定電流回路の何れを使用してもよ
いため、全体の回路システムに合わせてコストメリット
のある方を選択できる。

【００１２】

【図面の簡単な説明】

【図１】本発明の一実施例におけるサイン波形合成回路
の構成図である。

【図２】従来のＤ／Ａ変換器のグリッジ防止方法の説明
図である。

【図３】従来の任意波形発生回路の構成図である。

【図４】従来の任意波形発生回路によって得られるサイ
ン波形の説明図である。

【符号の説明】

１　　抵抗ネットワーク２　　スイッチネットワーク３　　制御回路４　　サンプルホールド回路５　　定電流源２１　　バッファ２２　　Ｄ／Ａ変換器３１　　ＲＯＭ３２　　アドレスカウンタ３３　　制御回路

Claims

【特許請求の範囲】

【請求項１】　　所定電圧端子と基準電圧端子との間に
必要本数の抵抗を直列に接続した抵抗ネットワークと、
該抵抗の接続点の電位を出力端子に接続するスイッチネ
ットワークと、該スイッチネットワークのスイッチのオ
ン／オフを制御する回路とを備えたサイン波形合成回路
において、上記抵抗の値は、該抵抗の接続点での電圧と
サイン波形を時間軸方向に等分して得たタイミングでの
電圧とが等しくなるように設定して、上記制御回路から
の信号により、上記スイッチをオン／オフして各該接続
点の電圧を順次出力端子に伝えることを特徴とするサイ
ン波形合成回路。
【請求項２】　　上記出力端子に、サンプルホールド回
路を接続したことを特徴とする請求項１記載のサイン波
形合成回路。
【請求項３】　　上記所定電圧端子および基準電圧端子
に最も近い抵抗の値を変更する手段を備えたことを特徴
とする請求項１記載のサイン波形合成回路。
【請求項４】　　上記所定電圧端子か基準電圧端子の何
れか一方と抵抗ネットワークとの間に定電流源を配置す
るか、該所定電圧端子に定電圧回路を接続するかにより
、サイン波形の振巾レベルを一定に保つことを特徴とす
る請求項１記載のサイン波形合成回路。