JPH04296578A - 画像記録装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は画像記録装置、特に画素
データを主走査・副走査方向双方に記憶し、記憶された
画素データに基づいて注目画素のデータ補間を行ない、
画像を記録する画像記録装置に関するものである。

【０００２】

【従来の技術】従来、この種の装置の一例として、レー
ザ・ビーム・プリンタが挙げられる。そしてレーザ・ビ
ーム・プリンタの解像度は、通常３００若しくは４００
ｄｐｉ（ｄｏｔ　ｐｅｒ　ｉｎｃｈ）が主流である。

【０００３】

【発明が解決しようとしている課題】しかしながら、例
えば縦横２×２又は３×３の画素集合を単位として処理
し、解像度を２倍，３倍に向上させる単純０次補間では
、メモリ容量も４倍，９倍となり、大変高価になってし
まう。そこで、周辺の画素を監視しながら最適化する方
法が各種提案されているが、これにもいろいろな制約が
あり、例えば監視領域を広げれば処理速度が遅くなり、
しかも回路が大規模となるため、高価になってしまうと
いう欠点があった。

【０００４】本発明は、上記課題を解決するために成さ
れたもので、最小限のメモリ容量で、より遠くの領域ま
で監視することにより、高品位な画像を記録できる画像
記録装置を提供することを目的とする。

【０００５】

【課題を解決するための手段及び作用】上記目的を達成
するために、本発明の画像記録装置は以下の構成からな
る。

【０００６】すなわち、画素データを主走査・副走査方
向双方に記憶し、記憶された画素データに基づいて注目
画素のデータ補間を行ない、画像を記録する画像記録装
置であって、画素データを主走査・副走査方向双方に記
憶する記憶手段と、該記憶手段に記憶された所定の画素
データを参照する参照手段と、該参照手段からの画素デ
ータに基づいて注目画素を所定の走査方向に分割する分
割手段と、該分割手段で分割されたデータに従って記録
を行なう記録手段とを有する。

【０００７】また、他の発明の画像記録装置は以下の構
成からなる。すなわち、画素データを主走査・副走査方
向双方に記憶し、記憶された画素データに基づいて注目
画素のデータ補間を行ない、画像を記録する画像記録装
置であって、画素データを主走査・副走査方向双方に記
憶する記憶手段と、該記憶手段に記憶された所定の画素
データを参照する第１の参照手段と、該第１の参照手段
からの画素データに基づいて注目画素を所定の走査方向
に分割する分割手段と、該分割手段で分割されたデータ
を参照する第２の参照手段と、該第２の参照手段からの
データに基づいて中心画素の判定を行なう判定手段とを
有する。

【０００８】

【実施例】以下、図面を参照して本発明に係る好適な一
実施例を詳細に説明する。

【０００９】なお、以下では、２値化された画素データ
を入力し、データ補間により解像度を向上させた画素デ
ータにより変調したビーム光を感光体に照射露光させて
画像を記録するレーザービームプリンタのデータ補間処
理部について詳述する。 ＜第１の実施例＞図１は、第１の実施例におけるデータ
補間処理部の構成を示す概略ブロック図である。図中、
５００は入力であり、不図示のホストコンピュータ又は
プリンタ内のコントローラ部によってプリンタ用に２値
化されたビット・マップ・データである。２００は監視
部であり、入力された２値データ５００を所定の区間内
、監視する。そして、監視部２００からのデータ６００
はラインメモリ部１００に記憶され、そのラインメモリ
部１００からのデータ７００が再度監視部２００に入力
され、全体として主走査・副走査方向の双方に所定の区
間内、２値データが記憶される。そして、３００はルッ
ク・アップ・テーブル（ＬＵＴ）であり、監視部２００
からのデータ６００をアドレスとして入力し、そのアド
レスに対応する所定のデータ８００を出力する。

【００１０】図２は、第１の実施例での監視部２００の
データ配列を示す図であり、また、図４〜図６は、監視
部２００の構成を示す図である。そして、図４〜図６に
示す１ビットの各フリップ・フロップ２０１〜２８９に
は、図２に示す各データが記憶される。

【００１１】図３は、第１の実施例におけるラインメモ
リ部１００の詳細を示す図であり、８ビット入力・８ビ
ット出力のＦＩＦＯで構成されている。

【００１２】図７は、ルック・アップ・テーブル３００
の詳細な構成を示す図であり、図示するように、ルック
・アップ・テーブル３１０とシフト・レジスタ３２０に
より構成される。ここで、ルック・アップ・テーブル３
１０は、監視部２００からの各画素データをアドレスと
して入力し、そのアドレスに対応する所定のパターン８
１０ａ，８１０ｂを出力する。そして、シフト・レジス
タ３２０では、画像の１画素を処理するクロック信号Ｃ
ＬＫの２倍の速度信号２ＣＬＫによって、注目画素を主
走査方向に２分割したデータ８１０ａ，８１０ｂを不図
示のプリンタへシフト出力する。

【００１３】以下、以上の構成からなる第１の実施例で
の動作について詳細に説明する。

【００１４】不図示のホストコンピュータ又はプリンタ
内のコントローラから２値化されたビット・マップ・デ
ータが、図４〜図６に示す監視部２００のレジスタ２０
１〜２０９に順次転送され、記憶される。また、図３に
示すラインメモリ部１００のワード長は、転送されるビ
ット・マップ・データ内の１ライン分のデータ長を有す
る。従って、全体では８ライン分のデータが記憶される
。図６のレジスタ２０９からの出力６１０は、ラインメ
モリ部１００の第１ビットに入力されて記憶される。 そして、２ライン目のデータを監視するためにメモリ１
００からの出力７１０は、図４のレジスタ２１１に入力
され、順次転送されて各レジスタ２１１〜２１９に記憶
される。また同様に、レジスタ２１９からの出力６２０
は、ラインメモリ部１００の２ビット目に入力され、３
ライン目のデータとして記憶される。以下、同様に、３
ライン目から９ライン目までのデータがそれぞれ記憶さ
れる。

【００１５】その結果、監視部２００には、図２に示す
ように、９ライン×９ドットの合計８１画素分のデータ
が記憶される。ここで、＊印で表示される場所の画素を
注目画素Ｄ５５とすると、監視部２００では、注目画素
のあるラインよりも４ライン前のものを１ライン目とし
、順次ラインが下がって９番目にあるものを９ライン目
とする監視領域が構成される。そして、監視領域の中か
ら注目画素Ｄ５５に対して１ライン毎に１画素毎の画素
がアクセスされ、ルック・アップ・テーブル３００に入
力される。すなわち、１ライン目，３ライン目，５ライ
ン目（注目画素Ｄ５５のライン），７ライン目，９ライ
ン目のそれぞれ１画素目，３画素目，５画素目（注目画
素Ｄ５５），７画素目，９画素目の画素だけが出力され
る。

【００１６】そして、注目画素Ｄ５５に対する周辺のド
ット分布に応じて最適なドット配列をなす所定のパター
ンが図７のルック・アップ・テーブル３１０から出力さ
れる。すなわち、図１０に示すように、１画素に対して
データ補間を行ない、主走査方向に２分割（ａ，ｂ）さ
れたデータ８００ａ，８００ｂがシフト・レジスタ３２
０から出力される。

【００１７】上述したデータ補間処理により、図８に示
す原画像がデータ補間され、図９に示すように滑らかな
画像に変換されて記録される。

【００１８】以上説明したように、第１の実施例によれ
ば、データ監視領域をｎライン・ｎ画素毎にすることに
より、より遠くの傾向を素早く検出し、改善できると共
に、データ数が少ないため、ルック・アップ・テーブル
の容量を少なくできるという効果がある。 ＜第２の実施例＞次に、本発明に係る第２の実施例を図
面を参照して詳細に説明する。

【００１９】第１の実施例では、１つの監視領域（ウイ
ンドー）で処理を行なっていたが、第２の実施例では、
さらに監視ウインドーを多段に接続することで、より細
かな処理を行なうものである。

【００２０】図１１は、第２の実施例におけるデータ補
間処理部の構成を示す概略ブロック図である。図中、５
００は入力であり、不図示のホストコンピュータ又はプ
リンタ内のコントローラ部によってプリンタ用に２値化
されたビット・マップ・データである。２００は監視部
であり、入力された２値データ５００を所定の区間内、
監視する。そして、監視部２００からのデータ６００は
ラインメモリ部１００に記憶され、そのラインメモリ部
１００からのデータ７００が再度監視部２００に入力さ
れ、全体として主走査・副走査方向の双方に所定の区間
内、２値データが記憶される。３００はルック・アップ
・テーブルであり、監視部２００からのデータ６００を
アドレスとして入力し、そのアドレスに対応する所定の
データ８００を出力し、監視部２００へフィード・バッ
クさせる。そして、４００は多段構成になっている第２
のルック・アップ・テーブル部であり、監視部２００か
らの信号６００をアドレスとして入力し、所定の信号９
００を処理結果として不図示のプリンタへ出力する。

【００２１】図１２は、第２の実施例での監視部２００
のデータ配列を示す図であり、また図１５、図１６は、
監視部２００の構成を示す図である。そして、１ビット
のフリップ・フロップ２０１〜２２３及び４ビットのフ
リップ・フロップ２２４〜２４５には、図１２に示す各
データがそれぞれ記憶される。

【００２２】図１３は、多段に構成されている第２監視
部のデータ配列であり、図１２に示す監視部２００の一
部を兼用している。すなわち、図１２に示すＤ３３のｂ
画素、Ｄ３４，Ｄ３５のａ，ｂ画素、Ｄ４３，Ｄ５３の
ｂ画素、Ｄ４４，Ｄ４５，Ｄ５４，Ｄ５５のａ，ｂ画素
である。

【００２３】図１４は、第２の実施例におけるラインメ
モリ部１００の詳細を示す図であり、８ビット入力・８
ビット出力のＦＩＦＯで構成されている。

【００２４】図１７は、ルック・アップ・テーブル３０
０を示す図であり、監視部２００からの各画素データを
アドレスとして入力し、そのアドレスに対応する所定の
パターン８００ａ，８００ｂを出力し、注目画素を主走
査方向に２分割した信号８００として監視部２００へフ
ィード・バックさせる。

【００２５】図１８は、第２のルック・アップ・テーブ
ル部４００を示す図であり、４１０は各画素データをア
ドレスとして入力し、そのアドレスに応じて所定のパタ
ーンを出力し、注目画素の“白”，“黒”を決定する信
号９００を出力する。そして、４２０はルック・アップ
・テーブルから出力された信号をラッチする１ビットの
フリップ・フロップである。

【００２６】以下、以上の構成からなる第２の実施例で
の動作について詳細に説明する。

【００２７】不図示のホストコンピュータ又はプリンタ
内のコントローラから２値化されたビット・マップ・デ
ータが順次転送され、図１５、図１６に示す監視部２０
０のレジスタ２０１〜２０５に順次記憶される。また、
図１４に示すラインメモリ部１００のワード長は、転送
されるビット・マップ・データ内の１ライン分のデータ
長を有する。ここで、図１６に示すレジスタ２０５から
の出力６１０は、ラインメモリ部１００の第１ビットに
入力されて記憶される。そして、２ライン目のデータを
監視するためにメモリ１００からの出力７１０は、図１
５のレジスタ２１１に入力され、順次転送されて各レジ
スタ２１２〜２１５に記憶される。また同様に、レジス
タ２１５の出力６２０は、ラインメモリ部１００の２ビ
ット目に入力され、３ライン目のデータとして記憶され
る。同様にして、３ライン目から５ライン目までのデー
タがそれぞれ記憶される。

【００２８】その結果、監視部２００には、図１２に示
すように、５ライン×５画素分の合計２５画素分のデー
タが記憶される。但し、＊印で表示される場所の画素を
注目画素Ｄ３３とすると、注目画素以降は主走査方向に
２分割されており、１画素が２画素分のデータである。 そして、監視部２００では、注目画素のあるラインより
も２ライン前のものを１ライン目とし、順次ラインが下
がって５番目にあるものを５ライン目とする監視領域を
構成している。ここで、図１５に示すフリップ・フロッ
プ２２３の出力７２３が注目画素Ｄ３３の信号となる。 そして、ルック・アップ・テーブル３００によつて、注
目画素信号は２分割されて８００ａ，８００ｂとなり、
フリップ・フロップ２２４に入力されてラッチされる。

【００２９】従つて、フリップ・フロップ２２４以降は
２ビットとなり、出力信号６３０ａ，６３０ｂはライン
メモリ部１００の４ライン目のデータとして３ビット目
，４ビット目に入力される。以下、同様に、メモリ部１
００からの出力信号７３０ａ，７３０ｂはレジスタ２３
１へ入力され、順次シフトされて出力信号６４０ａ，６
４０ｂはメモリ部１００の５ライン目のデータとして５
ビット目，６ビット目に入力される。そして、出力信号
７４０ａ，７４０ｂはレジスタ２４１に入力され、順次
データがシフトされる。

【００３０】図１７に示す第１のルック・アップ・テー
ブルにおいて、１ライン毎に１画素毎のデータが監視部
２００から入力される。つまり、第１番目のラインから
は、図１２のＤ１１，Ｄ１３，Ｄ１５の信号５０１，５
０３，６１０が入力され、第３番目のラインからは、Ｄ
３１，Ｄ３３，Ｄ３５の信号７２１，７２３，６３０ａ
，６３０ｂが入力される。そして、最後のラインからは
、Ｄ５１，Ｄ５３，Ｄ５５の信号７４１ａ，７４１ｂ，
７４３ａ，７４３ｂ，６５０ａ，６５０ｂが入力される
。これらの入力をアドレスとして入力し、注目画素Ｄ３
３に対する周辺のドット分布に応じて最適なドット配列
をなす所定の信号８００ａ，８００ｂが出力される。

【００３１】次に、図１８に示す第２のルック・アップ
・テーブルにおいて、図１３に示すように、注目画素は
Ｄ４４ｂ　、すなわち、図１２に示す第４ライン目の第
４番目の画素が２分割された画素である。そして、入力
信号はＤ３３ｂ・Ｄ３４ａ・Ｄ３４ｂ・Ｄ３５ａ・Ｄ３
５ｂ　，Ｄ４３ｂ・Ｄ４４ａ・Ｄ４４ｂ・Ｄ４５ａ・Ｄ
４５ｂ　，Ｄ５３ｂ・Ｄ５４ａ・Ｄ５４ｂ・Ｄ５５ａ・
Ｄ５５ｂ　であり、これらをアドレス信号として入力し
、注目画素Ｄ４４ｂ　に対する周辺のドット分布に応じ
てルック・アップ・テーブル４１０内で最適なドット配
列をなすように注目画素の“白”，“黒”を決定する。 出力された信号はフリップ・フロップ４２０に入力され
、不図示のプリンタの印字速度に合わせ、１画素の処理
速度に対しては２倍の２ＣＬＫで処理され、レーザの点
灯が制御される。

【００３２】以上説明したように、第２の実施例によれ
ば、監視領域を多段に構成することにより、きめ細かな
処理ができ、よりなめらかな表示が可能となる。また、
レジスタ群が兼用でき、ビット・マップ・メモリが最低
解像度での容量であるため、コスト・アップとならない
。 ＜第３の実施例＞次に、本発明に係る第３の実施例を図
面を参照して詳細に説明する。

【００３３】前述した第１及び第２の実施例では、１画
素のデータを主走査方向に分割したが、第３の実施例で
は、副走査方向に分割して処理を行なうものである。

【００３４】図１９は、第３の実施例におけるデータ補
間処理部の構成を示す概略ブロック図である。図中、５
００は入力であり、不図示のホストコンピュータ又はプ
リンタ内のコントローラ部によってプリンタ用に２値化
されたビット・マップ・データである。２００は監視部
であり、入力された２値データ５００を所定の区間内、
監視する。そして、監視部２００からのデータ６００は
ラインメモリ部１００に記憶され、そのラインメモリ部
１００からのデータ７００が再度監視部２００に入力さ
れ、全体として主走査・副走査方向の双方に所定の区間
内、２値データが記憶される。３００はルック・アップ
・テーブル（ＬＵＴ）であり、監視部２００からのデー
タ６００をアドレスとして入力し、そのアドレスに対応
する所定のデータ８００を出力する。そして、４００は
メモリ部であり、ＬＵＴ３００からのデータ８００を入
力し、ラスター状に変換したデータ９００を不図示のプ
リンタ機構部へ出力する。

【００３５】図２０は、メモリ部４００の詳細な構成を
示す図である。図中、４１１，４１２は２ビット入力・
２ビット出力のＦＩＦＯ、４２１，４２２はシフトレジ
スタ、４２３はトグル・フリップ・フロップであり、入
力された信号８００ａ，８００ｂが出力機器のプリンタ
に合わせてラスター状に変換される。

【００３６】なお、ラインメモリ１００，監視部２００
，ルック・アップ・テーブル３００の構成は、前述した
第１の実施例と同様であり、説明は省略する。

【００３７】以下、以上の構成からなる第３の実施例で
の動作について詳細に説明する。

【００３８】不図示のホストコンピュータ又はプリンタ
内のコントローラから２値化されたビット・マップ・デ
ータが、図４〜図６に示す監視部２００のレジスタ２０
１〜２０９に転送され、順次記憶される。また、図３に
示すラインメモリ部１００のワード長は、転送されるビ
ット・マップ・データ内の１ライン分のデータ長を有す
る。従って、全体では８ライン分のデータが記憶される
。図６のレジスタ２０９からの出力６１０は、ラインメ
モリ部１００の第１ビットに入力されて記憶される。 そして、２ライン目のデータを監視するためにメモリ１
００からの出力７１０は、図４のレジスタ２１１に入力
され、順次転送されて各レジスタ２１１〜２１９に記憶
される。また同様に、レジスタ２１９からの出力６２０
は、ラインメモリ部１００の２ビット目に入力され、３
ライン目のデータとして記憶される。以下、同様に、３
ライン目から９ライン目までのデータがそれぞれ記憶さ
れる。

【００３９】その結果、監視部２００には、図２に示す
ように、９ライン×９ドットの合計８１画素分のデータ
が記憶される。ここで、＊印で表示される場所の画素を
注目画素Ｄ５５とすると、監視部２００では、注目画素
のあるラインよりも４ライン前のものを１ライン目とし
、順次ラインが下がって９番目にあるものを９ライン目
とする監視領域が構成される。そして、監視領域の中か
ら注目画素Ｄ５５に対して１ライン毎に１画素毎の画素
がアクセスされ、ルック・アップ・テーブル３００に入
力される。すなわち、１ライン目，３ライン目，５ライ
ン目（注目画素Ｄ５５のライン），７ライン目，９ライ
ン目のそれぞれ１画素目，３画素目，５画素目（注目画
素Ｄ５５），７画素目，９画素目の画素だけが出力され
る。

【００４０】そして、注目画素Ｄ５５に対する周辺のド
ット分布に応じて最適なドット配列をなす所定の信号が
ルック・アップ・テーブル３００から出力される。すな
わち、図２３に示すように、１画素に対して副走査方向
に２分割（ａ，ｂ）された信号８００ａ，８００ｂがメ
モリ部４００へ出力される。

【００４１】次に、図２０に示すように、ＦＩＦＯ４１
１には上述の８００ａが、ＦＩＦＯ４１２には８００ｂ
がそれぞれ書き込まれる。ここで、ＦＩＦＯ４１１，４
１２の容量は主走査方向に２ライン分の画素を記憶でき
る容量である。そして、ＦＩＦＯ４１１，４１２の読み
出しＲＣＬＫは、書き込み時の信号ＣＬＫの倍の速度２
ＣＬＫで行なわれ、同時に、シフトレジスタ４２１，４
２２にデータ８１０ａ，８１０ｂがロードされる。すな
わち、図２３に示すａ，ｂは、信号８１０ａ，８１０ｂ
にそれぞれ対応し、シフトレジスタ４２１にロードされ
る。また、ｃ，ｄは、信号８１０ｃ，８１０ｄにそれぞ
れ対応し、シフトレジスタ４２２にロードされる。

【００４２】なお、不図示ではあるが、主走査方向の画
素数をカウントするカウンタが、１ライン分の画素数を
カウントすると、キャリーが発生し、図２０のトグル・
フリップ・フロップ４２３に入力される。今、動作が開
始されると、トグル・フリップ・フロップ４２３はリセ
ットされ、ＦＩＦＯ４１１及びシフトレジスタ４２１が
イネーブルとなる。そして、上述のＦＩＦＯ４１１への
書き込みクロックＣＬＫの２倍の速度である２ＣＬＫで
読み出され、シフトレジスタからデータが送り出される
。つまり、図２３に示すａの位置に相当する画素情報が
１ライン分出力され、これが終了すると、トグル・フリ
ップ・フロップ４２３にＨＣＮＴ信号が入力されて状態
が反転する。その結果、今度はＦＩＦＯ４１２、シフト
レジスタ４２２がイネーブルとなり、上述の動作と同様
に、図２３に示すｂの位置に相当する画素情報が１ライ
ン分出力され、以下、上述した処理が繰り返される。

【００４３】上述したデータ補間処理により、図２１に
示す原画像がデータ補間され、図２２に示すように滑ら
かな画像に変換されて記録される。

【００４４】以上説明したように、第３の実施例によれ
ば、前述した第１の実施例と同様な効果を得ることが可
能となる。 ＜第４の実施例＞次に、本発明に係る第４の実施例を図
面を参照して詳細に説明する。

【００４５】前述した第３の実施例に対し、第２の実施
例のように監視ウインドーを多段に構成して副走査方向
のデータ補間を行なうことで、より細かな処理を行なう
ものである。

【００４６】なお、第４の実施例におけるデータ補間処
理部の構成は、前述した第２の実施例（図１１）と同様
であり、以下では、監視部２００及び第２のルック・ア
ップ・テーブル４００の構成について説明する。

【００４７】図２４は、第４の実施例での監視部２００
のデータ配列を示す図であり、前述した図１５、図１６
に示す１ビットのフリップ・フロップ２０１〜２２３及
び２ビットのフリップ・フロップ２２４〜２４５に各デ
ータがそれぞれ記憶される。

【００４８】図２５は、多段に構成されている第２監視
部のデータ配列であり、図２４に示す監視部２００の一
部を兼用している。すなわち、図２４に示すＤ３３のｂ
画素、Ｄ３４，Ｄ３５のａ，ｂ画素、Ｄ４３，Ｄ５３の
ｂ画素、Ｄ４４，Ｄ４５，Ｄ５４，Ｄ５５のａ，ｂ画素
である。

【００４９】図２６は、第２のルック・アップ・テーブ
ル４００を示す図であり、４１０は各画素データをアド
レスとして入力し、そのアドレスに応じて所定のパター
ンを出力し、注目画素の“白”，“黒”を決定する信号
９００を出力する。４２０はルック・アップ・テーブル
から出力された信号をラッチする１ビットのフリップ・
フロップである。

【００５０】以下、以上の構成からなる第４の実施例で
の動作について詳細に説明する。

【００５１】不図示のホストコンピュータ又はプリンタ
内のコントローラから２値化されたビット・マップ・デ
ータが順次転送され、図１５、図１６に示す監視部２０
０のレジスタ２０１〜２０５に順次記憶される。また、
図１４に示すラインメモリ部１００のワード長は、転送
されるビット・マップ・データ内の１ライン分のデータ
長を有する。ここで、図１６に示すレジスタ２０５から
の出力６１０は、ラインメモリ部１００の第１ビットに
入力されて記憶される。そして、２ライン目のデータを
監視するためにメモリ１００からの出力７１０は、図１
５のレジスタ２１１に入力され、順次転送されて各レジ
スタ２１２〜２１５に記憶される。また同様に、レジス
タ２１５の出力６２０は、ラインメモリ部１００の２ビ
ット目に入力され、３ライン目のデータとして記憶され
る。同様にして、３ライン目から５ライン目までのデー
タがそれぞれ記憶される。

【００５２】その結果、監視部２００には、図２４に示
すように、５ライン×５画素分の合計２５画素分のデー
タが記憶される。但し、＊印で表示される場所の画素を
注目画素Ｄ３３とすると、注目画素以降は副走査方向に
２分割されており、１画素が２画素分のデータである。 そして、監視部２００では、注目画素のあるラインより
も２ライン前のものを１ライン目とし、順次ラインが下
がって５番目にあるものを５ライン目とする監視領域を
構成している。ここで、図１５に示すフリップ・フロッ
プ２２３の出力７２３が注目画素Ｄ３３の信号となる。 そして、ルック・アップ・テーブル３００によつて、注
目画素信号は２分割されて８００ａ，８００ｂとなり、
フリップ・フロップ２２４に入力されてラッチされる。 従つて、フリップ・フロップ２２４以降は２ビットとな
り、出力信号６３０ａ，６３０ｂはラインメモリ部１０
０の４ライン目のデータとして３ビット目，４ビット目
に入力される。以下、同様に、メモリ部１００からの出
力信号７３０ａ，７３０ｂはレジスタ２３１へ入力され
、順次シフトされて出力信号６４０ａ，６４０ｂはメモ
リ部１００の５ライン目のデータとして７ビット目，８
ビット目に入力される。そして、出力信号７４０ａ，７
４０ｂはレジスタ２４１に入力され、順次データがシフ
トされる。

【００５３】図１７に示す第１のルック・アップ・テー
ブルにおいて、１ライン毎に１画素毎のデータが監視部
２００から入力される。つまり、第１番目のラインから
は、図１２のＤ１１，Ｄ１３，Ｄ１５の信号５０１，５
０３，６１０が入力され、第３番目のラインからは、Ｄ
３１，Ｄ３３，Ｄ３５の信号７２１，７２３，６３０ａ
，６３０ｂが入力される。そして、最後のラインからは
、Ｄ５１，Ｄ５３，Ｄ５５の信号７４１ａ，７４１ｂ，
７４３ａ，７４３ｂ，６５０ａ，６５０ｂが入力される
。これらの入力をアドレスとして入力し、注目画素Ｄ３
３に対する周辺のドット分布に応じて最適なドット配列
をなす所定の信号８００ａ，８００ｂが出力される。

【００５４】次に、図２５に示す第２のルック・アップ
・テーブルにおいて、図２４に示すように、注目画素は
Ｄ４４ｂ　、すなわち、図２４に示す第４ライン目の第
４番目の画素が２分割された画素である。そして、入力
信号はＤ３３ｂ・Ｄ３４ｂ・Ｄ３５ｂ，Ｄ４３ａ・Ｄ４
４ａ・Ｄ４５ａ，Ｄ４３ｂ・Ｄ４４ｂ・Ｄ４５ｂ，Ｄ５
３ａ・Ｄ５４ａ・Ｄ５５ａ，Ｄ５３ｂ・Ｄ５４ｂ・Ｄ５
５ｂ　であり、これらをアドレス信号として入力し、注
目画素Ｄ４４ｂ　に対する周辺のドット分布に応じてル
ック・アップ・テーブル４１０内で最適なドット配列を
なすように注目画素の“白”，“黒”を決定する。出力
された信号は、フリップ・フロップ４２０に入力され、
不図示のプリンタの印字速度に合わせ、１画素の処理速
度に対しては２倍の４ＣＬＫで処理され、レーザの点灯
が制御される。

【００５５】以上説明したように、第４の実施例によれ
ば、前述した第２の実施例と同様な効果を得ることが可
能となる。

【００５６】なお、前述した副走査方向でのドットの分
割は、出力データを一旦ラスターに変換するために、駆
動部の変更も生じてしまうのに対し、主走査方向でのド
ットの分割は、レーザーの駆動周波数を変更するだけで
よく、非常に好都合である。従って、主走査方向に４分
割、８分割、１６分割というように、多数の分割が可能
であり、高精細化に最適である。

【００５７】本発明は、複数の機器により構成されるシ
ステムに適用しても良いし、１つの機器から成る装置に
適用しても良い。また、システム或いは装置にプログラ
ムを供給することによって達成される場合にも適用でき
ることは言うまでもない。

【００５８】

【発明の効果】以上説明したように、本発明によれば、
最小限のメモリ容量で、より遠くの領域まで監視するこ
とにより、より高品位な画像を記録することが可能とな
る。

【図面の簡単な説明】

【図１】第１の実施例におけるデータ補間処理部の構成
を示すブロック図である。

【図２】第１の実施例における監視部のデータ構成を示
す図である。

【図３】第１の実施例におけるラインメモリ部を示す図
である。

【図４】

【図５】

【図６】第１の実施例における監視部の構成を示す図で
ある。

【図７】第１の実施例におけるルック・アップ・テーブ
ル部の構成を示す図である。

【図８】第１の実施例における処理前の画像を示す図あ
る。

【図９】第１の実施例における処理後の画像を示す図で
ある。

【図１０】１画素を主走査方向に分割した図である。

【図１１】第２の実施例におけるデータ補間処理部の構
成を示すブロック図である。

【図１２】第２の実施例における第１監視部のデータ構
成を示す図である。

【図１３】第２の実施例における第２監視部のデータ構
成である。

【図１４】第２の実施例におけるラインメモリ部を示す
図である。

【図１５】

【図１６】第２の実施例における監視部の構成を示す図
である。

【図１７】第２の実施例における第１のルック・アップ
・テーブルである。

【図１８】第２の実施例における第２のルック・アップ
・テーブルである。

【図１９】第３の実施例におけるデータ補間処理部の構
成を示すブロック図である。

【図２０】第３の実施例におけるメモリ部の構成を示す
図である。

【図２１】第３の実施例における処理前の画像を示す図
である。

【図２２】第３の実施例における処理後の画像を示す図
である。

【図２３】１画素を副走査方向に分割した図である。

【図２４】第４の実施例における第１監視部のデータ構
成を示す図である。

【図２５】第４の実施例における第２監視部のデータ構
成である。

【図２６】第４の実施例における第２のルック・アップ
・テーブルである。

【符号の説明】

１００　　ラインメモリ部 ２００　　監視部 ３００　　ルック・アップ・テーブル

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　画素データを主走査・副走査方向双方
   に記憶し、記憶された画素データに基づいて注目画素の
   データ補間を行ない、画像を記録する画像記録装置であ
   って、画素データを主走査・副走査方向双方に記憶する
   記憶手段と、該記憶手段に記憶された所定の画素データ
   を参照する参照手段と、該参照手段からの画素データに
   基づいて注目画素を所定の走査方向に分割する分割手段
   と、該分割手段で分割されたデータに従って記録を行な
   う記録手段とを有することを特徴とする画像記録装置。
2. 【請求項２】　　画素データを主走査・副走査方向双方
   に記憶し、記憶された画素データに基づいて注目画素の
   データ補間を行ない、画像を記録する画像記録装置であ
   って、画素データを主走査・副走査方向双方に記憶する
   記憶手段と、該記憶手段に記憶された所定の画素データ
   を参照する第１の参照手段と、該第１の参照手段からの
   画素データに基づいて注目画素を所定の走査方向に分割
   する分割手段と、該分割手段で分割されたデータを参照
   する第２の参照手段と、該第２の参照手段からのデータ
   に基づいて中心画素の判定を行なう判定手段とを有する
   ことを特徴とする画像記録装置。