JPH04296913A - 位相制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、モータの回転制御など
に用いられる位相制御回路に関する。

【０００２】

【従来の技術】モータ等の回転制御を行うときには、通
常、速度制御と位相制御が行われる。たとえば、ビデオ
テープレコーダ等では、テープを送るキャプスタンモー
タや、回転ヘッドを駆動するヘッドモータなどが用いら
れており、これらのモータは、正確にその回転を制御し
なければならないので、速度・位相制御が行われる。

【０００３】そして、速度制御は、モータの一回転中に
複数個発生する、いわゆるＦＧ信号を利用して行う。ま
た、位相制御は、モータの一回転に一つ発生するいわゆ
る、ＰＧ信号と基準信号の位相を比較することにより行
われることが普通である。つまり、位相制御信号は速度
制御信号と比較して、作成される間隔が長いことになる
。

【０００４】ところで、上記のような従来例では、モー
タの立ち上がり時のような場合、位相制御信号が作成さ
れる間隔が長いことから、前回作成された位相制御信号
と今作成された位相制御信号の変化が大きくなり、しか
も、この変化の大きな位相制御信号が、次に位相制御信
号が作成されるまでの間、速度制御信号と加算されて出
力されることになる。このため、正規の引き込み位置よ
り行き過ぎてしまい、位相がロックするまでに時間がか
かるという弊害がある。また、位相制御信号の変化が大
きいと、回転の制御が安定しないという問題もある。

【０００５】このような欠点を除くために、ＦＧ信号の
タイミングで位相制御信号を作成する構成も考えられて
いる（特開昭６３−２０８１０７号号、Ｇ０５Ｄ１３／
６２）。しかし、このような構成を採用した場合には、
ＦＧ信号のタイミングで速度エラー信号及び位相エラー
信号を作成しなければならないため、マイクロコンピュ
ータでサーボ装置を構成すると、処理時間が増加し、Ｆ
Ｇ周期を早くできないという問題が発生する。

【０００６】

【発明が解決しようとする課題】以上述べたように、速
度制御と位相制御を行う制御系の構成において、位相制
御については、作成される周期が大きいためにサーボの
安定が害されるという問題がある。また、位相制御信号
の作成周期を短くすると、マイクロコンピュータでサー
ボ装置を構成する場合に処理時間が増加して、速度制御
信号の作成間隔を早くできないためサーボの性能が劣化
するという問題も生じる。

【０００７】そこで、本発明では、サーボの安定を害す
ることのない位相制御信号の作成手段を実現することを
目的とする。また、本発明の別の観点では、位相制御信
号の作成間隔を短くすることなく、サーボの安定性を実
現できること、従って、マクロコンピュータのよりサー
ボ装置を構成することに問題がないことを目的とする。

【０００８】

【課題を解決するための手段】本発明では、比較的長い
作成時間間隔で作成される位相誤差信号に１以下の係数
αを掛けて補正値を作成し、作成時間間隔より短い間隔
でこの補正値を加算してゆくことで位相誤差信号の変化
幅を抑える。

【０００９】さらに別の構成では、前回の位相誤差信号
と現在の位相誤差信号の差分を演算し、位相誤差信号の
作成時間間隔と新しい位相誤差信号の出力周期の比で定
まる所定の係数を前記差分値に掛けて補正値を求め、新
しい位相誤差信号の出力周期の間隔で、前回の位相誤差
信号に補正値を順次加算してゆく。

【００１０】

【作用】本発明では、位相誤差信号そのものは、従来と
同じような間隔で作成される。しかし、出力される位相
誤差信号は、その変化幅が抑えられ、出力間隔が短くな
ってなめらかに変化することになる。

【００１１】

【実施例】以下、図面に従い、本発明の実施例を説明す
る。図１は、第１の実施例の構成を示すブロック図であ
る。この実施例は、前回作成した位相誤差信号と今回作
成した位相誤差信号の差分を利用する構成である。

【００１２】図１において、１は位相誤差信号作成手段
、２は第１保持手段、３は第２保持手段、４は第一保持
手段２と第２保持手段３の出力の差分を演算する差分演
算手段、５はこの差分値を所定の係数ｎで割る除算手段
、６はこの除算手段５の出力を前回の位相誤差信号に順
次加算して出力する演算手段、７はこの演算手段の動作
タイミング及び第１、第２保持手段の動作タイミングを
制御するタイミング手段である。

【００１３】位相誤差信号作成手段１にはモータ、例え
ば、ＶＴＲにおけるシリンダモータからのＰＧ信号と基
準信号（シリンダモータの場合、３０Ｈｚの信号）とが
入力され、両者の位相差に基づく位相誤差信号が作成さ
れて出力される。ここで、位相誤差信号は、３０分の１
秒ごとに作成される。そして、作成された位相誤差信号
は、タイミング手段７からの指示によって第１保持手段
２に記憶される。このとき、いままで第１保持回路２に
記憶されていた値、すなわち前回の位相誤差信号が第２
保持手段３に転送されて記憶される。

【００１４】差分演算手段４はこの第１保持手段２と第
２保持手段３に記憶された値の差分を演算する。従って
、前回の位相誤差信号と今回の位相誤差信号の差の値が
差分演算手段４で求められ、出力されることになる。 差分演算手段４からの出力は除算手段５によって所定の
係数ｎで除算される。ｎは次のようにして求められる。 位相誤差信号作成手段１での位相誤差信号の作成間隔を
Ｔａとし、新しく出力される位相誤差信号の出力周期を
Ｔｎとすると、ｎはＴａ／Ｔｎに等しい。通常、Ｔａは
３０分の１秒であり、新しい出力周期Ｔｎはこれより短
いので、ｎは１より大きくなる。従って、除算手段５の
出力は必ず、元の差分値よりも小さな値となる。

【００１５】演算手段６はタイミング手段７からの指示
に従い、第２保持手段３の出力に除算手段５の出力を加
算して、その演算結果を記憶する。従って、演算手段の
出力には前回の位相誤差信号に順次差分値を加算したも
のとなり、出力タイミングごとに差分値づつ増加するも
のとなる。

【００１６】タイミング手段７は、基準信号によりリセ
ットされて、その後、演算手段７に対して前記Ｔｎの周
期のタイミング信号を出力する。そして、演算手段６で
は、このタイミング信号が入力される度に除算手段５の
出力を演算手段の保持している値に加算して、結果を保
持する動作を繰り返すことになる。また、タイミング手
段７は第１及び第２保持手段への制御信号を、基準信号
に基づき作成している。この制御信号により、第２保持
手段３は、第１保持手段２が保持している前回の位相誤
差信号を保持し、第１保持手段２は今回作成された位相
誤差信号を保持することになる。

【００１７】この時の、動作は、図２を参照することに
より、明確に理解できるであろう。図２に示したように
、位相誤差信号の変化は、一度に生じるのではなくて、
変化幅が位相誤差信号の作成周期の間に、等分されるこ
とにより、変化するときの変化幅は１／ｎに低減される
。

【００１８】図３は、他の実施例を示すブロック図であ
る。図３に示された実施例では、実際に求められた位相
誤差信号から出力する位相誤差信号を作成する手順を簡
略化している。

【００１９】図３において、１０は位相誤差信号検出手
段、１１は位相誤差信号検出手段の出力に係数αを掛け
る掛け算手段、１２は加算データ蓄積レジスタ、１３は
レジスタ１２の出力に所定の定数ｋ２を掛ける第２定数
手段、１３は速度誤差検出手段、１４は速度誤差信号に
定数ｋ１を掛ける第１定数手段、１５はゲインの調整さ
れた速度誤差信号と、加工され、ゲインが調整された位
相誤差信号を加算する加算手段、１６はバッファアンプ
、１７はシリンダモータである。

【００２０】速度誤差信号は、シリンダモータ１７から
のＦＧ信号の周期を計測して、その回転速度を検出し速
度誤差を得て、速度誤差信号を出力する。通常の構成で
は、この速度信号と作成されたままの位相誤差信号を加
算して、モータに供給するが、ここでは、第１の実施例
と同様に、位相誤差信号を加工してから速度誤差信号に
加算している。

【００２１】すなわち、３０分の１秒間隔で作成される
位相誤差信号には、所定の係数αが掛け算される。ここ
で、αは１より小さい係数であり、その値の定め方につ
いては後述する。係数αが掛けられた位相誤差信号は、
加算データ蓄積レジスタ１２に、シリンダモータのＦＧ
信号が得られる度に取り込まれて、加算蓄積される。こ
れにより、ＦＧ信号が発生する度にもっとも最近に作成
された位相誤差信号に係数αを掛けた値がレジスタ１２
に加算されてゆく。つまり、新しく作成される位相誤差
信号は、もっとも最近に作成された位相誤差信号の係数
α倍分づつ変化するように補正されることになる。これ
により、位相誤差信号の変化幅は、従来よりも抑えられ
ることになる。

【００２２】係数αは、例えば、次のようにして定めら
れる。位相誤差信号の作成時間間隔、すなわち、基準信
号周期をＴｒ、ＦＧ信号の定常状態における発生周期を
Ｔｆとすると、Ｔｆ／Ｔｒに等しくαを設定する。例え
ばＦＧ信号の定常状態の周波数が７２０ヘルツであれば
αは２４となる。このようにαをある程度大きくするこ
とによりすることにより、厳密ではないが、次の位相誤
差信号作成までの間に、位相誤差信号の変化分をほぼ伝
達することができる。なお、位相誤差信号は正負の値を
とる信号であるから、加算データ蓄積レジスタの出力値
は徐々に減少する場合もある。そして、位相誤差量は急
激に変化するのではなく、緩やかに階段状に変化するた
め、ダンピングのないなめらかな位相引き込みを実現で
きる。また、順次加算した値は、位相誤差信号がゼロに
なると順次加算されてもゼロになる。

【００２３】図４はこの実施例の動作を示す波形図であ
り、図５はこの第２の実施例をマイクロコンピュータで
実現する場合の、要旨のフローチャートである。図４の
場合には、説明の為、シリンダモータからのＦＧ信号を
２分の１分周して、この周期で位相誤差信号を変化させ
るようにしている。またＦＧ信号の周期も基準信号周期
（ＲＦＳＷパルス、回転ヘッドの回転位相を示す信号、
の周期と等しい）の２９分の１に設定されている。これ
も作図の都合である。

【００２４】マイクロコンピュータのソフトウェアで、
シリンダモータ等のサーボ装置を実現する場合、図５に
示したように、割り込みが用いられる。すなわち、シリ
ンダモータのＦＧ信号のタイミングで速度誤差信号の作
成等の動作を実行するように、プログラムが作成されい
る。ＦＧ信号がマイクロコンピュータにＦＧ信号が入力
されると、そのタイミングでＦＧ信号の周期を計測して
、速度誤差信号を演算作成し、ゲイン補正を行い、その
値を速度誤差信号として保持する。そして、別のタイミ
ングで作成されて保持されている。位相誤差信号に係数
αを掛けた値ＰＨ０を位相誤差蓄積値ＰＨＥに加算して
、新しい位相誤差蓄積値ＰＨＥとする。そして、新しく
作成された位相誤差蓄積値ＰＨＥにゲイン補正を施して
、保持されている。速度誤差信号と加算する。加算後の
結果に基づきマイクロコンピュータからアナログ信号を
為のＰＷＭデータが作成され、割り込み処理を終わる。 なお、位相誤差信号は、例えば、ＲＦＳＷパルスの立ち
上がりのタイミングで作成されるもので、作成された値
は所定のレジスタに保持されているものである。

【００２５】このように、この方法では、構成、プログ
ラムを複雑にすることなく、位相誤差信号の変化幅を抑
えることができる。

【００２６】

【発明の効果】以上述べたように本発明によれば、位相
誤差信号そのものは、従来と同様の時間間隔で作成され
るが、その変化幅が抑えられるので、サーボの安定性が
害される恐れがない。また、従来と同様な時間間隔で作
成されるためマイクロコンピュータによるサーボ回路に
用いても問題がない。

【図面の簡単な説明】

【図１】第１の実施例のブロック図である。

【図２】動作を示す波形図である。

【図３】第２の実施例のブロック図である。

【図４】動作を示す波形図である。

【図５】マイクロコンピュータで実現される場合のフロ
ーチャートである。

【符号の説明】

１　　位相誤差信号作成手段 ２　　第１保持手段 ３　　第２保持手段 ４　　差分演算手段 ５　　除算手段 ６　　タイミング手段 １０　　位相誤差信号検出手段 １１　　掛け算手段 １２　　加算データ蓄積レジスタ １３　　速度誤差検出手段 １３　　第２定数手段 １４　　第１定数手段 １５　　加算手段 １６　　バッファアンプ １７　　シリンダモータ

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　位相制御を行う位相制御回路において
   、位相誤差信号を所定の周期で作成する位相誤差信号作
   成手段と、作成された位相誤差信号に１以下の所定の係
   数αを掛けて出力する掛け算手段と、この掛け算手段の
   出力を前記所定周期より短い時間間隔で順次蓄積してい
   く蓄積手段とを備え、この蓄積手段の出力を位相制御信
   号として利用することを特徴とする位相制御回路。
2. 【請求項２】　　位相制御を行う位相制御回路において
   、位相誤差信号を所定の周期で作成する位相誤差信号作
   成手段と、現在の位相誤差信号と前回の位相誤差信号の
   差分を演算する差分演算手段と、差分演算手段の出力を
   所定の計数で除算する除算手段と、前回の位相誤差信号
   に前期所定周期より短い間隔で除算手段の出力を順次加
   算する加算手段とを備え、加算手段の出力を位相制御信
   号として利用することを特徴とする位相制御回路。