JPH02197281A - 回転位相制御装置 - Google Patents
回転位相制御装置Info
- Publication number
- JPH02197281A JPH02197281A JP1014351A JP1435189A JPH02197281A JP H02197281 A JPH02197281 A JP H02197281A JP 1014351 A JP1014351 A JP 1014351A JP 1435189 A JP1435189 A JP 1435189A JP H02197281 A JPH02197281 A JP H02197281A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- speed
- information
- control
- difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Electric Motors In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は回転位相制御装置に関し、特にその制御引込時
間の短縮に関するものである。
間の短縮に関するものである。
［従来の技術］
従来、一般に回転体の回転位相を制御し、特定の基準位
相に同期して回転させる回転位相制御装置を構成する場
合、回転体から得られる回転速度情報に基いて回転速度
制御を行う回転速度制御装置を併設するのか一般的であ
る。即ち、回転速度制御装置にて回転体を目標とする回
転速度近傍の速度て回転させつつ、回転体から得られる
回転位相情報と基準位相情報とによりこれらの位相差を
検出し、この位相差情報に基いて形成された位相エラー
信号により回転位相を制御するのが一般的である。
相に同期して回転させる回転位相制御装置を構成する場
合、回転体から得られる回転速度情報に基いて回転速度
制御を行う回転速度制御装置を併設するのか一般的であ
る。即ち、回転速度制御装置にて回転体を目標とする回
転速度近傍の速度て回転させつつ、回転体から得られる
回転位相情報と基準位相情報とによりこれらの位相差を
検出し、この位相差情報に基いて形成された位相エラー
信号により回転位相を制御するのが一般的である。
一方、この様な位相制御をより強く、安定に行うために
、主として積分回路として動作する位相補償回路を設け
、上記位相エラー信号をこの位相補償回路を介して位相
制御信号として回転体の駆動系へ供給することが広く行
われている。
、主として積分回路として動作する位相補償回路を設け
、上記位相エラー信号をこの位相補償回路を介して位相
制御信号として回転体の駆動系へ供給することが広く行
われている。
［発明か解決しようとしている問題点］ところて、上記
位相補償回路の積分時定数は比較的大きく設定される場
合かある。この場合、定常状態に於る安定性か高くなる
か、過渡状態の応答特性としては制御引込時間（ロック
インタイム）か長くなるという問題がある。
位相補償回路の積分時定数は比較的大きく設定される場
合かある。この場合、定常状態に於る安定性か高くなる
か、過渡状態の応答特性としては制御引込時間（ロック
インタイム）か長くなるという問題がある。
特に、位相制御をより強くかけるために、速度制御信号
に対する位相制御信号の混合比を大とした場合には、回
転位相かオーバーシュー１へした後目標の位相に近づく
ことか多く、更に場合によってはハンチング現象を起こ
し、結果としてロックインタイムを著しく長くしていた
。
に対する位相制御信号の混合比を大とした場合には、回
転位相かオーバーシュー１へした後目標の位相に近づく
ことか多く、更に場合によってはハンチング現象を起こ
し、結果としてロックインタイムを著しく長くしていた
。
本発明は、このような問題に鑑みてなされたものであり
、位相制御を強くかけてもハンチング等の現象か生しる
ことかなく、ロックインタイムを短縮することができる
回転位相制御装置を提供することを目的とする。
、位相制御を強くかけてもハンチング等の現象か生しる
ことかなく、ロックインタイムを短縮することができる
回転位相制御装置を提供することを目的とする。
［問題点を解決するための手段］
かかる目的下に於て、本発明の回転位相制御装置は、回
転体の回転速度を制御する速度制御手段と、前記回転体
の回転位相を制御する位相制御手段とを具え、前記回転
体の回転位相と基準位相との位相差か所定範囲内に入っ
たことに応じて前記位相制御手段を暫時非作動状ＩＥと
する構成とした。
転体の回転速度を制御する速度制御手段と、前記回転体
の回転位相を制御する位相制御手段とを具え、前記回転
体の回転位相と基準位相との位相差か所定範囲内に入っ
たことに応じて前記位相制御手段を暫時非作動状ＩＥと
する構成とした。
［作用］
上述の如く構成することにより、回転体の回転位相か目
標位相に近づいた時位相制御か非作動となるのて、回転
体は所望の回転速度で回転てき、かつ積分処理に伴う処
理の遅れも生じないのて回転位相か制御目標位相をオー
バーシュートすることがなくなる。従って、位相制御を
強くかけても、ハンチング現象は発生せず、ロックイン
タイムを短縮することか可能になった。
標位相に近づいた時位相制御か非作動となるのて、回転
体は所望の回転速度で回転てき、かつ積分処理に伴う処
理の遅れも生じないのて回転位相か制御目標位相をオー
バーシュートすることがなくなる。従って、位相制御を
強くかけても、ハンチング現象は発生せず、ロックイン
タイムを短縮することか可能になった。
［実施例］
以下、本発明の実施例について説明する。
第１図は本発明をＶＴＲの回転シリンタ制御系に適用し
た一実施例の構成を示す図、第２図は第１図の動作を説
明するためのタイミングチャートである。
た一実施例の構成を示す図、第２図は第１図の動作を説
明するためのタイミングチャートである。
第１図に於て、１はＶＴＲの回転」ニシリンタを回転駆
動するトラムモータ、２はトラムモータ１の回転速度に
比例した周波数の速度検出パルス（ＦＧ）を発生する回
転周波数検出器、３はトラムモータ１の回転位相を示す
パルス（ＰＧ）を発生する回転位相検出器、１４は所望
の回転速度に対応する周波数の速度基準信号（Ｒ３）を
発生する速度基準信号発生器、４はＦＧ及び速度基準信
号に基づきトラムモータ１の回転速度と目標速度との速
度差に応した速度制御情報（ＥＳ）及びこの速度差を示
す速度差情報（ＳＤ）を出力する速度検波回路、５は基
準位相を示す位相基準信号（ＲＰ）を発生する位相基準
信号発生器、６は位相基準信号に従う目標位相に対する
ＰＧの位相差を示す位相差情報（ＰＤ）及びこの位相差
に応した位相エラー情報（ＰＥ）を出力する位相検波回
路、７は位相補償回路として作用するディジタルフィル
タ、８はディジタルフィルタ７の出力する位相制御情報
（ＥＰ）、上記速度制御情報（ＥＳ）等を加算して回転
制御情報（ＣＴ）を形成する加算器、９はディジタルフ
ィルタ７の各遅延枝のデータ（Ｚ−１データ）をプリセ
ットするプリセットデータ（ＰＲ）を発生するプリセッ
トデータ発生器、ｌＯはデイシタルーアナロク（Ｄ／Ａ
）変換器、１１はドラムモータ１を駆動する駆動回路、
１２は駆動回路１１゜ディジタルフィルタ７、積分回路
１６の動作。
動するトラムモータ、２はトラムモータ１の回転速度に
比例した周波数の速度検出パルス（ＦＧ）を発生する回
転周波数検出器、３はトラムモータ１の回転位相を示す
パルス（ＰＧ）を発生する回転位相検出器、１４は所望
の回転速度に対応する周波数の速度基準信号（Ｒ３）を
発生する速度基準信号発生器、４はＦＧ及び速度基準信
号に基づきトラムモータ１の回転速度と目標速度との速
度差に応した速度制御情報（ＥＳ）及びこの速度差を示
す速度差情報（ＳＤ）を出力する速度検波回路、５は基
準位相を示す位相基準信号（ＲＰ）を発生する位相基準
信号発生器、６は位相基準信号に従う目標位相に対する
ＰＧの位相差を示す位相差情報（ＰＤ）及びこの位相差
に応した位相エラー情報（ＰＥ）を出力する位相検波回
路、７は位相補償回路として作用するディジタルフィル
タ、８はディジタルフィルタ７の出力する位相制御情報
（ＥＰ）、上記速度制御情報（ＥＳ）等を加算して回転
制御情報（ＣＴ）を形成する加算器、９はディジタルフ
ィルタ７の各遅延枝のデータ（Ｚ−１データ）をプリセ
ットするプリセットデータ（ＰＲ）を発生するプリセッ
トデータ発生器、ｌＯはデイシタルーアナロク（Ｄ／Ａ
）変換器、１１はドラムモータ１を駆動する駆動回路、
１２は駆動回路１１゜ディジタルフィルタ７、積分回路
１６の動作。
及び各スイッチ１５．１８を切り換える制御回路、１３
はＶＴＲの操作部である。
はＶＴＲの操作部である。
前記速度検波回路４は前記目標速度に対するトラムモー
タｌの回転速度の大小を示す速度状態情報（ＳＳ）を発
生する。この情報（ＳＳ）は例えばトラムモータｌの回
転速度が目標速度より大である時ｒ−ＩＪ、小である時
「＋１」となる。同様に位相検波回路６は前記ＰＧの位
相が基準位相より進んている場合ｒ＋ＩＪ、遅れている
場合「−１」となる位相状態情報（ＳＰ）を発生する。
タｌの回転速度の大小を示す速度状態情報（ＳＳ）を発
生する。この情報（ＳＳ）は例えばトラムモータｌの回
転速度が目標速度より大である時ｒ−ＩＪ、小である時
「＋１」となる。同様に位相検波回路６は前記ＰＧの位
相が基準位相より進んている場合ｒ＋ＩＪ、遅れている
場合「−１」となる位相状態情報（ＳＰ）を発生する。
１５は端子ａ、ｂ、ｃに選択的に接続され、速度状態情
報ＳＳもしくは位相状態情報ＳＰを出力するスイッチ、
１６は積分回路、１７は加算器である。また１８は端子
ａ、ｂに選択的に接続され、位相制御情報ＥＰを加算器
８へ供給するか否かを切り換えるスイッチである。
報ＳＳもしくは位相状態情報ＳＰを出力するスイッチ、
１６は積分回路、１７は加算器である。また１８は端子
ａ、ｂに選択的に接続され、位相制御情報ＥＰを加算器
８へ供給するか否かを切り換えるスイッチである。
第２図は第１図の位相検波回路６の動作を説明するため
のタイミンクチャートであり、位相検波回路６はＰＧを
ＤＬ−１，ＤＬ−２に示す信号に順次整形し、この信号
ＤＬ−２を用いて第２図ＴＲに示す如き台形波に対応す
るデジタルデータを発生する。このデータＴＲは基準信
号ＲＣの立ち上かりタイミング（図中Ｓで示す）てサン
プリングされ、位相エラー情報ＰＥとなる。この位相制
御の目的は台形波データＴＲが所定値となるタイミング
（図中Ｐ。で示す）とサンプリンクタイミングＳを同一
タイミングにする処にあり、Ｓは図示のＳ′に近づいて
いく。また、該回路６は台形波データＴＲのＰｏ点と基
準信号ＲＣのＳ点との時間差を位相差情報ＰＤとして出
力する。
のタイミンクチャートであり、位相検波回路６はＰＧを
ＤＬ−１，ＤＬ−２に示す信号に順次整形し、この信号
ＤＬ−２を用いて第２図ＴＲに示す如き台形波に対応す
るデジタルデータを発生する。このデータＴＲは基準信
号ＲＣの立ち上かりタイミング（図中Ｓで示す）てサン
プリングされ、位相エラー情報ＰＥとなる。この位相制
御の目的は台形波データＴＲが所定値となるタイミング
（図中Ｐ。で示す）とサンプリンクタイミングＳを同一
タイミングにする処にあり、Ｓは図示のＳ′に近づいて
いく。また、該回路６は台形波データＴＲのＰｏ点と基
準信号ＲＣのＳ点との時間差を位相差情報ＰＤとして出
力する。
以下、本実施例の動作を説明する。
初期状態に於て、トラムモータｌは停止している。速度
検波回路４はＦＧの周期が長い程速度制御情報ＥＳの値
を大きくするので、該情報ＥＳに従い回転制御情報ＣＴ
の値も大きくなっているが、制御回路１２は駆動回路１
１を非通電状態としている。また、この時制御回路１２
は、スイッチ１５をＣ端子、スイッチ１８はＣ端子に接
続し、積分回路１６をリセットすると共にデジタルフィ
ルタ７の各遅延枝のデータをプリセットデータＰＲてプ
リセットする。
検波回路４はＦＧの周期が長い程速度制御情報ＥＳの値
を大きくするので、該情報ＥＳに従い回転制御情報ＣＴ
の値も大きくなっているが、制御回路１２は駆動回路１
１を非通電状態としている。また、この時制御回路１２
は、スイッチ１５をＣ端子、スイッチ１８はＣ端子に接
続し、積分回路１６をリセットすると共にデジタルフィ
ルタ７の各遅延枝のデータをプリセットデータＰＲてプ
リセットする。
この状態で操作部１３よりＶＴＲによる信号の記録もし
くは再生か命しられると、制御回路１２は駆動回路１１
を通電可能とし、以後、回転制御情報ＣＴに従いトラム
モータ１か駆動される。
くは再生か命しられると、制御回路１２は駆動回路１１
を通電可能とし、以後、回転制御情報ＣＴに従いトラム
モータ１か駆動される。
ドラムモータ１が起動後、加速され目標の回転速度近傍
となり、速度差情報ＳＤの絶対値か所定値ＴＨＩ以下に
なったことを制御回路１２か検出すると、該回路１２は
スイッチ１５をＣ端子に切換え、速度状態情報ＳＳを積
分回路１６に入力する。この積分回路１６の出力は速度
補正情報ＡＳとして加算器１７に供給され、モータ１の
回転速度かより正確に目標速度に一致する様作用する。
となり、速度差情報ＳＤの絶対値か所定値ＴＨＩ以下に
なったことを制御回路１２か検出すると、該回路１２は
スイッチ１５をＣ端子に切換え、速度状態情報ＳＳを積
分回路１６に入力する。この積分回路１６の出力は速度
補正情報ＡＳとして加算器１７に供給され、モータ１の
回転速度かより正確に目標速度に一致する様作用する。
この後、ドラムモータｌの回転速度が更に目標速度に近
づき、速度差情報ＳＤの絶対値か所定値ＴＨ２（＜ＴＨ
Ｉ）以下になったことを制御回路１２が検出すると、該
回路１２はスイッチ１５及びスイッチ１８をｂ端子に接
続し、積分回路１６のリセット及びデジタルフィルタ７
のプリセットを行う。これによって位相制御情報ＥＰか
加算器８に供給される。これに伴い、位相制御情報ＥＰ
の作用により、位相基準信号ＲＣの位相かＰＧに対して
総体的に第２図の実線の位相から点線の位相へと移動し
ていく。また、積分回路１６には位相状態情報ＳＰか入
力される。この時、積分回路１６の出力は位相補正情報
ＡＰとして加算器１７に供給され、モータｌの回転位相
か目標位相とより正確に一致する様作用する。
づき、速度差情報ＳＤの絶対値か所定値ＴＨ２（＜ＴＨ
Ｉ）以下になったことを制御回路１２が検出すると、該
回路１２はスイッチ１５及びスイッチ１８をｂ端子に接
続し、積分回路１６のリセット及びデジタルフィルタ７
のプリセットを行う。これによって位相制御情報ＥＰか
加算器８に供給される。これに伴い、位相制御情報ＥＰ
の作用により、位相基準信号ＲＣの位相かＰＧに対して
総体的に第２図の実線の位相から点線の位相へと移動し
ていく。また、積分回路１６には位相状態情報ＳＰか入
力される。この時、積分回路１６の出力は位相補正情報
ＡＰとして加算器１７に供給され、モータｌの回転位相
か目標位相とより正確に一致する様作用する。
ここて、この位相制御開始時のＰＧと目標位相との位相
差をψとすると、位相差ψを小さくするということは位
相制御により回転速度が目標速度から変化することてあ
り、この変化量（オフセット量）か大きいほどψの変化
する速度も大きく、Ｓ点かＳ′点に到達する時間に短く
なる。ところか前述の如く、このオフセット量は速度制
御情報ＥＳと位相制御情報ＥＰの比で決まり、あまりオ
フセット量を大きくする、即ち位相制御を強くかけると
Ｓ点はＳ′点を通過し、オーバーシュートしてしまうの
か通例である。
差をψとすると、位相差ψを小さくするということは位
相制御により回転速度が目標速度から変化することてあ
り、この変化量（オフセット量）か大きいほどψの変化
する速度も大きく、Ｓ点かＳ′点に到達する時間に短く
なる。ところか前述の如く、このオフセット量は速度制
御情報ＥＳと位相制御情報ＥＰの比で決まり、あまりオ
フセット量を大きくする、即ち位相制御を強くかけると
Ｓ点はＳ′点を通過し、オーバーシュートしてしまうの
か通例である。
そこて、Ｓ点がＰ□〜Ｐ２点間に入ったこと、即ち、位
相差情報ＰＤの絶対値か所定値ＴＨ３以下となったこと
を制御回路１２て検出すると、該回路１２は一旦スイッ
チ１８をＣ端子に接続し、積分回路１６をリセットする
と共にスイッチ１５もＣ端子に接続して再度速度調整を
行う。これによって、急速に目標位相に近づいて来たモ
ータｌの回転位相を目標位相近傍に停止させることがで
き、オーバーシュートな低減できる。
相差情報ＰＤの絶対値か所定値ＴＨ３以下となったこと
を制御回路１２て検出すると、該回路１２は一旦スイッ
チ１８をＣ端子に接続し、積分回路１６をリセットする
と共にスイッチ１５もＣ端子に接続して再度速度調整を
行う。これによって、急速に目標位相に近づいて来たモ
ータｌの回転位相を目標位相近傍に停止させることがで
き、オーバーシュートな低減できる。
そして、モータｌの回転速度か再び目標速度に近づき、
速度エラー情報ＳＤの絶対値か所定値ＴＨ２以下になる
と、制御回路１２は再びデジタルフィルタ７をプリセッ
トすると共に積分回路１６をリセットし、スイッチ１５
．スイッチ１８をｂ端子に接続して位相制御を行う。こ
れによって、安定した位相制御状態に速やかに移行する
ことになる。
速度エラー情報ＳＤの絶対値か所定値ＴＨ２以下になる
と、制御回路１２は再びデジタルフィルタ７をプリセッ
トすると共に積分回路１６をリセットし、スイッチ１５
．スイッチ１８をｂ端子に接続して位相制御を行う。こ
れによって、安定した位相制御状態に速やかに移行する
ことになる。
上述の構成の実施例によれば、位相制御情報ＥＰの位相
差情報ＰＤに対するゲインを大きくとって、位相制御を
強くかけた場合においても、ハンチンク現象などを生し
ることかなく速やかに位相制御引込状態となる。しかも
、定常状態に於てディジタルフィルタ７の積分時定数を
充分大きくとることかできるのて安定した位相制御が可
能である。
差情報ＰＤに対するゲインを大きくとって、位相制御を
強くかけた場合においても、ハンチンク現象などを生し
ることかなく速やかに位相制御引込状態となる。しかも
、定常状態に於てディジタルフィルタ７の積分時定数を
充分大きくとることかできるのて安定した位相制御が可
能である。
また、積分回路１６の作用によりモータｌの回転位相が
目標位相に完全に一致するまて回転制御情報ＣＴか変化
し、モータの回転位相を完全に目標位相に一致させるこ
とができる。
目標位相に完全に一致するまて回転制御情報ＣＴか変化
し、モータの回転位相を完全に目標位相に一致させるこ
とができる。
−旦、回転位相制御が定常状態になった後は位相制御を
非作動とすることはない。但し、何らかの外乱によって
所定以上の位相ズレか生じた場合には、上述の説明と同
一の課程により定常状態に導くことにより同様に速やか
に位相制御引込が行える。
非作動とすることはない。但し、何らかの外乱によって
所定以上の位相ズレか生じた場合には、上述の説明と同
一の課程により定常状態に導くことにより同様に速やか
に位相制御引込が行える。
上述の如き構成の回転制御装置の制御情報の処理は、マ
イクロコンピュータ等のプロセッサにてソフトウェアで
実現することかてきる。特に、上述の実施例の如く回転
制御の状態を監視しつつ、情報の処理特性を変化せしめ
る装置ては、ハードウェアか大型化しがちであるのでソ
フトウェアで制御系の大部分の処理を行うのが有利であ
る。
イクロコンピュータ等のプロセッサにてソフトウェアで
実現することかてきる。特に、上述の実施例の如く回転
制御の状態を監視しつつ、情報の処理特性を変化せしめ
る装置ては、ハードウェアか大型化しがちであるのでソ
フトウェアで制御系の大部分の処理を行うのが有利であ
る。
第３図は第１図の破線Ｙの範囲をマイクロコンピュータ
で置換した場合のこのコンピュータの動作を説明するフ
ローチャートである。
で置換した場合のこのコンピュータの動作を説明するフ
ローチャートである。
操作部１３より記録または再生の開始／停止信号（Ｓ／
Ｓ）か入力されると（ステップＳｌ）、ステップＳ２て
変数ＳＴに０を置数した後、ステップＳ３〜Ｓ５で各信
号の入力を待つ処理待機状態に移行する。変数ＳＴはこ
の制御回路の状態を示すものて初期状態から定常状態ま
でて０から４まて変化する。
Ｓ）か入力されると（ステップＳｌ）、ステップＳ２て
変数ＳＴに０を置数した後、ステップＳ３〜Ｓ５で各信
号の入力を待つ処理待機状態に移行する。変数ＳＴはこ
の制御回路の状態を示すものて初期状態から定常状態ま
でて０から４まて変化する。
処理待機状態に於て、ＦＧか入力されると（ステップＳ
３）速度制御情報ＥＳ及び速度補正情報ＡＳの更新を行
い、一方、ＰＧが入力されると（ステップＳ４）位相制
御情報ＥＰ及び位相補正情報ＡＰの更新を行う。そして
、夫々の更新処理の後、出力制御情報ＣＴｔｊ：Ｅ Ｓ
。
３）速度制御情報ＥＳ及び速度補正情報ＡＳの更新を行
い、一方、ＰＧが入力されると（ステップＳ４）位相制
御情報ＥＰ及び位相補正情報ＡＰの更新を行う。そして
、夫々の更新処理の後、出力制御情報ＣＴｔｊ：Ｅ Ｓ
。
ＥＰ、ＡＳ及びＡＰの和として演算しくステップＳ１６
，５２７）、該情報ＣＴの更新を行う。
，５２７）、該情報ＣＴの更新を行う。
以下、初期状態から順を追って説明する。
ＦＧか入力されると（ステップＳ３）、ステップＳ６へ
行き、このＦＧと直前のＦＧの入力時刻の差ＴＥか演算
され、一方速度基準信号Ｒ３の時間差ＸＥも演算される
。これらは夫々ＦＧ、Ｒ３の周期を示しており、速度差
情報ＳＤはこれらの関数Ｆａ （ＴＥ、ＸＥ）で与えら
れる。速度制御情報ＥＳはこの速度差情報ＳＤの関数Ｆ
ｓ （ＳＤ）で与えられ、速度状態情報ＳＳは速度差情
報ＳＤの正負によって与えられる。但し、速度制御のル
ープフィルタに対応する処理を行う場合は速度差情報Ｓ
Ｄに従う速度エラー情報ＳＥを所定期間蓄積し、これら
の蓄積情報から速度制御情報ＥＳを得ればよい。５Ｔ＝
０の時は、ステップＳ７を介してステップＳ８へ行き、
速度差情報の絶対値ＳＤＩが所定値ＴＨＩより小さいか
否かが常に監視される。
行き、このＦＧと直前のＦＧの入力時刻の差ＴＥか演算
され、一方速度基準信号Ｒ３の時間差ＸＥも演算される
。これらは夫々ＦＧ、Ｒ３の周期を示しており、速度差
情報ＳＤはこれらの関数Ｆａ （ＴＥ、ＸＥ）で与えら
れる。速度制御情報ＥＳはこの速度差情報ＳＤの関数Ｆ
ｓ （ＳＤ）で与えられ、速度状態情報ＳＳは速度差情
報ＳＤの正負によって与えられる。但し、速度制御のル
ープフィルタに対応する処理を行う場合は速度差情報Ｓ
Ｄに従う速度エラー情報ＳＥを所定期間蓄積し、これら
の蓄積情報から速度制御情報ＥＳを得ればよい。５Ｔ＝
０の時は、ステップＳ７を介してステップＳ８へ行き、
速度差情報の絶対値ＳＤＩが所定値ＴＨＩより小さいか
否かが常に監視される。
回転速度か目標速度に近づくまでは
ＳＤ ｌ ＞ＴＨ１てあり、速度補正情報ＡＳは常にＯ
とされ（ステップ５１４）、出力制御情報ＣＴは速度制
御情報ＥＳのみの更新か反映されたものとなる。
とされ（ステップ５１４）、出力制御情報ＣＴは速度制
御情報ＥＳのみの更新か反映されたものとなる。
一方、ＰＧか入力されると、ステップ
Ｓ１７へ行き、ＰＧの入力時刻と直前の位相基準信号Ｒ
Ｐの入力時刻との差ＺＥを演算し、隣接する位相基準信
号ＲＰの時間差ＲＥに対しＺＥ≦％ＲＰてあれば、ＺＥ
を位相差情報ＰＤとし、ＺＥ＞局ＲＰてあればＲＰ−Ｚ
Ｅを位相差情報ＰＤとする。また、位相エラー情報ＰＥ
はＰＤの関数Ｆ、（ＰＤ）て与えられ、位相状態情報Ｓ
Ｐは位相差情報ＰＤの正負によって与えられる。
Ｐの入力時刻との差ＺＥを演算し、隣接する位相基準信
号ＲＰの時間差ＲＥに対しＺＥ≦％ＲＰてあれば、ＺＥ
を位相差情報ＰＤとし、ＺＥ＞局ＲＰてあればＲＰ−Ｚ
Ｅを位相差情報ＰＤとする。また、位相エラー情報ＰＥ
はＰＤの関数Ｆ、（ＰＤ）て与えられ、位相状態情報Ｓ
Ｐは位相差情報ＰＤの正負によって与えられる。
回転速度か目標速度に近づくまてはＳＴ−〇であるのて
（ステップ５１８）、位相制御情報ＥＰ位相補正情報Ａ
Ｐは０とされ（ステップ５２５）、ステップ３２６て出
力制御情報ＣＴの更新は行われない。
（ステップ５１８）、位相制御情報ＥＰ位相補正情報Ａ
Ｐは０とされ（ステップ５２５）、ステップ３２６て出
力制御情報ＣＴの更新は行われない。
モータ１の回転速度か目標速度に近づきＳＤＩ＜ＴＨＩ
と判定されると（ステップＳ８）、ＳＴに１を置数しく
ステップＳ９）、速度補正情報ＡＳをリセット（ステッ
プ５ＩＯ）Ｌ／た後、この速度補正情報ＡＳに速度状態
情報ＳＳを積算していく（ステップ５１５）。５Ｔ＝１
の場合、ステップＳｌｌからステップＳ１５へ行くのて
、速度制御情報ＥＳ、速度補正情報ＡＳ共次々に更新さ
れることになり、モータｌの回転速度は目標速度に更に
近づくことになる。
と判定されると（ステップＳ８）、ＳＴに１を置数しく
ステップＳ９）、速度補正情報ＡＳをリセット（ステッ
プ５ＩＯ）Ｌ／た後、この速度補正情報ＡＳに速度状態
情報ＳＳを積算していく（ステップ５１５）。５Ｔ＝１
の場合、ステップＳｌｌからステップＳ１５へ行くのて
、速度制御情報ＥＳ、速度補正情報ＡＳ共次々に更新さ
れることになり、モータｌの回転速度は目標速度に更に
近づくことになる。
ＳＴ＝ １の状態て、モータ１の回転速度が更に目標速
度に近づき、ｌ ＳＤ ｌ ＜ＴＨ２となると（ステッ
プ５ｌｌ）、５Ｔ＝２とされ（ステップ５１２）、蓄積
されていた所定期間分の位相エラー情報ＰＥを全てプリ
セットデータＰＲで置換する（ステップ５１３）。そし
て、速度補正情報ＡＳを０としくステップ ５１４）、速度制御情報ＥＳのみの更新を行う。
度に近づき、ｌ ＳＤ ｌ ＜ＴＨ２となると（ステッ
プ５ｌｌ）、５Ｔ＝２とされ（ステップ５１２）、蓄積
されていた所定期間分の位相エラー情報ＰＥを全てプリ
セットデータＰＲで置換する（ステップ５１３）。そし
て、速度補正情報ＡＳを０としくステップ ５１４）、速度制御情報ＥＳのみの更新を行う。
一方、５Ｔ＝２ては、ステップ３１８からステップＳ１
９を介してステップＳ２０へ行き、これまてＯであった
位相補正情報ＡＰに位相状態情報ＳＰを積算していく。
９を介してステップＳ２０へ行き、これまてＯであった
位相補正情報ＡＰに位相状態情報ＳＰを積算していく。
そして、所定期間分の位相エラー情報ＰＥ （ｔ）〜Ｐ
Ｅ（ｔ−ｎ）に対して第１図のデジタルフィルタフに相
当する演算を施し、位相制御情報ＥＰを得る（ステップ
５２１）。その後上記ＰＥ （ｔ）〜ＰＥ（ｔ−ｎ）を
ＰＥ （ｔ−１） 〜ＰＥ （ｔ −ｎ−１）にシフト
しくステップ５２２）、新たな位相制御情報ＥＰ及び位
相補正情報ＡＰに従い、出力制御情報ＣＴの更新を行い
（ステップ５２６）位相制御か実行される。
Ｅ（ｔ−ｎ）に対して第１図のデジタルフィルタフに相
当する演算を施し、位相制御情報ＥＰを得る（ステップ
５２１）。その後上記ＰＥ （ｔ）〜ＰＥ（ｔ−ｎ）を
ＰＥ （ｔ−１） 〜ＰＥ （ｔ −ｎ−１）にシフト
しくステップ５２２）、新たな位相制御情報ＥＰ及び位
相補正情報ＡＰに従い、出力制御情報ＣＴの更新を行い
（ステップ５２６）位相制御か実行される。
５Ｔ＝２に於て、回転位相か目標位相にほぼ一致したら
、位相差情報の絶対値ＩＰＤＩか小さな所定値ＴＨ３未
満となり、これを判定して（ステップ５１９）、５Ｔ＝
３としくステップ５２３）、速度補正情報ＡＳをリセッ
トする（ステップ５２４）と共に、位相制御情報ＥＰ、
位相補正情報ＡＰ共に０とする。モしてＳＴ＝ １の場
合と同様に速度制御、速度補正のみを行う。
、位相差情報の絶対値ＩＰＤＩか小さな所定値ＴＨ３未
満となり、これを判定して（ステップ５１９）、５Ｔ＝
３としくステップ５２３）、速度補正情報ＡＳをリセッ
トする（ステップ５２４）と共に、位相制御情報ＥＰ、
位相補正情報ＡＰ共に０とする。モしてＳＴ＝ １の場
合と同様に速度制御、速度補正のみを行う。
５Ｔ＝３に於て、速度差情報の絶対値か再び所定値ＴＨ
２未満になると（ステップ５ｌｌ）、５Ｔ＝４としくス
テップ５１２）、所定期間の位相エラー情報ＰＥ （ｔ
） 〜ＰＥ （ｔ−ｎ）をプリセットして、５Ｔ＝２の
場合と同様に位相制御９位相補正処理を行う。
２未満になると（ステップ５ｌｌ）、５Ｔ＝４としくス
テップ５１２）、所定期間の位相エラー情報ＰＥ （ｔ
） 〜ＰＥ （ｔ−ｎ）をプリセットして、５Ｔ＝２の
場合と同様に位相制御９位相補正処理を行う。
処理待機状態に於て、操作部１３から記録または再生の
停止かＳ／Ｓ入力として与えられると（ステップＳ５）
、出力制御情報ＣＴを直ちに０としモータ１の回転を停
止する。
停止かＳ／Ｓ入力として与えられると（ステップＳ５）
、出力制御情報ＣＴを直ちに０としモータ１の回転を停
止する。
上述の如きマイクロコンピュータを用いたソフトウェア
処理においても第１図の装置と同様の効果か得られる。
処理においても第１図の装置と同様の効果か得られる。
［発明の効果］
以上、説明した様に本発明によれば位相制御を強くかけ
ても速やかに制御引込状態に移行型き、かつ定常状態に
於ても安定した動作を行う回転位相制御装置が得られる
。
ても速やかに制御引込状態に移行型き、かつ定常状態に
於ても安定した動作を行う回転位相制御装置が得られる
。
第１図は本発明をＶＴＲの回転シリンダ制御系に適用し
た一実施例の構成を示す図、第２図は第１図の動作を説
明するためのタイミングチャート、 第３図は第１図の破線部内の処理をマイクロコンピュー
タのソフトウェア処理にて行う場合の動作を示すフロー
チャートである。 ｌはモータ、３は回転位相検出器、５は基準信号発生器
、６は位相検波回路、７は位相補償を行うディジタルフ
ィルタ、８は加算器、９はプリセットデータ発生器、１
１は駆動回路、１２は制御回路、１８は位相制御オンオ
フ用スイッチである。
た一実施例の構成を示す図、第２図は第１図の動作を説
明するためのタイミングチャート、 第３図は第１図の破線部内の処理をマイクロコンピュー
タのソフトウェア処理にて行う場合の動作を示すフロー
チャートである。 ｌはモータ、３は回転位相検出器、５は基準信号発生器
、６は位相検波回路、７は位相補償を行うディジタルフ
ィルタ、８は加算器、９はプリセットデータ発生器、１
１は駆動回路、１２は制御回路、１８は位相制御オンオ
フ用スイッチである。
Claims (2)
- （１）回転体の回転速度を制御する速度制御手段と、前
記回転体の回転位相を制御する位 相制御手段とを具え、前記回転体の回転位 相と基準位相との位相差が所定範囲内に 入ったことに応じて前記位相制御手段を暫 時非作動状態とすることを特徴とする回転 位相制御装置。 - （２）前記非作動状態に於て、前記回転速度が所定範囲
内に入ったことに応じて前記位相 制御手段を再び作動状態とすることを特徴 とする特許請求の範囲第（１）項記載の回 転位相制御装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1014351A JP2877326B2 (ja) | 1989-01-24 | 1989-01-24 | 回転位相制御装置 |
| US07/893,564 US5335189A (en) | 1989-01-21 | 1992-06-03 | Rotation phase control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1014351A JP2877326B2 (ja) | 1989-01-24 | 1989-01-24 | 回転位相制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02197281A true JPH02197281A (ja) | 1990-08-03 |
| JP2877326B2 JP2877326B2 (ja) | 1999-03-31 |
Family
ID=11858648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1014351A Expired - Fee Related JP2877326B2 (ja) | 1989-01-21 | 1989-01-24 | 回転位相制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2877326B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04193086A (ja) * | 1990-11-26 | 1992-07-13 | Mitsubishi Electric Corp | モータ制御装置 |
| JPH04296913A (ja) * | 1991-03-26 | 1992-10-21 | Sanyo Electric Co Ltd | 位相制御回路 |
| JP2007520989A (ja) * | 2004-02-05 | 2007-07-26 | ダイソン・テクノロジー・リミテッド | 電気機械の制御 |
-
1989
- 1989-01-24 JP JP1014351A patent/JP2877326B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04193086A (ja) * | 1990-11-26 | 1992-07-13 | Mitsubishi Electric Corp | モータ制御装置 |
| JPH04296913A (ja) * | 1991-03-26 | 1992-10-21 | Sanyo Electric Co Ltd | 位相制御回路 |
| JP2007520989A (ja) * | 2004-02-05 | 2007-07-26 | ダイソン・テクノロジー・リミテッド | 電気機械の制御 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2877326B2 (ja) | 1999-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4689540A (en) | Position control in a D.C. motor | |
| EP0273389B1 (en) | Channel selection apparatus having automatic frequency compensation for transmission frequency error | |
| JPH02197281A (ja) | 回転位相制御装置 | |
| JP3851064B2 (ja) | Ｐｌｌシンセサイザ | |
| US5335189A (en) | Rotation phase control device | |
| EP0572161B1 (en) | AGC with non-linear gain for PLL circuits | |
| JPH02197283A (ja) | 回転制御装置 | |
| JPH02193586A (ja) | 回転位相制御装置 | |
| JPH0634608B2 (ja) | サ−ボ回路 | |
| JPS6142766A (ja) | テンシヨンサ−ボ回路 | |
| JPS5854883A (ja) | デイジタル計算機による電動機の制御方法 | |
| JP2598383Y2 (ja) | インバ−タ制御装置 | |
| JPH04340387A (ja) | 電動機の制御装置 | |
| JPH11340762A (ja) | 自動レベル制御回路 | |
| JPS5880156A (ja) | Ｖｔｒのキヤプスタン制御方法 | |
| JP2815351B2 (ja) | モータ駆動回路 | |
| JPH01252013A (ja) | 自動利得調整回路 | |
| JPS60100216A (ja) | 位相制御装置 | |
| JPH0834702B2 (ja) | モータの速度制御装置 | |
| JPH0629837A (ja) | 位相同期回路 | |
| JPH0748622B2 (ja) | Ａｇｃ増幅器 | |
| JPS62125560A (ja) | キヤプスタン速度制御装置 | |
| JPS63142559A (ja) | キヤプスタン制御装置 | |
| JPH0732616B2 (ja) | モ−タ制御装置 | |
| JPH02174580A (ja) | サーボモータ制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090122 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |