JPH04296936A - マイクロコンピュータのテスト・モード設定回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マイクロコンピュータ
のテスト・モード設定回路に関する。

【０００２】

【従来の技術】従来、マイクロコンピュータやゲートア
レイなどのＬＳＩのテストを行うときは、ある特定の端
子（以後テスト端子という）に、ある特定の電圧を加え
ることによりテスト・モードに設定していた。

【０００３】図３は従来のテスト・モード設定回路と被
テスト回路のブロック図の一例である。テスト端子１へ
の入力は、テスト・モード設定信号Ｓ６になり、データ
・セレクタ８のデータ選択入力（Ｓ端子）に接続される
。データ・セレクタ８の一方のデータ入力（Ａ端子）に
は入力端子９が接続され、他の一方のデータ入力（Ｂ端
子）には他の回路１０の出力が接続される。

【０００４】動作を説明すると、Ｓ端子がハイ・レベル
のときＡ端子のデータが選択され、ロウ・レベルのとき
Ｂ端子へのデータが選択されるものとすると、図３の回
路では、テスト端子１にロウ・レベルの信号Ｓ６を入力
すると通常動作のモード（以後動作モードという）にな
り、回路１０の出力が被テスト回路１１に入力され、テ
スト端子１にハイ・レベルの信号Ｓ６を入力するとテス
ト・モードに設定され、入力端子９への入力が被テスト
回路１１に入力され、外部から被テスト回路１１を直接
コントロールできるようになる。

【０００５】図３のテスト・モード設定回路では、専用
にテスト端子１を設けているが、端子数に余裕がないと
きは、通常の信号端子とテスト端子を兼用する必要があ
る。

【０００６】図４（ａ），（ｂ）は、テスト・モード設
定回路において通常の信号端子とテスト端子を兼用する
場合の入力バッファ部の例である。これらの回路では通
常の信号のハイ・レベル以上（電源電圧以上）の高電圧
を入力した時にテスト・モードに設定されるようになっ
ている。動作モード時には、通常高電圧が入力されるこ
とはないので、テスト・モードに設定されることはない
。

【０００７】図４（ａ）の高電圧入力バッファ１２は、
入力電圧を抵抗１３，１４によって分圧し、入力バッフ
ァ１５に入力している。そのため、通常より高い電圧を
入力しなければハイ・レベル、すなわちテスト・モード
への設定と判定されない。図４（ｂ）では、ダイオード
１６，１７，１８による電圧降下を利用して入力電圧を
低下させた電圧を入力バッファ１５に加えており、図４
（ａ）と同様に高電圧を印加しなければハイ・レベルと
判定されない。テスト端子１の入力は、直接、通常の入
力信号１９としても取り込むことができる。

【０００８】従来は以上のようにして、テスト・モード
設定回路を構成していた。

【０００９】

【発明が解決しようとする課題】従来のマイクロコンピ
ュータのテスト回路では、ある電圧レベルを検出するこ
とのみでテスト・モードに設定されるので、動作モード
時にノイズ等により誤って一時的にテスト・モードに入
ってしまうことがありうる。そのような場合には、動作
モードに復帰してもマイクロコンピュータ内部の状態が
変化してしまっていることが考えられ、その後の正常動
作を期待することはできない。そこで、テスト端子は他
の端子以上にノイズ対策が重要になるが、通常テスト端
子の位置は使用者に公開されない。そのため、トラブル
が発生してから対策をとらざるを得なくなる。

【００１０】また、マイクロコンピュータ内部にはＲＯ
Ｍなどの形で、データを内蔵することも多い。内部のデ
ータが正常かどうかをテストするときにもテスト・モー
ドが使用される。内蔵のデータを秘密にする必要がある
ときには、容易にテスト・モードに入るようになってい
ると問題である。なぜならば、第三者がテスト方法を発
見し、内部のＲＯＭのデータを読み出してしまう危険性
があるからである。

【００１１】

【課題を解決するための手段】本発明のマイクロコンピ
ュータのテスト・モード設定回路は、内部をテストする
モードに設定するためにテスト端子を設けたマイクロコ
ンピュータのテスト・モード設定回路において、前記テ
スト端子への入力をシフト・クロックまたはデータとし
て入力するシフト・レジスタで構成された第一のレジス
タと、所定のデータを保持する第二のレジスタと、前記
第一のレジスタのデータと前記第二のレジスタのデータ
を比較して一致するときに前記マイクロコンピュータを
テスト・モードに設定するテスト・モード設定信号を出
力するコンパレータとを備えて構成されている。

【００１２】

【実施例】図１は本発明の第１の実施例のブロック図で
ある。テスト設定回路は、テスト信号Ｓ１をクロックと
しシリアルデータＳ３を入力する第１のレジスタ２と、
予めデータを設定した第２のレジスタ５と、それらのデ
ータを比較してテスト・モード設定信号Ｓ６を出力する
コンパレータ４を有する。

【００１３】動作を説明すると、テスト端子１への入力
信号Ｓ１はシフト・レジスタで構成された第１のレジス
タ２のシフト・クロックになり、入力端子３への入力信
号Ｓ３は第１のレジスタ２の入力データになる。

【００１４】コンパレータ４は第１のレジスタ２のデー
タと第２のレジスタ５のデータを比較し、一致したとき
テスト・モード設定信号Ｓ６を出力してマイクロコンピ
ュータをテスト・モードにする。第２のレジスタ５はＲ
ＯＭなどで構成し、予め所定のデータを設定しておけば
、テスト端子１への入力クロックに同期して入力端子３
に入力されたシリアル・データＳ３が、予め第２のレジ
スタ５に設定されたデータと一致してはじめて、マイク
ロココンピュータがテスト・モードに設定される。

【００１５】図２は本発明の第２の実施例のブロック図
である。本実施例では第２のレジスタ５ａもシフト・レ
ジスタで構成されており、入力端子７への入力信号Ｓ７
がその入力データになる。本例では、シフト・クロック
は第１のレジスタ２のクロック信号Ｓ１と共通になって
いる。本実施例で、テスト端子１への入力クロックＳ１
に同期して入力端子３と入力端子７に入力されたシリア
ル・データＳ３，Ｓ７が一致してはじめてテスト・モー
ド設定信号Ｓ６が出力され、マイクロコンピュータがテ
スト・モードに設定される。

【００１６】図１，２の構成以外には、図２において第
２のレジスタ５ａのシフト・クロックを入力するために
、テスト端子をさらに１本設けてもよい。

【００１７】また、図１，２ではテスト端子１は専用端
子としたが、図４（ａ），（ｂ）の高電圧入力バッファ
１２を用いることによって、テスト端子１は信号入力端
子と兼用することもできる。

【００１８】

【発明の効果】以上説明したように、本発明のマイクロ
コンピュータのテスト・モード設定回路によれば、第一
のレジスタ、第二のレジスタのデータが一致して初めて
テスト・モードに設定されるので、ノイズなどによって
誤ってテスト・モードに設定されることはない。また、
第三者がテスト・モードに設定する方法を解読すること
も不可能である。なぜならば、テスト端子，入力端子の
位置および第１のレジスタ，第２のレジスタとの関係の
全てを解読しなければテスト・モードに設定することは
不可能であるからである。

【図面の簡単な説明】

【図１】本発明の第１の実施例のブロック図である。

【図２】本発明の第２の実施例のブロック図である。

【図３】従来のマイクロコンピュータのテスト・モード
設定回路と被テスト回路の一例のブロック図である。

【図４】テスト・モード設定回路の入力バッファの一例
の回路図である。

【符号の説明】 １　　　　テスト端子 ２　　　　第１のレジスタ ３　　　　入力端子 ４　　　　コンパレータ ５，５ａ　　　　第２のレジスタ ６　　　　テスト・モード設定回路 ７　　　　入力端子 ８　　　　データ・セレクタ ９　　　　入力端子 １０　　　　回路 １１　　　　被テスト回路 １２　　　　高電圧入力バッファ １３，１４　　　　抵抗 １５　　　　入力バッファ １６，１７，１８　　　　ダイオード １９　　　　入力信号

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　内部をテストするモードに設定するた
   めにテスト端子を設けたマイクロコンピュータのテスト
   ・モード設定回路において、前記テスト端子への入力を
   シフト・クロックまたはデータとして入力するシフト・
   レジスタで構成された第一のレジスタと、所定のデータ
   を保持する第二のレジスタと、前記第一のレジスタのデ
   ータと前記第二のレジスタのデータを比較して一致する
   ときに前記マイクロコンピュータをテスト・モードに設
   定するテスト・モード設定信号を出力するコンパレータ
   とを備えたことを特徴とするマイクロコンピュータのテ
   スト・モード設定回路。