JPH04296963A - マルチプロセッサシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、プロセス間通信を実行
可能にしたマルチプロセッサシステムに関するものであ
る。

【０００２】

【従来の技術】最近のコンピュータは、ますます処理能
力の強化が要求されるようになっており、その一環とし
て、一つのオペレーティング・システム（ＯＳ）の制御
の下で一つの処理を複数のプロセスが連帯して実行可能
にしたマルチプロセッサシステムが用いられている。

【０００３】このようなマルチプロセッサシステムでは
、プロセス間の相互作用を行うためのデータの受け渡し
が必要であり、このための手段として、プロセス間通信
（Ｉｎｔｅｒ　　Ｐｒｏｃｅｓｓ　　Ｃｏｍｍｕｎｉｃ
ａｔｉｏｎ、以下、ＩＰＣと略称する。）が知られてい
る。

【０００４】この場合、このようなＩＰＣには、大別し
て２種類の方法があり、一つには、共用メモリを利用す
る共用メモリ方式であり、もう一方は、通信回線を利用
した通信回線方式である。ここで、前者の共用メモリ方
式は、共用メモリのある領域を各プロセッサが共有し、
その領域に対してデータを読み込んだり書き込んだりし
て、必要なデータの受け渡しを行うものであり、後者の
通信回線方式は、共用メモリを使用することなく、直接
相手にメッセージの形でデータの受け渡しを行うもので
ある。

【０００５】現在のマルチプロセッサシステムにおいて
は、このような共用メモリ方式または通信回線方式のい
ずれか一方を採用することによりＩＰＣを実現している
が、これら共有メモリ方式と通信回線方式を比較した場
合、一般には前者の共有メモリ方式が通信回線方式に比
べて高速通信が可能であるとされている。

【０００６】一例として、既に商品化されているシステ
ムにおいても、Ｅｎｃｏｒｅ社のＭｕｌｔｉｍｕｘ（共
有メモリ方式）では、約１マイクロ秒でデータの受け渡
しのための通信が可能であるのに対して、Ｉｎｔｅｌ社
のＨｙｐｅｒ　　Ｃｕｂｅ（通信回線方式）では、数百
マイクロ秒も必要としている。

【０００７】しかし、共有メモリ方式にも問題がないわ
けでなく、マルチプロセッサシステムを構成するプロセ
ッサの数が増加してＩＰＣのための回線が増加すると、
共有メモリの所定領域への同時アクセスがボトルネック
となり、データ受け渡しのための通信速度が大幅に遅く
なる。

【０００８】したがって、これら共有メモリ方式および
通信回線方式のものがより高速で効率的な通信をできる
かということについては、マルチプロセッサシステムそ
のものの構成やシステムにかかる負荷の状況などに大き
く依存する。

【０００９】ところで、現在のマルチプロセッサシステ
ムでは、ＩＰＣを実現するための通信方式は、共有メモ
リ方式または通信回線方式のいずれかを固定的に採用し
ている。このために、例えば、共有メモリ方式を固定的
に採用してしまうと、上述したような状況では、通信回
線方式が有利であると考えられても、あえて不利な共用
メモリ方式をそのまま使用しなければならず、逆に、通
信回線方式を固定的に採用しても、共用メモリ方式が有
利であると考えられても、あえて不利な通信回線方式を
そのまま使用しなければならないなど、現状にそぐわな
い不利な通信方式に起因してデータ受け渡しのための通
信速度が大幅に遅くなるなどの不都合を招くことがあっ
た。

【００１０】

【発明が解決しようとする課題】このように従来のマル
チプロセッサシステムでは、ＩＰＣを実現するための通
信方式が固定的に設定されているため、システムの状況
によって不利な通信方式がそのまま適用されることがあ
り、このような現状にそぐわない通信方式を用いること
によりデータ受け渡しのための通信速度が大幅に遅くな
るなどの不都合を招いていた。

【００１１】本発明は、上記事情に鑑みてなされたもの
で、システムの状況に応じて最適な通信方式を選択的に
採用することができ、データ受け渡しのための通信速度
の遅れを回避でき、合理的で高速なＩＰＣを実現できる
マルチプロセッサシステムを提供することを目的とする
。

【００１２】

【課題を解決するための手段】本発明のマルチプロセッ
サシステムは、複数個のプロセッサを有するものであっ
て、１プロセスに少なくとも２個のプロセッサを利用し
、それぞれのプロセッサについて異なる方式のプロセス
間通信を実行するとともに、最初に通信を完了したプロ
セス間通信方式を採用するように構成している。

【００１３】

【作用】本発明では、１プロセスに２つプロセッサを利
用し、他のプロセスとのＩＰＣが必要になった場合に、
両方のプロセスが同時に同一データにアクセスしたのち
、一方のプロセッサは共用メモリ方式でＩＰＣを実行し
、これと並列的に、他方のプロセッサは通信回線方式で
ＩＰＣを実行し、これらＩＰＣの実行のうち、先にＩＰ
Ｃの実行を成功させた結果を採用することにより、シス
テムの状況に応じて最適な通信方式を選択的に採用する
ことが可能になる。

【００１４】

【実施例】以下、本発明の一実施例を図面にしたがい説
明する。

【００１５】図１は、同実施例の概略的構成を示すもの
である。図において、１はバスで、このバス１には、複
数のプロセッサ（ＣＰＵ）２を接続するとともに、共用
メモリ領域３１を含む主記憶部３を接続している。

【００１６】この場合、同実施例のＩＰＣ方式では、同
一データを転送するために２つのプロセッサ２を利用す
るものとして、複数のプロセッサ２のうち、図示する２
つのプロセッサ２を第１のプロセス（送信プロセス）４
、他の２つのプロセッサ２を第２のプロセス（受信プロ
セス）５にそれぞれ適用し、これら第１のプロセス４と
第２プロセス５の間でＩＰＣを実行するものとしている
。

【００１７】そして、第１のプロセス４については、一
方のプロセッサ２で共用メモリ方式によるＩＰＣを実行
すると同時に、他方のプロセッサ２で通信回線方式によ
るＩＰＣを実行し、より早く通信できた方のデータを採
用するようなっている。第２のプロセス５についても同
様である。次に、以上のように構成した実施例の動作を
説明する。まず、第１のプロセス（送信プロセス）４に
ついては、図２のフローチャートにより処理が実行され
る。

【００１８】この場合、第１のプロセス４の処理を逐行
する過程で、第２のプロセス５とのＩＰＣが必要になる
とフローチャートがスタートする。まず、ＩＰＣの開始
にあたって、これ以後利用する競合フラグをオフにリセ
ットする（ステップＡ１）。ここでの競合フラグは、主
記憶部３の一部を使用して実現される。

【００１９】そして、これまでのスレッド（スレッド１
）に加えて、新しいスレッド（スレッド２）を起動する
（ステップＡ２）。この場合、スレッド１には、第１の
プロセス４の＃１のプロセッサ２が割り当てられ、共用
メモリ方式によるＩＰＣが実行され、また、スレッド２
には、同第１のプロセス４の＃２のプロセッサ２が割り
当てられ、通信回線方式によるＩＰＣが実行されるよう
になる。また、これらスレッド１、２は並列的に処理が
行われる。

【００２０】この状態で、スレッド１は、主記憶部３の
共用メモリ領域３１に対して書き込み（Ｗｒｉｔｅ）操
作を開始する（ステップＡ３）。次いで、主記憶部３を
使用した競合フラグの送信側競合フラグがｏｎになって
いるかを判断する（ステップＡ４）。ここで、送信側競
合フラグがｏｎになっていなければ、共用メモリ領域３
１への書き込みが成功するまで（ステップＡ５）書き込
み操作を継続する。

【００２１】ここで、スレッド１による共用メモリ領域
３１に対する書き込み操作の途中で、送信側競合フラグ
がｏｎになったとすると、後述するスレッド２によるＩ
ＰＣが先に成功したと判断して、スレッド１を終了する
（ステップＡ６）。

【００２２】一方、後述するスレッド２によるＩＰＣが
成功する前に共用メモリ領域３１に対する書き込みが成
功したとすると、送信側競合フラグをｏｎにセットして
（ステップＡ７）、その後の処理を継続するようになる
（ステップＡ８）。

【００２３】一方、スレッド２は、上述したスレッド１
と同時に、相手プロセス、つまり第２のプロセス（受信
プロセス）５に対するダイレクトなメッセージ転送を開
始する（ステップＡ９）。この場合、スレッド２による
通信回線方式のＩＰＣは、上述したスレッド１による共
有メモリ方式の場合と対象的に、仮にスレッド１に先を
越されてもメッセージ転送だけは完了しなければならな
い。したがって、ここでは、相手の第２のプロセス（受
信プロセス）５での受信成功のｒｅｐｌａｙメッセージ
を受け取るまで待機する（ステップＡ１０）。

【００２４】この状態で、第２のプロセス（受信プロセ
ス）５からのｒｅｐｌａｙメッセージを受け取ると、送
信側競合フラグがｏｎになっているかを判断する（ステ
ップＡ１１）。

【００２５】ここで、第２のプロセス（受信プロセス）
５からのｒｅｐｌａｙメッセージを受け取る前に送信側
競合フラグがｏｎになったとすると、上述したスレッド
１によるＩＰＣが先に成功したと判断して、スレッド２
を終了する（ステップＡ１２）。一方、スレッド１によ
るＩＰＣが成功する前に第２のプロセス（受信プロセス
）５からのｒｅｐｌａｙメッセージを受け取る前に成功
したとすると、送信側競合フラグをｏｎにセットして（
ステップＡ１３）、その後の処理を継続するようになる
（ステップＡ１４）。次に、第２のプロセス（受信プロ
セス）５においては、図３のフローチャートにより処理
が実行される。

【００２６】この場合も、第２のプロセス５の処理を逐
行する過程で、第１のプロセス４とのＩＰＣが必要にな
るとフローチャートがスタートする。まず、ＩＰＣの開
始にあたって、これ以後利用する受信側競合フラグをオ
フにリセットする（ステップＢ１）。ここでの競合フラ
グは、主記憶部３の一部を使用して実現される。

【００２７】そして、これまでのスレッド（スレッド１
）に加えて、新しいスレッド（スレッド２）を起動する
（ステップＢ２）。この場合、スレッド１には、第２の
プロセス５の＃１のプロセッサ２が割り当てられ、共用
メモリ方式によるＩＰＣが実行され、また、スレッド２
には、同第２のプロセス５の＃２のプロセッサ２が割り
当てられ、通信回線方式によるＩＰＣが実行されるよう
になる。また、これらスレッド１、２は並列的に処理が
行われる。

【００２８】この状態で、スレッド１は、主記憶部３の
共用メモリ領域３１に対して読み出し（Ｒｅａｄ）処理
を開始する（ステップＢ３）。次いで、受信側競合フラ
グがｏｎになっているかを判断する（ステップＢ４）。 ここで、受信側競合フラグがｏｎになっていなければ、
共用メモリ領域３１に対する読み出しが成功するまで（
ステップＢ５）読み出し操作を継続する。

【００２９】ここで、スレッド１による共用メモリ領域
３１に対する読み出しの途中で、受信側競合フラグがｏ
ｎになったとすると、後述するスレッド２によるＩＰＣ
が先に成功したと判断して、スレッド１を終了する（ス
テップＢ６）。

【００３０】一方、後述するスレッド２によるＩＰＣが
成功する前に共用メモリ領域３１に対する読み出しに成
功したとすると、受信側競合フラグをｏｎにセットして
（ステップＢ７）、その後の処理を継続するようになる
（ステップＢ８）。

【００３１】一方、スレッド２は、上述したスレッド１
と同時に、相手プロセス、つまり第１のプロセス（送信
プロセス）４からのメッセージの受信を開始する（ステ
ップＢ９）。次に、受信側競合フラグがｏｎになってい
るかを判断する（ステップＢ１０）。ここで、受信側競
合フラグがｏｎになっていなければ、メッセージ受信が
成功するまで（ステップＢ１１）受信を継続する。

【００３２】ここで、メッセージ受信が成功する前に、
受信側競合フラグがｏｎになったとすると、前述したス
レッド１によるＩＰＣが先に成功したことになるが、こ
の場合は、メッセージ受信を継続し（ステップＢ１２）
、受信が成功して（ステップＢ１３）、相手側にｒｅｐ
ｌａｙメッセージを転送した後に（ステップＢ１４）、
スレッド２を終了する（ステップＢ１５）。

【００３３】一方、前述したスレッド１によるＩＰＣが
成功する前にメッセージ受信に成功したとすると、受信
側競合フラグをｏｎにセットし（ステップＢ１６）、相
手側にｒｅｐｌａｙメッセージを転送した後に（ステッ
プＢ１７）、処理を継続するようになる（ステップＢ１
８）。

【００３４】したがって、このようにすれば、プロセス
の処理を逐行する過程で、他のブロセスとのＩＰＣが必
要になった場合に、２つのプロセッサ２に対して別々の
方式でＩＰＣを実行し、先にＩＰＣを成功した結果を利
用するようになるので、システムの多様な状況、つまり
通信回線の使用効率や共用メモリ領域３１へのアクセス
頻度などを反映した、より適切な方式によるＩＰＣを実
現することができる。このことは、例えば、図４に示す
ように共用メモリ領域３１に対する各プロセッサ２から
のアクセスが少ない場合には、ＩＰＣとして共用メモリ
方式が先に成功することから、この場合に有利な共用メ
モリ方式が採用され、一方、図５に示すように多数のプ
ロセスがＩＰＣを実行していて共有メモリ領域３１への
競合が激しいときには、通信回線方式が先に成功するこ
とから、この場合に有利な通信回線方式が採用されるよ
うになり、いずれにしてもその場の状況に応じて適切な
ＩＰＣが選択され、高速なＩＰＣが実現できることにな
る。

【００３５】なお、本発明は上記実施例にのみ限定され
ず、要旨を変更しない範囲で適宜変形して実施できる。 例えば、上述した実施例では、スレッド１とスレッド２
は同時に並列的処理を行うようにしたが、これらスレッ
ド１とスレッド２による処理は厳密に同時である必要は
なく、一方を実行したのち少し待って、他方を実行する
ような方法を採用してもよい。要は、並列的に２つの方
式を実行することである。

【００３６】

【発明の効果】本発明のマルチプロセッサシステムは、
２つのスレッドを異なるプロセッサに割り当て、これら
プロセッサについてそれぞれ共用メモリ方式、通信回線
方式の異なる方式を用いてＩＰＣを並列的に実行し、先
にＩＰＣを成功した結果を利用して、これ以降の処理を
継続するようにしているので、共用メモリや通信回線の
アクセス頻度によって左右されるシステムの多様な状況
に応じた最適なＩＰＣ方式が自動的に選択することがで
きることになり、現状にあった通信方式を用いることに
よりデータ受け渡しのための通信速度を早めることが可
能となり、高速なＩＰＣを実現することができる。

【図面の簡単な説明】

【図１】本発明の一実施例の概略的構成を示す図。

【図２】図１で示す実施例の動作を説明するためのフロ
ーチャート。

【図３】図１で示す実施例の動作を説明するためのフロ
ーチャート。

【図４】図１で示す実施例の動作を説明するための図。

【図５】図１で示す実施例の動作を説明するための図。

【符号の説明】

１…バス、２…プロセッサ、３…主記憶部、３１…共用
メモリ領域、４、５…プロセス。

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　複数個のプロセッサを有するマルチプ
   ロセッサシステムにおいて、１プロセスに少なくとも２
   個のプロセッサを利用し、それぞれのプロセッサについ
   て異なる方式のプロセス間通信を実行するとともに、最
   初に通信を完了したプロセス間通信方式を採用すること
   を特徴とするマルチプロセッサシステム。