JPH04298084A - Josephson junction element and manufacture thereof - Google Patents
Josephson junction element and manufacture thereofInfo
- Publication number
- JPH04298084A JPH04298084A JP3063384A JP6338491A JPH04298084A JP H04298084 A JPH04298084 A JP H04298084A JP 3063384 A JP3063384 A JP 3063384A JP 6338491 A JP6338491 A JP 6338491A JP H04298084 A JPH04298084 A JP H04298084A
- Authority
- JP
- Japan
- Prior art keywords
- junction
- layer
- hfox
- barrier layer
- overlayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
Description
【0001】0001
【産業上の利用分野】本発明はジョセフソン接合素子及
びその製造方法に関する。ジョセフソン接合は高速性に
優れ、低消費電力という特徴をもつため、これらの特徴
をいかした高速処理がジョセフソン集積回路により可能
となる。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a Josephson junction device and a method of manufacturing the same. Josephson junctions are characterized by excellent high speed performance and low power consumption, so high-speed processing that takes advantage of these features becomes possible with Josephson integrated circuits.
【0002】0002
【従来の技術】従来、ジョセフソン集積回路用接合材料
としては、電極としてNb(ニオブ)、オーバーレイア
層としてAl(アルミニウム)、接合バリアとしてAl
OxからなるNb/Al−AlOx/Nb接合が良好な
特性を示すことから、広く用いられている。[Prior Art] Conventionally, bonding materials for Josephson integrated circuits include Nb (niobium) as an electrode, Al (aluminum) as an overlayer layer, and Al as a bonding barrier.
Nb/Al-AlOx/Nb junctions made of Ox exhibit good characteristics and are therefore widely used.
【0003】0003
【発明が解決しようとする課題】しかしながら、従来の
Nb/Al−AlOx/Nb接合を用いたジョセフソン
接合素子においては、図6(a)に示す作成直後の電流
−電圧特性が、200℃程度の熱処理により、図6(b
)に示すような特性の劣化が生じる。この原因はNbは
融点が2468℃の高融点金属であるのに対して、Al
は660℃の低融点金属であることに起因すると考えら
れる。即ち、Nb薄膜の粒界を通してAlが比較的低温
で拡散してしまうためである。図7(a)に示すNb/
Al−AlOx/Nb接合に200℃、1時間の熱処理
を加えてオージェ分析で調べると、図7(b)から明ら
かなように、Nb/Al界面がダレていることがわかる
。図1で示した特性の劣化はこの接合界面のダレが原因
である。[Problems to be Solved by the Invention] However, in a Josephson junction element using a conventional Nb/Al-AlOx/Nb junction, the current-voltage characteristic immediately after fabrication shown in FIG. By the heat treatment of Fig. 6(b)
) Deterioration of characteristics occurs as shown in (). The reason for this is that Nb is a high melting point metal with a melting point of 2468°C, while Al
This is thought to be due to the fact that it is a metal with a low melting point of 660°C. That is, this is because Al diffuses through the grain boundaries of the Nb thin film at a relatively low temperature. Nb/ shown in Figure 7(a)
When the Al-AlOx/Nb junction was heat treated at 200° C. for 1 hour and examined by Auger analysis, it was found that the Nb/Al interface was sagging, as is clear from FIG. 7(b). The deterioration of the characteristics shown in FIG. 1 is caused by this sag at the bonding interface.
【0004】従って、ジョセフソン接合の熱処理に対す
る耐性を向上させることが、今後の大規模な集積回路を
目指す上で大きな課題となっている。そこで本発明は、
耐熱性に優れたジョセフソン接合素子及びその製造方法
を提供することを目的とする。[0004] Therefore, improving the resistance of Josephson junctions to heat treatment has become a major issue in the pursuit of future large-scale integrated circuits. Therefore, the present invention
An object of the present invention is to provide a Josephson junction element with excellent heat resistance and a method for manufacturing the same.
【0005】[0005]
【課題を解決するための手段】本発明者は、ジョセフソ
ン接合の熱処理に対する耐性を向上させるため、Alに
代わる材料の検討を行った。即ち、オーバーレイア構造
の接合において良好な素子特性を得るためには、接合界
面がクリアであることが重要であるが、その前に、(1
)オーバーレイア層が、十分薄い膜厚であってNb電極
表面を良好に被ってくれる表面被覆性に優れていること
、(2)オーバーレイア層の酸化膜が、接合バリア層と
して熱的安定性及び電気伝導性を同時に満足することが
求められる。[Means for Solving the Problems] In order to improve the resistance of Josephson junctions to heat treatment, the present inventors have investigated materials to replace Al. That is, in order to obtain good device characteristics when bonding an overlayer structure, it is important that the bonding interface is clear, but before that, (1
) The overlayer layer has a sufficiently thin film thickness and has excellent surface coverage that covers the Nb electrode surface well, (2) The oxide film of the overlayer layer has thermal stability as a bonding barrier layer. It is required to satisfy both electrical conductivity and electrical conductivity.
【0006】そこで、ミエデマ理論(A.R.Mied
ema et al.,Physica.100B(1
980)1p.参照)を用いて、Nb電極に対する表面
被覆性を検討した。その結果を図1に示す。
この図から明らかなように、被覆性の良好な金属として
、2つのグループが存在することが判った。1つはAl
を含めた低融点金属のグループ(Be,Al,Si,Z
n,Ga,Ge,Cd,In,Sn,Pd,Bi)、も
う1つはNbを含めた高融点金属のグループ(V,Zr
,Nb,Mo,Hf,Ta,W,Re,Os,Ir)で
あった。[0006] Therefore, the Miedema theory (A.R. Mied
ema et al. , Physica. 100B (1
980) 1p. (Reference) was used to examine the surface coverage of Nb electrodes. The results are shown in Figure 1. As is clear from this figure, it was found that there are two groups of metals with good coating properties. One is Al
A group of low melting point metals including (Be, Al, Si, Z
n, Ga, Ge, Cd, In, Sn, Pd, Bi), and the other is a group of high melting point metals including Nb (V, Zr
, Nb, Mo, Hf, Ta, W, Re, Os, Ir).
【0007】低融点金属のグループは低温拡散が生じ易
いという点から、新しい接合材料としては検討の対象外
とした。従って高融点金属のグループについて、その酸
化膜の熱的安定性及び電気伝導性について考察した。は
じめに、熱的安定性をみる指標として、酸素1個当たり
の酸化物形成エネルギーを調べた。その結果、 Hf
>Zr>Nb>Ta>W>Mo>V>Re>Ir>Os
で順序づけられることが判った。[0007] The low-melting point metal group was excluded from consideration as a new bonding material because low-temperature diffusion is likely to occur. Therefore, we considered the thermal stability and electrical conductivity of oxide films for a group of high-melting point metals. First, we investigated the oxide formation energy per oxygen as an indicator of thermal stability. As a result, Hf
>Zr>Nb>Ta>W>Mo>V>Re>Ir>Os
It turns out that it can be ordered.
【0008】次に、電気伝導性について調べた。接合バ
リア層としては絶縁性があるほうが望ましいと考えられ
る。酸化物を電気的性質から大別すると、(a)絶縁体
、(b)半導体、(c)金属伝導体の3つに分けられる
。そこで、上記の金属について調べると、(a)絶縁体
;HfO2 ,ZrO2 ,Nb2 O5 ,Ta2
O5
(b)半導体;V2 O5
(c)金属伝導体;WO2 ,MoO2 ,ReO2
,IrO2 ,OsO4
に大別される。Next, the electrical conductivity was investigated. It is considered desirable that the junction barrier layer has insulation properties. Oxides can be roughly classified into three types based on their electrical properties: (a) insulators, (b) semiconductors, and (c) metal conductors. Therefore, when investigating the above metals, (a) insulators; HfO2, ZrO2, Nb2 O5, Ta2
O5 (b) Semiconductor; V2 O5 (c) Metal conductor; WO2, MoO2, ReO2
, IrO2, and OsO4.
【0009】以上の結果を総合すると、Hf(ハフニウ
ム)をオーバーレイア層として用い、Hfの酸化物であ
るHfO2 を接合バリア層として用いることにより、
耐熱性を向上させることが予測された。そして本発明者
の実験によれば、このHfオーバーレイア層及びHfO
2 接合バリア層を用いたジョセフソン接合素子がその
素子特性と共に、耐熱性も良好であることを確認した。To summarize the above results, by using Hf (hafnium) as an overlayer layer and HfO2, which is an oxide of Hf, as a junction barrier layer,
It was predicted that this would improve heat resistance. According to the inventor's experiments, this Hf overlayer layer and HfO
2. It was confirmed that the Josephson junction device using the junction barrier layer has good device characteristics and heat resistance.
【0010】従って、上記課題は、Nb又はNbNから
なる下部電極と、前記下部電極上に形成されたHfオー
バーレイア層と、前記Hfオーバーレイア層上に形成さ
れたHfOx接合バリア層と、前記HfOx接合バリア
層上に形成されたNb又はNbNからなる上部電極とを
有することを特徴とするジョセフソン接合素子によって
達成される。[0010] Therefore, the above problem is solved by a lower electrode made of Nb or NbN, an Hf overlayer layer formed on the lower electrode, an HfOx junction barrier layer formed on the Hf overlayer layer, and a HfOx junction barrier layer formed on the Hf overlayer layer. This is achieved by a Josephson junction element characterized by having an upper electrode made of Nb or NbN formed on a junction barrier layer.
【0011】また、上記課題は、基板上に、Nb又はN
bNからなる下部電極を形成する工程と、前記下部電極
上に、Hfオーバーレイア層を形成する工程と、前記H
fオーバーレイア層上に、HfOx接合バリア層を形成
する工程と、前記HfOx接合バリア層上にNb又はN
bNからなる上部電極を形成する工程と、接合面積にパ
ターニングしたマスクを用いて前記上部電極を選択的に
エッチングし、接合部を形成する工程とを有することを
特徴とするジョセフソン接合素子の製造方法によって達
成される。[0011] Furthermore, the above-mentioned problem is solved by the presence of Nb or N on the substrate.
a step of forming a lower electrode made of bN; a step of forming an Hf overlayer layer on the lower electrode;
forming an HfOx junction barrier layer on the f overlayer layer; and forming a HfOx junction barrier layer on the HfOx junction barrier layer;
Manufacturing a Josephson junction element, comprising the steps of forming an upper electrode made of bN, and selectively etching the upper electrode using a mask patterned in the junction area to form a junction. achieved by the method.
【0012】また、上記のジョセフソン接合素子の製造
方法において、前記Hfオーバーレイア層上にHfOx
接合バリア層を形成する工程が、酸化雰囲気中における
熱酸化又は高周波放電酸化により、前記Hfオーバーレ
イア層表面を酸化して、前記HfOx接合バリア層を形
成する工程であるを有することを特徴とするジョセフソ
ン接合素子の製造方法によって達成される。[0012] Furthermore, in the above method for manufacturing a Josephson junction device, HfOx is formed on the Hf overlayer layer.
The step of forming the bonding barrier layer is characterized in that the step of forming the HfOx bonding barrier layer by oxidizing the surface of the Hf overlayer layer by thermal oxidation or high frequency discharge oxidation in an oxidizing atmosphere. This is achieved by a method of manufacturing a Josephson junction device.
【0013】また、上記のジョセフソン接合素子の製造
方法において、前記上部電極を選択的にエッチングして
接合部を形成する工程が、前記Hfオーバーレイア層及
び前記HfOx接合バリア層と反応しないCF4 系を
用いた反応性エッチングにより、前記上部電極を選択的
にエッチングする工程であるを有することを特徴とする
ジョセフソン接合素子の製造方法によって達成される。[0013] Furthermore, in the above method for manufacturing a Josephson junction element, the step of selectively etching the upper electrode to form a junction is performed using a CF4-based material that does not react with the Hf overlayer layer and the HfOx junction barrier layer. This is achieved by a method for manufacturing a Josephson junction element, which comprises the step of selectively etching the upper electrode by reactive etching using a method.
【0014】[0014]
【作用】本発明は、オーバーレイア層にHfを用い、接
合バリア層にHfの酸化物であるHfO2 を用いるこ
とにより、オーバーレイア層としてNb又はNbNから
なる下部電極の表面被覆性に優れ、接合バリア層として
熱的安定性及び電気伝導性に優れていると共に、従来の
Alを用いた場合と比較して耐熱性を向上させることが
できる。[Function] By using Hf for the overlayer layer and HfO2, which is an oxide of Hf, for the bonding barrier layer, the present invention has excellent surface coverage of the lower electrode made of Nb or NbN as the overlayer layer, and the bonding barrier layer is made of Hf. It has excellent thermal stability and electrical conductivity as a barrier layer, and can improve heat resistance compared to the case where conventional Al is used.
【0015】また、その製造プロセスにおいて、Hfオ
ーバーレイア層表面を酸化してHfOx接合バリア層を
容易に形成できることや、Hfオーバーレイア層及びH
fOx接合バリア層をエッチングストップ層としてNb
又はNbNからなる上部電極を選択的にエッチングでき
ることにより、従来のAlを用いた場合と比較しても高
度で複雑な工程を要しない。In addition, in the manufacturing process, an HfOx junction barrier layer can be easily formed by oxidizing the surface of the Hf overlayer layer, and the Hf overlayer layer and HfOx junction barrier layer can be easily formed.
Nb as the fOx junction barrier layer as an etching stop layer
Alternatively, since the upper electrode made of NbN can be selectively etched, a sophisticated and complicated process is not required compared to the conventional case of using Al.
【0016】[0016]
【実施例】以下、本発明を図示する実施例に基づいて説
明する。図2は本発明の一実施例によるジョセフソン接
合素子を示す断面図である。Si基板12上に膜厚20
0nm程度のNb下部電極14が形成されている。そし
てこのNb下部電極14上に、膜厚1〜10nmのHf
オーバーレイア層16及びHfOx接合バリア層18を
介して、膜厚200nm程度のNb上部電極20が設け
られ、オーバーレイア構造をなすNb/Hf−HfOx
/Nb接合を形成している。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be explained below based on illustrative embodiments. FIG. 2 is a cross-sectional view of a Josephson junction device according to an embodiment of the present invention. A film thickness of 20 mm on the Si substrate 12
A Nb lower electrode 14 with a thickness of about 0 nm is formed. Then, on this Nb lower electrode 14, a Hf film with a thickness of 1 to 10 nm is applied.
An Nb upper electrode 20 with a thickness of approximately 200 nm is provided via the overlayer layer 16 and the HfOx junction barrier layer 18, forming an overlayer structure of Nb/Hf-HfOx.
/Nb junction is formed.
【0017】また、これらSi基板12、Nb下部電極
14、Hfオーバーレイア層16、HfOx接合バリア
層18、Nb上部電極20は、膜厚400nmのSiO
2 絶縁膜22によって覆われている。そしてNb上部
電極20及びNb下部電極14上に開口されたコンタク
トホールを介して、それぞれNb上部電極20及びNb
下部電極14に接続する膜厚600nmのNb配線層2
8a、28bが形成されている。Furthermore, these Si substrate 12, Nb lower electrode 14, Hf overlayer layer 16, HfOx junction barrier layer 18, and Nb upper electrode 20 are made of SiO with a thickness of 400 nm.
2 Covered with an insulating film 22. Then, the Nb upper electrode 20 and Nb
Nb wiring layer 2 with a thickness of 600 nm connected to the lower electrode 14
8a and 28b are formed.
【0018】このように本実施例は、Nb下部電極14
上のオーバーレイア層としてHf層を用い、接合バリア
層としてHfOx層を用いることに特徴がある。そして
本実施例によるジョセフソン接合素子を300℃で1時
間の熱処理を行なった後の電流−電圧特性を調べると、
図3に示されるように、論理予測の通りに良好な素子特
性が得られ、特性劣化は観測されなかった。従って、こ
のNb/Hf−HfOx/Nb接合の耐熱性は、従来の
Nb/Al−AlOx/Nb接合に比べて格段に向上す
ることが実証された。As described above, in this embodiment, the Nb lower electrode 14
The feature is that an Hf layer is used as the upper overlayer layer, and an HfOx layer is used as the junction barrier layer. When the current-voltage characteristics of the Josephson junction device according to this example were subjected to heat treatment at 300°C for 1 hour, it was found that
As shown in FIG. 3, good device characteristics were obtained as predicted logically, and no characteristic deterioration was observed. Therefore, it has been demonstrated that the heat resistance of this Nb/Hf-HfOx/Nb junction is significantly improved compared to the conventional Nb/Al-AlOx/Nb junction.
【0019】なお、本実施例において用いたNb上部電
極20及びNb下部電極14の代わりに、NbN上部電
極及びNbN下部電極を用いてもよい。次に、図2に示
すジョセフソン接合素子の製造方法を、図4及び図5を
用いて説明する。同一真空装置内において、真空を破る
ことなくNb/Hf−HfOx/Nb構造を作成する。
即ち、Si基板12上に、DCマグネトロンスパッタ法
を用い、膜厚200nm程度のNb下部電極14を成膜
する。この成膜条件はAr圧力1.3Pa(パスカル)
、印加電圧300V、印加電流2.0Aであり、このと
きの堆積速度は200nm/minである。なお、Si
基板12の代わりに他の基板材料であっても構わないし
、またNbの成膜にDCマグネトロンスパッタを用いる
代わりにRFマグネトロンスパッタを用いてもよい。Note that an NbN upper electrode and a NbN lower electrode may be used instead of the Nb upper electrode 20 and Nb lower electrode 14 used in this embodiment. Next, a method for manufacturing the Josephson junction element shown in FIG. 2 will be described with reference to FIGS. 4 and 5. A Nb/Hf-HfOx/Nb structure is created within the same vacuum device without breaking the vacuum. That is, the Nb lower electrode 14 having a thickness of about 200 nm is formed on the Si substrate 12 using the DC magnetron sputtering method. This film forming condition is Ar pressure 1.3 Pa (Pascal)
, the applied voltage was 300 V, and the applied current was 2.0 A, and the deposition rate at this time was 200 nm/min. In addition, Si
Other substrate materials may be used instead of the substrate 12, and RF magnetron sputtering may be used instead of DC magnetron sputtering to form the Nb film.
【0020】同一装置内で連続してDCマグネトロンス
パッタ法を用い、同じAr圧、印加電圧240V、印加
電流0.2Aの条件で膜厚1〜10nmのHfオーバー
レイア層16を堆積する。このときの堆積速度12nm
/minである。また、同一装置内で連続して、O2
(酸素)ガスを導入して熱酸化によりHfオーバーレイ
ア層16表面を酸化してHfOx接合バリア層18を形
成する。このときのHfOx接合バリア層18の層厚は
、酸化時間、圧力、温度をパラメータとして所望の厚さ
に制御することができる。更に、同一装置内で連続して
、Nb下部電極14の成膜と同様の条件で、膜厚200
nm程度のNb上部電極20を形成する。こうして、N
b下部電極14、Hfオーバーレイア層16、HfOx
接合バリア層18、及びNb上部電極20を連続的に形
成する(図4(a)参照)。An Hf overlayer layer 16 having a thickness of 1 to 10 nm is deposited continuously in the same apparatus using the DC magnetron sputtering method under the same Ar pressure, applied voltage of 240 V, and applied current of 0.2 A. At this time, the deposition rate was 12 nm.
/min. In addition, O2
(Oxygen) gas is introduced to oxidize the surface of the Hf overlayer layer 16 by thermal oxidation to form an HfOx junction barrier layer 18. The thickness of the HfOx junction barrier layer 18 at this time can be controlled to a desired thickness using oxidation time, pressure, and temperature as parameters. Furthermore, in the same apparatus, a film with a thickness of 200 mm was continuously deposited under the same conditions as for forming the Nb lower electrode 14.
A Nb upper electrode 20 with a thickness of approximately nm is formed. In this way, N
b lower electrode 14, Hf overlayer layer 16, HfOx
The junction barrier layer 18 and the Nb upper electrode 20 are successively formed (see FIG. 4(a)).
【0021】次いで、フォトレジストプロセスによって
接合面積にパターニングしたレジストをマスクとして、
反応性エッチングを行なう。反応ガスとしてCF4 +
O2 を用い、圧力13.3Pa、印加電力50Wの条
件で行なう。このときのNb上部電極20のエッチング
レイトは100nm/minであり、またCF4 はH
fオーバーレイア層16及びHfOx接合バリア層18
と反応しないため、Nb上部電極だけが選択的にエッチ
ングされえHfOx接合バリア層18表面で止る。即ち
、Hfオーバーレイア層16及びHfOx接合バリア層
18はエッチングストッパ層としての機能を果たす。従
って、本実施例による製造方法は、プロセスにおけるス
ループットの向上を図ることができる利点も有している
。Next, using a resist patterned in the bonding area by a photoresist process as a mask,
Perform reactive etching. CF4 + as reaction gas
The test is carried out using O2 under the conditions of a pressure of 13.3 Pa and an applied power of 50 W. The etching rate of the Nb upper electrode 20 at this time was 100 nm/min, and CF4 was
f overlayer layer 16 and HfOx junction barrier layer 18
Therefore, only the Nb upper electrode can be selectively etched and the etching stops at the surface of the HfOx junction barrier layer 18. That is, the Hf overlayer layer 16 and the HfOx junction barrier layer 18 function as an etching stopper layer. Therefore, the manufacturing method according to this embodiment also has the advantage of being able to improve the throughput in the process.
【0022】続いて、このままで、イオンビームエッチ
ング法を用い、露出しているHfOx接合バリア層18
及びHfオーバーレイア層16を除去する。このときの
条件は印加電力500W、圧力1.3×10−2Paで
あり、そのエッチグ速度は30nm/minである。そ
してレジストを除去する(図4(b)参照)。次いで、
フォトレジストプロセスによって所定の形状にパターニ
ングしたレジストをマスクとし、CF4 +O2 ガス
を用いた反応性エッチングにより、Nb下部電極14の
加工を行なう。このときの条件は、Nb上部電極20の
エッチングの場合と同様である。そしてレジストを除去
する(図4(c)参照)。Next, the exposed HfOx junction barrier layer 18 is etched using an ion beam etching method.
and removing the Hf overlayer layer 16. The conditions at this time were an applied power of 500 W, a pressure of 1.3×10 −2 Pa, and an etching rate of 30 nm/min. Then, the resist is removed (see FIG. 4(b)). Then,
Using a resist patterned into a predetermined shape by a photoresist process as a mask, the Nb lower electrode 14 is processed by reactive etching using CF4 + O2 gas. The conditions at this time are the same as those for etching the Nb upper electrode 20. Then, the resist is removed (see FIG. 4(c)).
【0023】次いで、全面に、RFマグネトロンスパッ
タ法を用い、膜厚400nmのSiO2 絶縁膜22を
堆積する。このスパッタ成膜条件は、印加電力900W
、Ar圧力1.3Paである。なお、接合の耐熱性が向
上したことにより、スパッタ法でなく、300℃程度の
CVD法を用いて成膜してもよい。続いて、レジストプ
ロセスによって所定の形状にパターニングしたレジスト
をマスクとする用いた反応性エッチングにより、Nb上
部電極20及びNb下部電極14上にコンタクトホール
24、26を開口する。このエッチング条件は、反応ガ
スとしてCHF3 を用い、印加電力100W、圧力5
Paである。そしてレジストを除去する(図5(a)参
照)。なお、絶縁膜としては、SiO2 絶縁膜22の
代わりに耐湿性に優れたSiN絶縁膜を用いてもよい。Next, a SiO2 insulating film 22 with a thickness of 400 nm is deposited on the entire surface using RF magnetron sputtering. This sputtering film forming condition is an applied power of 900W.
, Ar pressure is 1.3 Pa. Note that since the heat resistance of the bonding has been improved, the film may be formed using a CVD method at about 300° C. instead of the sputtering method. Subsequently, contact holes 24 and 26 are opened on the Nb upper electrode 20 and the Nb lower electrode 14 by reactive etching using a resist patterned into a predetermined shape by a resist process as a mask. The etching conditions were as follows: CHF3 was used as the reaction gas, the applied power was 100 W, and the pressure was 5.
It is Pa. Then, the resist is removed (see FIG. 5(a)). Note that as the insulating film, an SiN insulating film having excellent moisture resistance may be used instead of the SiO2 insulating film 22.
【0024】最後に、膜厚600nmのNb膜の堆積し
た後、フォトレジストプロセスによって所定の形状にパ
ターニングしたレジストをマスクとし、CF4+O2
ガスを用いた反応性エッチングによる配線加工を行い、
Nb配線層28a、28bを形成する。そしてレジスト
を除去する(図5(b)参照)。なお、HfOx接合バ
リア層18は、Hfオーバーレイア層16表面を熱酸化
して形成したが、RF酸化によりHfオーバーレイア層
16表面を酸化して形成してもよい。Finally, after depositing an Nb film with a thickness of 600 nm, using a resist patterned into a predetermined shape by a photoresist process as a mask, CF4+O2
Wiring is processed by reactive etching using gas,
Nb wiring layers 28a and 28b are formed. Then, the resist is removed (see FIG. 5(b)). Although the HfOx junction barrier layer 18 was formed by thermally oxidizing the surface of the Hf overlayer layer 16, it may also be formed by oxidizing the surface of the Hf overlayer layer 16 by RF oxidation.
【0025】また、フォトレジストプロセスによるレジ
ストパターニングにより接合面積を決定したが、この接
合面積決定は陽極酸化で行ってもよい。更に、Nb上部
電極20及びNb下部電極14の代わりに、NbN上部
電極及びNbN下部電極を用いてもよい。Although the bonding area was determined by resist patterning using a photoresist process, the bonding area may also be determined by anodic oxidation. Furthermore, an NbN upper electrode and a NbN lower electrode may be used instead of the Nb upper electrode 20 and the Nb lower electrode 14.
【0026】[0026]
【発明の効果】以上のように本発明によれば、Nb又は
NbN電極とするオーバーレイア構造のジョセフソン接
合素子において、理論的検討から導き出されたHfをオ
ーバーレイア層とし、その表面酸化層HfOxを接合バ
リア層とすることにより、良好な素子特性を保持すると
共に、耐熱性も格段に優れたジョセフソン接合素子を実
現することができる。As described above, according to the present invention, in a Josephson junction element having an overlayer structure using Nb or NbN electrodes, Hf derived from theoretical studies is used as an overlayer layer, and the surface oxide layer HfOx By using this as a junction barrier layer, it is possible to realize a Josephson junction element that maintains good element characteristics and has significantly superior heat resistance.
【0027】これにより、将来の大規模集積回路用のジ
ョセフソン接合を供給することができる。This allows the provision of Josephson junctions for future large scale integrated circuits.
【図1】本発明の原理の理論的検討に用いた周期表であ
る。FIG. 1 is a periodic table used for theoretical investigation of the principle of the present invention.
【図2】本発明の一実施例によるNb/Hf−HfOx
/Nb接合構造のジョセフソン接合素子を示す断面図で
ある。FIG. 2: Nb/Hf-HfOx according to an embodiment of the present invention
FIG. 3 is a cross-sectional view showing a Josephson junction element having a /Nb junction structure.
【図3】図2のジョセフソン接合素子の熱処理後の電流
−電圧特性を示すグラフである。FIG. 3 is a graph showing the current-voltage characteristics of the Josephson junction device of FIG. 2 after heat treatment.
【図4】図2のジョセフソン接合素子の製造方法を説明
するための工程図(その1)である。4 is a process diagram (part 1) for explaining the method for manufacturing the Josephson junction element shown in FIG. 2; FIG.
【図5】図2のジョセフソン接合素子の製造方法を説明
するための工程図(その2)である。5 is a process diagram (part 2) for explaining the method for manufacturing the Josephson junction element of FIG. 2; FIG.
【図6】従来のNb/Al−AlOx/Nb接合構造の
ジョセフソン接合素子の熱処理による電流−電圧特性の
劣化を示すグラフである。FIG. 6 is a graph showing deterioration of current-voltage characteristics due to heat treatment of a Josephson junction element having a conventional Nb/Al-AlOx/Nb junction structure.
【図7】熱処理によるNb/Al−AlOx/Nb接合
界面におけるAl濃度分布の変化を示す図である。FIG. 7 is a diagram showing changes in Al concentration distribution at the Nb/Al-AlOx/Nb junction interface due to heat treatment.
12…Si基板 14…Nb下部電極 16…Hfオーバーレイア層 18…HfOx接合バリア層 20…Nb上部電極 22…SiO2 絶縁膜 24、26…コンタクトホール 28a、28b…Nb配線層 12...Si substrate 14...Nb lower electrode 16...Hf overlayer layer 18...HfOx junction barrier layer 20...Nb upper electrode 22...SiO2 insulating film 24, 26...Contact hole 28a, 28b...Nb wiring layer
Claims (4)
前記下部電極上に形成されたHfオーバーレイア層と、
前記Hfオーバーレイア層上に形成されたHfOx接合
バリア層と、前記HfOx接合バリア層上に形成された
Nb又はNbNからなる上部電極とを有することを特徴
とするジョセフソン接合素子。Claim 1: A lower electrode made of Nb or NbN;
an Hf overlayer layer formed on the lower electrode;
A Josephson junction element comprising: an HfOx junction barrier layer formed on the Hf overlayer layer; and an upper electrode made of Nb or NbN formed on the HfOx junction barrier layer.
部電極を形成する工程と、前記下部電極上に、Hfオー
バーレイア層を形成する工程と、前記Hfオーバーレイ
ア層上に、HfOx接合バリア層を形成する工程と、前
記HfOx接合バリア層上にNb又はNbNからなる上
部電極を形成する工程と、接合面積にパターニングした
マスクを用いて前記上部電極を選択的にエッチングし、
接合部を形成する工程とを有することを特徴とするジョ
セフソン接合素子の製造方法。2. Forming a lower electrode made of Nb or NbN on a substrate, forming an Hf overlayer layer on the lower electrode, and forming an HfOx junction barrier layer on the Hf overlayer layer. forming an upper electrode made of Nb or NbN on the HfOx junction barrier layer; selectively etching the upper electrode using a mask patterned in the junction area;
1. A method of manufacturing a Josephson junction element, comprising the step of forming a junction.
の製造方法において、前記Hfオーバーレイア層上にH
fOx接合バリア層を形成する工程が、酸化雰囲気中に
おける熱酸化又は高周波放電酸化により、前記Hfオー
バーレイア層表面を酸化して、前記HfOx接合バリア
層を形成する工程であることを特徴とするジョセフソン
接合素子の製造方法。3. The method of manufacturing a Josephson junction device according to claim 2, wherein Hf is formed on the Hf overlayer layer.
The step of forming the fOx junction barrier layer is a step of oxidizing the surface of the Hf overlayer layer by thermal oxidation or high frequency discharge oxidation in an oxidizing atmosphere to form the HfOx junction barrier layer. A method for manufacturing a Son junction element.
合素子の製造方法において、前記上部電極を選択的にエ
ッチングして接合部を形成する工程が、前記Hfオーバ
ーレイア層及び前記HfOx接合バリア層と反応しない
CF4 系を用いた反応性エッチングにより、前記上部
電極を選択的にエッチングする工程であることを特徴と
するジョセフソン接合素子の製造方法。4. The method of manufacturing a Josephson junction device according to claim 2 or 3, wherein the step of selectively etching the upper electrode to form a junction includes etching the Hf overlayer layer and the HfOx junction barrier layer. A method for manufacturing a Josephson junction device, characterized in that the step includes selectively etching the upper electrode by reactive etching using a CF4-based material that does not react with the CF4.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3063384A JPH04298084A (en) | 1991-03-27 | 1991-03-27 | Josephson junction element and manufacture thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3063384A JPH04298084A (en) | 1991-03-27 | 1991-03-27 | Josephson junction element and manufacture thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04298084A true JPH04298084A (en) | 1992-10-21 |
Family
ID=13227751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3063384A Withdrawn JPH04298084A (en) | 1991-03-27 | 1991-03-27 | Josephson junction element and manufacture thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04298084A (en) |
-
1991
- 1991-03-27 JP JP3063384A patent/JPH04298084A/en not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0307246A2 (en) | Method of manufacturing superconducting devices | |
| JPS63226981A (en) | Superconducting integrated circuit device and its manufacture | |
| US4299679A (en) | Method of producing Josephson elements of the tunneling junction type | |
| CN101286544A (en) | A superconducting multilayer film for superconducting devices and its preparation method | |
| JPH01302875A (en) | Apparatus and its manufacture | |
| EP0068843B1 (en) | Method of producing a conductor in a desired pattern on a semiconductor substrate | |
| CA2025800C (en) | Silver metal electrode on oxide superconductor | |
| JPH04298084A (en) | Josephson junction element and manufacture thereof | |
| JPS5978585A (en) | Josephson integrated circuit | |
| JPS6047478A (en) | Josephson junction element | |
| JPH054828B2 (en) | ||
| JPH0613666A (en) | Nb Josephson junction device and manufacturing method thereof | |
| JPH05243628A (en) | Josephson device and manufacture thereof | |
| JP3028793B2 (en) | Superconducting thin film and method for producing the same | |
| JP2899308B2 (en) | Superconducting element manufacturing method | |
| JPH0429319A (en) | Semiconductor element and its manufacture | |
| JPH02248082A (en) | Manufacture of josephson junction | |
| JPH02186682A (en) | Josephson junction device | |
| JPH05211355A (en) | Josephson integrated circuit manufacturing method | |
| Kuroda et al. | Experimental Integration Technology for Josephson Tunneling Switching Devices | |
| JPH06338639A (en) | Manufacture of josephson element | |
| US4536780A (en) | Superconductive tunneling junction resistor and method of fabrication | |
| JP2976904B2 (en) | Superconducting field effect element and method for producing the same | |
| JP2737499B2 (en) | Superconducting field effect element and method for producing the same | |
| JPH0433129B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |