JPH04298898A - サンプルホールド回路 - Google Patents
サンプルホールド回路Info
- Publication number
- JPH04298898A JPH04298898A JP3063038A JP6303891A JPH04298898A JP H04298898 A JPH04298898 A JP H04298898A JP 3063038 A JP3063038 A JP 3063038A JP 6303891 A JP6303891 A JP 6303891A JP H04298898 A JPH04298898 A JP H04298898A
- Authority
- JP
- Japan
- Prior art keywords
- hold
- sample
- control
- circuit
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 16
- 238000005070 sampling Methods 0.000 claims description 4
- 239000000872 buffer Substances 0.000 abstract description 3
- 101100365087 Arabidopsis thaliana SCRA gene Proteins 0.000 abstract 1
- 101100438139 Vulpes vulpes CABYR gene Proteins 0.000 abstract 1
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は制御対象の制御レベルを
サンプルホ−ルドし、かつ制御レベルを特定期間ごとに
多段階に切り換えて制御を行う必要のある電子機器の回
路に関する。
サンプルホ−ルドし、かつ制御レベルを特定期間ごとに
多段階に切り換えて制御を行う必要のある電子機器の回
路に関する。
【０００２】
【従来の技術】従来のサンプルホ−ルド回路を用いた制
御回路では、特定期間ごとに制御レベルを多段階に切り
換えつつサンプリング制御を行う必要が生じた際には図
５に示すようにサンプルホ−ルド回路の入力段に５１で
示す制御レベルの切り替え回路を設け、単一あるいは複
数のサンプルホ−ルド回路をもって構成する回路方式が
一般的にとられていた。そのため単一あるいは複数のサ
ンプルホ−ルド回路の他に制御レベルの切り替え回路や
図５の５３で示す制御信号の切り替え回路をもコントロ
−ルする必要があった。また、一つのサンプルホ−ルド
回路には必ずそれに対応したホ−ルドコンデンサを一個
ずつ必要としていた。
御回路では、特定期間ごとに制御レベルを多段階に切り
換えつつサンプリング制御を行う必要が生じた際には図
５に示すようにサンプルホ−ルド回路の入力段に５１で
示す制御レベルの切り替え回路を設け、単一あるいは複
数のサンプルホ−ルド回路をもって構成する回路方式が
一般的にとられていた。そのため単一あるいは複数のサ
ンプルホ−ルド回路の他に制御レベルの切り替え回路や
図５の５３で示す制御信号の切り替え回路をもコントロ
−ルする必要があった。また、一つのサンプルホ−ルド
回路には必ずそれに対応したホ−ルドコンデンサを一個
ずつ必要としていた。
【０００３】
【発明が解決しようとする課題】上記のような方法では
、コントロ−ルする対象物が多い為にコントロ−ル線が
多数必要となり、図５の５４で示すパルスコントロ−ラ
の制御が複雑化して回路規模縮小や回路配線の際に支障
を生じる。またサンプルホ−ルド回路の入力段に設ける
、図５の５１で示すところの制御レベルの切り替え回路
が複雑化し、部品点数も上昇してコストアップや実装面
積の増加につながる事態もしばしば発生する。特に高速
に制御レベルを切り換える必要のある電子機器において
は、制御レベル切り替え回路に要するコストはさらに増
加する傾向にある。本発明は共有化による部品の削減に
より、上記の問題を解決し、制御レベルを高速にかつ多
段階に切り換えることの可能なサンプルホ−ルド機能を
持った簡便な制御回路の提供を目的とする。
、コントロ−ルする対象物が多い為にコントロ−ル線が
多数必要となり、図５の５４で示すパルスコントロ−ラ
の制御が複雑化して回路規模縮小や回路配線の際に支障
を生じる。またサンプルホ−ルド回路の入力段に設ける
、図５の５１で示すところの制御レベルの切り替え回路
が複雑化し、部品点数も上昇してコストアップや実装面
積の増加につながる事態もしばしば発生する。特に高速
に制御レベルを切り換える必要のある電子機器において
は、制御レベル切り替え回路に要するコストはさらに増
加する傾向にある。本発明は共有化による部品の削減に
より、上記の問題を解決し、制御レベルを高速にかつ多
段階に切り換えることの可能なサンプルホ−ルド機能を
持った簡便な制御回路の提供を目的とする。
【０００４】
【課題を解決するための手段】本発明は、電子機器の電
気信号をサンプルホ−ルドして制御対象をサンプリング
制御する回路において、特定期間ごとの制御レベルの多
段階にわたる切り替えを目的とした複数のサンプルホ−
ルド部と、前記複数のサンプルホ−ルド部に共通のホ−
ルドコンデンサを備えたことを特徴とする。
気信号をサンプルホ−ルドして制御対象をサンプリング
制御する回路において、特定期間ごとの制御レベルの多
段階にわたる切り替えを目的とした複数のサンプルホ−
ルド部と、前記複数のサンプルホ−ルド部に共通のホ−
ルドコンデンサを備えたことを特徴とする。
【０００５】
【作用】サンプルホ−ルド回路の出力段バッファは充分
高インピーダンスなので、ある程度リ−クによるホ−ル
ド電圧の降下やスイッチングノイズ等を無視できる設計
仕様であるといった条件下では複数のサンプルホ−ルド
回路を並列接続して、かつホ−ルドコンデンサを共有化
して部品を省略できる。またこれにより複数のサンプル
ホ−ルド回路の出力を切り換えて制御対象を制御する場
合には、一つ以上のサンプルホ−ルド回路を同時にサン
プル状態に置かないように制御する事によって制御信号
の切り替え回路をも省略できる。さらにパルスコントロ
−ラが制御しなければならない対象物を最小限にできる
のでコントロ−ル線が従来より省略でき、パルスコント
ロ−ラの回路規模縮小や回路配線が容易になる。以上に
よってコストダウンや実装面積の減少に貢献できる。
高インピーダンスなので、ある程度リ−クによるホ−ル
ド電圧の降下やスイッチングノイズ等を無視できる設計
仕様であるといった条件下では複数のサンプルホ−ルド
回路を並列接続して、かつホ−ルドコンデンサを共有化
して部品を省略できる。またこれにより複数のサンプル
ホ−ルド回路の出力を切り換えて制御対象を制御する場
合には、一つ以上のサンプルホ−ルド回路を同時にサン
プル状態に置かないように制御する事によって制御信号
の切り替え回路をも省略できる。さらにパルスコントロ
−ラが制御しなければならない対象物を最小限にできる
のでコントロ−ル線が従来より省略でき、パルスコント
ロ−ラの回路規模縮小や回路配線が容易になる。以上に
よってコストダウンや実装面積の減少に貢献できる。
【０００６】
【実施例】ホ−ルド期間中のリ−クによるホ−ルド電圧
の降下やスイッチングノイズ等は制御対象の制御に対し
て無視できる程小さいとした条件下での実施例を以下に
示す。
の降下やスイッチングノイズ等は制御対象の制御に対し
て無視できる程小さいとした条件下での実施例を以下に
示す。
【０００７】（実施例１）以下に本発明の実施例１を図
１と図２にもとづいて説明する。図１は図２に示す制御
フォ−マットに従い制御レベル発生部１５より指示する
Ｖｒ１、Ｖｒ２、Ｖｒ３の各レベルに従って制御対象１
３をレベル１、レベル２、レベル３に制御する制御回路
である。制御レベル発生部１５は制御対象１３よりフィ
−ドバックコントロ−ルされている。パルスコントロ−
ラ１４は図２に示すタイミングでサンプルホ−ルドパル
スＳＰ１１、ＳＰ１２、ＳＰ１３によってＩＣ１１、Ｉ
Ｃ１２、ＩＣ１３をサンプルあるいはホ−ルドのいずれ
かの状態に切り換える。図１においてサンプルホ−ルド
部１１を構成するＩＣ１１、ＩＣ１２、ＩＣ１３の出力
段バッファは充分高インピ−ダンスなので、ホ−ルドコ
ンデンサ１２を共有化できる。さらにＩＣ１１、ＩＣ１
２、ＩＣ１３は共有化されたホ−ルドコンデンサ１２に
対しても図２で示すサンプル１１、サンプル１２、サン
プル１３の各期間中にホ−ルド電圧ＶｈをＶｒ１、Ｖｒ
２、Ｖｒ３で示す各レベルに充電あるいは放電するだけ
の高速性を持っている。制御対象１３を制御するコント
ロ−ル電圧Ｖｃはホ−ルド電圧Ｖｈにほぼ等しく動作す
るので、図２に示すフォ−マットにしたがって制御対象
１３を制御することができる。
１と図２にもとづいて説明する。図１は図２に示す制御
フォ−マットに従い制御レベル発生部１５より指示する
Ｖｒ１、Ｖｒ２、Ｖｒ３の各レベルに従って制御対象１
３をレベル１、レベル２、レベル３に制御する制御回路
である。制御レベル発生部１５は制御対象１３よりフィ
−ドバックコントロ−ルされている。パルスコントロ−
ラ１４は図２に示すタイミングでサンプルホ−ルドパル
スＳＰ１１、ＳＰ１２、ＳＰ１３によってＩＣ１１、Ｉ
Ｃ１２、ＩＣ１３をサンプルあるいはホ−ルドのいずれ
かの状態に切り換える。図１においてサンプルホ−ルド
部１１を構成するＩＣ１１、ＩＣ１２、ＩＣ１３の出力
段バッファは充分高インピ−ダンスなので、ホ−ルドコ
ンデンサ１２を共有化できる。さらにＩＣ１１、ＩＣ１
２、ＩＣ１３は共有化されたホ−ルドコンデンサ１２に
対しても図２で示すサンプル１１、サンプル１２、サン
プル１３の各期間中にホ−ルド電圧ＶｈをＶｒ１、Ｖｒ
２、Ｖｒ３で示す各レベルに充電あるいは放電するだけ
の高速性を持っている。制御対象１３を制御するコント
ロ−ル電圧Ｖｃはホ−ルド電圧Ｖｈにほぼ等しく動作す
るので、図２に示すフォ−マットにしたがって制御対象
１３を制御することができる。
【０００８】（実施例２）以下に本発明の応用例を実施
例２として図３にもとづいて説明する。図１で示す制御
回路において、図２で示すサンプル期間１３がサンプル
期間１１、サンプル期間１２に比較して充分短かった場
合には以下の問題が生ずる。ＩＣ１３は共有化されたホ
−ルドコンデンサ１２に対してサンプル期間１３の間に
ホ−ルド電圧ＶｈをＶＲ２からＶＲ３で示すレベルに充
電あるいは放電するだけの高速性を持っていないのでホ
−ルド期間１３の制御レベルは目標とする値から外れて
しまうことになる。この問題の対策を施した回路を図３
に示す。ＩＣ１３がサンプル期間１３の間にホ−ルド電
圧ＶｈをＶＲ２からＶＲ３で示すレベルに充電あるいは
放電するのを完了できるように、ＩＣ１１、ＩＣ１２が
共通に持つホ−ルドコンデンサ１２よりも充分小さい値
に選んだＩＣ１３のホ−ルドコンデンサ３２を別に設け
る。さらに制御信号切り替え回路３３によって制御信号
の供給源をサンプルホ−ルド部３１、ＩＣ１３のいずれ
かのうちから選択して制御対象１３を制御する。この場
合パルスコントロ−ラ３４はＩＣ１１、ＩＣ１２、ＩＣ
１３、及び制御信号切り替え回路３３を制御する必要が
ある。この場合のタイミングチャ−ト例を図４に示す。 サンプル期間１１、ホ−ルド期間１１、サンプル期間１
２、及びホ−ルド期間１２の間は切替スイッチ３３のコ
ントロ−ルパルスＳＷＰ３３はロウレベルであり、サン
プルホ−ルド部３１の出力が制御対象１３を制御する。 サンプル期間３３、及びホ−ルド期間３３の間は制御信
号切り替え回路３３のコントロ−ルパルスＳＷＰ３３は
ハイレベルに切り替わってＩＣ１３の出力が制御対象１
３を制御する。
例２として図３にもとづいて説明する。図１で示す制御
回路において、図２で示すサンプル期間１３がサンプル
期間１１、サンプル期間１２に比較して充分短かった場
合には以下の問題が生ずる。ＩＣ１３は共有化されたホ
−ルドコンデンサ１２に対してサンプル期間１３の間に
ホ−ルド電圧ＶｈをＶＲ２からＶＲ３で示すレベルに充
電あるいは放電するだけの高速性を持っていないのでホ
−ルド期間１３の制御レベルは目標とする値から外れて
しまうことになる。この問題の対策を施した回路を図３
に示す。ＩＣ１３がサンプル期間１３の間にホ−ルド電
圧ＶｈをＶＲ２からＶＲ３で示すレベルに充電あるいは
放電するのを完了できるように、ＩＣ１１、ＩＣ１２が
共通に持つホ−ルドコンデンサ１２よりも充分小さい値
に選んだＩＣ１３のホ−ルドコンデンサ３２を別に設け
る。さらに制御信号切り替え回路３３によって制御信号
の供給源をサンプルホ−ルド部３１、ＩＣ１３のいずれ
かのうちから選択して制御対象１３を制御する。この場
合パルスコントロ−ラ３４はＩＣ１１、ＩＣ１２、ＩＣ
１３、及び制御信号切り替え回路３３を制御する必要が
ある。この場合のタイミングチャ−ト例を図４に示す。 サンプル期間１１、ホ−ルド期間１１、サンプル期間１
２、及びホ−ルド期間１２の間は切替スイッチ３３のコ
ントロ−ルパルスＳＷＰ３３はロウレベルであり、サン
プルホ−ルド部３１の出力が制御対象１３を制御する。 サンプル期間３３、及びホ−ルド期間３３の間は制御信
号切り替え回路３３のコントロ−ルパルスＳＷＰ３３は
ハイレベルに切り替わってＩＣ１３の出力が制御対象１
３を制御する。
【０００９】
【発明の効果】制御レベルの切り替えは単に各サンプル
ホ−ルド部をコントロ−ルするサンプルホ−ルドパルス
をコントロ−ルするだけで行えるので、従来よりもコン
トロ−ル線は少なくでき、小規模の回路で制御回路が実
現できる。具体的には図５で示すところの制御レベル切
換え回路５１とコントロ−ル線ＳＷＰ５１が省ける。
ホ−ルド部をコントロ−ルするサンプルホ−ルドパルス
をコントロ−ルするだけで行えるので、従来よりもコン
トロ−ル線は少なくでき、小規模の回路で制御回路が実
現できる。具体的には図５で示すところの制御レベル切
換え回路５１とコントロ−ル線ＳＷＰ５１が省ける。
【００１０】実施例１の場合、図１の回路で図５と同じ
効果をもつ回路が構成できる。この場合には制御レベル
切換え回路５１とコントロ−ル線ＳＷＰ５１の他に制御
信号切換え回路５３とを省くことができる。実施例２の
場合は５３を省くことはできない。またホ−ルドコンデ
ンサを共有化することによってさらに部品点数の削減が
はかれる。以上によって従来よりコストを低く抑え、実
装面積を少なく抑えることが可能となる。
効果をもつ回路が構成できる。この場合には制御レベル
切換え回路５１とコントロ−ル線ＳＷＰ５１の他に制御
信号切換え回路５３とを省くことができる。実施例２の
場合は５３を省くことはできない。またホ−ルドコンデ
ンサを共有化することによってさらに部品点数の削減が
はかれる。以上によって従来よりコストを低く抑え、実
装面積を少なく抑えることが可能となる。
【図１】本発明による実施例の略図。
【図２】図１の実施例における各信号のタイミングチャ
−ト。
−ト。
【図３】本発明による他の実施例の略図。
【図４】図３の実施例における各信号のタイミングチャ
−ト。
−ト。
【図５】従来技術による概略図。
１１：ＩＣ１１，ＩＣ１２，ＩＣ１３より構成されるサ
ンプルホ−ルド部 １２：ホ−ルドコンデンサ １３：制御対象 １４：パルスコントロ−ラ １５：制御レベル発生部 ３１：ＩＣ１１，ＩＣ１２，ＩＣ１３より構成されるサ
ンプルホ−ルド部 ３２：ホ−ルドコンデンサ２ ３３：制御信号切り替え回路 ３４：パルスコントロ−ラ ５１：制御レベル切り替え回路 ５２：ホ−ルドコンデンサ２ ５３：制御信号切り替え回路 ５４：パルスコントロ−ラ
ンプルホ−ルド部 １２：ホ−ルドコンデンサ １３：制御対象 １４：パルスコントロ−ラ １５：制御レベル発生部 ３１：ＩＣ１１，ＩＣ１２，ＩＣ１３より構成されるサ
ンプルホ−ルド部 ３２：ホ−ルドコンデンサ２ ３３：制御信号切り替え回路 ３４：パルスコントロ−ラ ５１：制御レベル切り替え回路 ５２：ホ−ルドコンデンサ２ ５３：制御信号切り替え回路 ５４：パルスコントロ−ラ
Claims (1)
- 【請求項１】電子機器の電気信号をサンプルホ−ルドし
て制御対象をサンプリング制御する回路において、特定
期間ごとの制御レベルの多段階にわたる切り替えを目的
とした複数のサンプルホ−ルド部と、前記複数のサンプ
ルホ−ルド部に共通のホ−ルドコンデンサを備えたこと
を特徴とするサンプルホ−ルド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3063038A JPH04298898A (ja) | 1991-03-27 | 1991-03-27 | サンプルホールド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3063038A JPH04298898A (ja) | 1991-03-27 | 1991-03-27 | サンプルホールド回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04298898A true JPH04298898A (ja) | 1992-10-22 |
Family
ID=13217765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3063038A Pending JPH04298898A (ja) | 1991-03-27 | 1991-03-27 | サンプルホールド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04298898A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5376841A (en) * | 1990-01-26 | 1994-12-27 | Kabushiki Kaisha Toshiba | Sample-and-hold circuit device |
-
1991
- 1991-03-27 JP JP3063038A patent/JPH04298898A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5376841A (en) * | 1990-01-26 | 1994-12-27 | Kabushiki Kaisha Toshiba | Sample-and-hold circuit device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5103218A (en) | Source electrode driving circuit for matrix type liquid crystal display apparatus | |
| KR950002232A (ko) | 표시 데이타 구동용 집적 회로 | |
| JP2005165102A5 (ja) | ||
| CN100433530C (zh) | 用于双极供电的电源装置 | |
| US6654916B1 (en) | Waveform generator, semiconductor testing device and semiconductor device | |
| JPH08129359A (ja) | エレクトロルミネセンス表示装置 | |
| US5170073A (en) | Ultra-low noise port output driver circuit | |
| EP0319292A2 (en) | Display device | |
| JP2820131B2 (ja) | 液晶駆動方法および液晶駆動回路 | |
| JP2000250495A (ja) | 液晶表示パネルのデータ線駆動装置 | |
| US6414858B1 (en) | Multi-mode pulse-width modulator for power control applications | |
| KR100484366B1 (ko) | Ａｃ 플라즈마 디스플레이 패널의 어드레싱을 제어하기 위한 방법 | |
| KR960008102B1 (ko) | 표시장치의 행전극 구동회로 | |
| GB2281987A (en) | Clock signal distribution. | |
| US6121911A (en) | Data gathering circuit having reduced power consumption | |
| JP2000356975A5 (ja) | ||
| JP2001265291A (ja) | 液晶パネルの駆動回路及び画像表示装置 | |
| JP2598580Y2 (ja) | Ｉｃ試験装置 | |
| US5621346A (en) | Programmable data message generation system | |
| KR100186321B1 (ko) | 메모리 제어 모듈 | |
| JPH0682263B2 (ja) | マトリクス表示装置のデ−タドライバ | |
| JPH11154851A (ja) | 適応型出力ポートを有する集積回路素子 | |
| JPH05259916A (ja) | 電流加算型ｄ／ａ変換器 | |
| JPS6379123A (ja) | クロツク分配回路 | |
| JPH06216731A (ja) | 切替回路の制御方式 |