JPH04299384A - パネルディスプレイ制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ＣＲＴディスプレイ
を対象として作成されたアプリケーションプログラムに
よって、ＣＲＴディスプレイとは異なる表示タイミング
を有するパネルディスプレイの表示制御を行なうディス
プレイ制御装置に関し、特に２画面に分割されたシング
ルドライブ型のパネルディスプレイを制御するパネルデ
ィスプレイ制御装置に関する。

【０００２】

【従来の技術】近年、パーソナルコンピュータおよびワ
ードプロセッサを始めとする各種ＯＡ機器の小型化に伴
って、これらに使用されるディスプレイも、従来のＣＲ
Ｔディスプレイに代わって液晶ディスプレイおよびプラ
ズマディスプレイ等のパネルタイプのものが多用される
ようになってきた。

【０００３】また、上述したパネルタイプのディスプレ
イの大型化に伴い、電極容量の削減を図るため、図８に
示すように、パネル２１を例えば上下２つの画面に分割
し、これら２つの画面をそれぞれシフトレジスタ２２お
よび２３でドライブする２面シングルドライブ型のＬＣ
Ｄパネルディスプレイも開発されている。このタイプの
ディスプレイでは、図９にその表示タイミング図を示す
ように、フレームコントロール信号ＦＬＭおよびライン
コントロール信号ＬＣからなるパネルコントロール信号
に従って、上側の分割画面を構成する１〜２４０ライン
のパネル用表示データＰＤＡと、下側の分割画面を構成
する２４１〜４８０ラインのパネル用表示データＰＤＡ
とが、１ラインずつ交互に供給されるようになっている
。

【０００４】一方、パネルタイプのディスプレイとＣＲ
Ｔディスプレイとでは、通常、その表示タイミングが異
なっている。このため、ＣＲＴディスプレイを対象とし
て作成されたアプリケーションプログラムで上述した従
来の２面シングルドライブ型のパネルディスプレイを駆
動するためには、従来、次のような方法を採用している
。

【０００５】すなわち、初期設定プログラムに従って、
既存のＣＲＴコントローラのタイミング制御用レジスタ
の内容をパネルタイミングと同等のタイミングに設定す
る。

【０００６】そして、ＣＲＴコントローラが管理する表
示用メモリ（ＶＲＡＭ）へのアクセスを、上下２画面で
交互に行う。したがって、そのためのメモリアドレス生
成回路を上下２画面分設けるようにしている。

【０００７】

【発明が解決しようとする課題】しかしながら、上述の
ように、制御用レジスタの内容をパネルディスプレイの
タイミングに合致させるように設定した場合には、アプ
リケーションプログラムによって表示モードを変更する
場合、ＣＲＴコントローラ内のタイミング制御用レジス
タの内容が書き替えられるため、設定されたパネル用の
タイミングが損なわれ、表示動作に支障をきたすという
問題点がある。したがって、この場合には、ＣＲＴ用に
設定されるレジスタの内容をパネル用のタイミングデー
タに変換するためのローカルＣＰＵ等の演算手段が必要
になり、部品コストの増大を招くという問題点がある。

【０００８】また、上述の方法では、上下２画面のメモ
リアドレスを交互に生成するため、プリセット値が異な
る２つのカウンタを含む特別のアドレス生成回路が必要
になるという問題点もある。

【０００９】この発明は、上述のような事情に鑑みてな
されたもので、部品コストの大幅な増大を招くことなく
、ＣＲＴディスプレイ用に設定されたタイミングデータ
によって２画面型のパネルディスプレイを支障なく表示
制御することができて、しかもフレームバッファとして
汎用メモリを使用することが可能な、互換性に優れたパ
ネルディスプレイ制御装置を提供することを目的とする
。

【００１０】

【課題を解決するための手段】この発明に係るパネルデ
ィスプレイ制御装置は、表示制御すべき２画面分割型の
パネルディスプレイの表示タイミングの基本となる基本
クロックを発生させるクロック発生手段と、前記基本ク
ロックに従って動作するとともに内部に格納されたタイ
ミング設定値と外部から与えられるウェイト信号とに基
づいて前記パネルディスプレイの表示タイミング信号と
表示データとを出力するＣＲＴコントローラと、このＣ
ＲＴコントローラから出力される表示データをパネル用
の表示データに変換するパネルデータ変換回路と、この
パネルデータ変換回路から出力されるパネル用の表示デ
ータを少なくとも１／２フレーム＋１ライン分格納する
メモリと、前記基本クロックに従って動作するとともに
同期合わせ用の前記ウェイト信号とこのウェイト信号に
同期したパネル上下切替信号と前記パネルディスプレイ
の表示制御信号とを出力するパネルタイミングコントロ
ーラと、前記パネル上下切替信号に基づいて前記メモリ
に対するリードライトを制御して、前記パネルデータ変
換回路から出力されるパネル用の表示データを１ライン
分ずつ前記メモリに書き込み且つ１フレーム毎に書き込
みアドレスを１ライン分ずつ書き込み走査と逆の方向に
ずらすとともに前記メモリに格納された他の１／２フレ
ームのデータを１ラインずつ読み出すメモリコントロー
ラと、前記パネル上下切替信号に従って前記パネルデー
タ変換回路から出力される表示データと前記メモリから
出力される表示データとを交互に選択して前記パネルデ
ィスプレイに出力するデータコントロール回路とを備え
たことを特徴とする。

【００１１】

【作用】この発明によれば、ＣＲＴコントローラがパネ
ル用の基本クロックに従って動作を行い、且つパネルタ
イミングコントローラから出力されるウェイト信号に従
ってウェイト動作を繰り返すことにより、パネルタイミ
ングに対する強制的な同期合わせが行われる。また、こ
の発明によれば、汎用メモリを用いた１／２フレーム＋
１ラインのバッファを備え、このバッファに対する読み
書きのアドレッシングを工夫して、前記汎用メモリを効
率よく用いて、ＣＲＴコントローラから供給される表示
データと、前記バッファから読み出される表示データと
を交互に選択することにより、２画面分割型のパネルデ
ィスプレイに合致した順序のデータ供給を行うことがで
きる。

【００１２】したがって、この発明によれば、ＣＲＴコ
ントローラから出力される表示データの順序をなんら操
作せずに、また、ＣＲＴコントローラの内部に設定され
たタイミングデータを、なんら変更することなく、ＣＲ
Ｔディスプレイを対象としたアプリケーションプログラ
ムに従って２画面分割型のパネルディスプレイの表示制
御を行うことができる。このため、互換性に優れたパネ
ルディスプレイ制御装置を提供することができる。

【００１３】

【実施例】以下、図面を参照して、この発明の実施例を
説明する。図１に、この発明の一実施例に係るパネルデ
ィスプレイ制御装置の構成を示す。図１は、この実施例
によるディスプレイコントローラ１と、それに接続され
た表示用メモリ（以下、ＶＲＡＭと呼ぶ）２およびフラ
ットパネルディスプレイ３を示すブロック図である。

【００１４】ディスプレイコントローラ１は、次のよう
に構成されている。すなわち、ＣＲＴディスプレイの表
示タイミングを規定するＣＲＴクロック信号ＣＣＫとパ
ネル用ディスプレイの表示タイミングを規定するパネル
クロック信号ＰＣＫとは、クロックセレクト回路１１に
よっていずれか一方が選択されクロック信号ＣＬＫとし
てＣＲＴコントローラ１２およびパネルタイミングコン
トローラ１３に供給されている。これらのコントローラ
１２および１３は、図示していないＣＲＴディスプレイ
の表示制御を行う際には、ＣＲＴ用のクロック信号ＣＣ
Ｋにて動作し、フラットパネルディスプレイ３の表示制
御を行う際には、パネル用クロック信号ＰＣＫにて動作
する。

【００１５】ＣＲＴコントローラ１２は、その内部に、
図示していないタイミング制御用レジスタと外部同期合
せ回路１４とを備えており、図示していないＣＲＴに対
しては、内部のタイミング制御用レジスタに設定された
タイミングデータに基づく水平同期信号等の各種タイミ
ング信号を出力し、パネルタイミングコントローラ１３
に対しては表示タイミング信号ＤＴＭＧを供給するとと
もに、パネルタイミングコントローラ１３から出力され
るウェイト信号に基づき表示タイミング信号ＤＴＭＧに
ウェイトをかけてパネル用のタイミングに合致させる。 また、ＣＲＴコントローラ１２は、ＶＲＡＭ２から表示
データＶＤＡを順次読み出して、ＣＲＴ用表示データＣ
ＤＡとして、パネルデータ変換回路１５に供給する。

【００１６】一方、パネルタイミングコントローラ１３
は、ＣＲＴコントローラ１２からのタイミング信号ＤＴ
ＭＧおよびクロックセレクト回路１１からのクロック信
号ＣＬＫに基づいて、ウェイト信号ＷＴ、パネル上下画
面切替信号ＳＷ、パネルコントロール信号（のラインコ
ントロール信号）ＬＣおよびシフトクロック信号ＳＣＫ
を生成し、これらの信号をそれぞれ外部同期合せ回路１
４、メモリコントローラ１６、フラットパネルディスプ
レイ３およびパネルデータ変換回路１５に供給する。

【００１７】パネルデータ変換回路１５は、ＣＲＴコン
トローラ１２から供給されるＣＲＴ用の表示データＣＤ
Ａに対して、例えば階調付与等の処理を施してパネル用
の表示データＰＤＡ１に変換する。

【００１８】メモリコントローラ１６は、パネル上下画
面切替信号ＳＷに基づいて、１／２フレームバッファと
して用いられるメモリ１７のリード／ライトタイミング
を与えるリード／ライト信号Ｒ／Ｗおよびメモリ１７の
リード／ライトアドレスを与えるアドレス信号ＡＤＲを
メモリ１７に供給する。この場合、メモリ１７は、少な
くとも１／２フレーム＋１ライン分、例えば１フレーム
が４８０ラインであれば、２４１ライン分以上の容量が
必要である。この実施例では、１フレームが４８０ライ
ンであるとし、メモリ１７は、ちょうど１／２フレーム
＋１ライン分、すなわち２４１ライン分の容量を有する
ものとする。そして、パネルデータ変換回路１５から出
力されるパネル用の表示データＰＤＡ１は、このリード
／ライト信号Ｒ／Ｗに従ってメモリ１７に書込まれ、リ
ード／ライト信号Ｒ／Ｗに従ってメモリ１７から表示デ
ータＰＤＡ２として読み出されるようになっている。

【００１９】データコントロール回路１８は、パネルデ
ータ変換回路１５から出力される表示データＰＤＡ１と
メモリ１７から読み出される表示データＰＤＡ２とをラ
イン単位で交互に選択してフラットパネルディスプレイ
３に表示データＰＤＡを供給する。

【００２０】次に、このように構成されたディスプレイ
コントローラの動作について説明する。先ず、図示して
いないＣＲＴディスプレイの表示制御を行う場合には、
クロックセレクト回路１１によって、ＣＲＴ用のクロッ
ク信号ＣＣＫを選択する。これにより、ＣＲＴコントロ
ーラ１２は、図２に示すように、内部のタイミング制御
用レジスタに設定された水平同期時間、水平同期開始・
終了タイミングおよびブランキング期間開始・終了タイ
ミング等のタイミングデータに基づいて、ＣＲＴディス
プレイの表示タイミングを与える水平同期信号ＨＳＹＮ
Ｃおよび垂直同期信号ＶＳＹＮＣを出力する。また、Ｖ
ＲＡＭ２から読み出された表示データＶＤＡは、上記各
種タイミング信号に従って、ＣＲＴコントローラ１２か
ら表示データＣＤＡとして出力されることになる。なお
、図中、表示データＣＤＡに記載された数字は、ライン
番号を示しており、この例では、４８０ラインで１フレ
ームの画面が構成されている。

【００２１】一方、フラットパネルディスプレイ３の表
示制御を行う場合には、クロックセレクト回路１１によ
って、パネル用クロック信号ＰＣＫが選択されるので、
パネルタイミングコントローラ１３のみならず、ＣＲＴ
コントローラ１２もまたパネル用クロック信号ＰＣＫに
よって動作をする。このときの表示タイミングを図３に
示す。なお、この図において、パネルデータＰＤＡ１、
ＰＤＡ２およびＰＤＡのタイミング図に付された番号は
、フラットパネルディスプレイ３のライン番号を示して
いる。フラットパネルディスプレイ３は、１〜２４０ラ
インが上画面を構成し、２４１〜４８０ラインが下画面
を構成している。

【００２２】図３に示すように、先ず、表示タイミング
信号ＤＴＭＧがアクティブになると、ＣＲＴコントロー
ラ１２からパネルの上画面を構成する１ライン目の表示
データＣＤＡが出力される。この表示データＣＤＡは、
パネルデータ変換回路１５によってパネル用の表示デー
タＰＤＡ１に変換される。このとき、パネル上下画面切
替信号ＳＷは“１”レベルになっているので、データコ
ントロール回路１８は、表示データＰＤＡ１を選択し、
フラットパネルディスプレイ３に出力する。

【００２３】１ライン目の表示データがフラットパネル
ディスプレイ３に供給されると、表示タイミング信号Ｄ
ＴＭＧがインアクティブになるので、これを受けてパネ
ルタイミングコントローラ１３は、ウェイト信号ＷＴを
ＣＲＴコントローラ１２に出力する。これにより、ＣＲ
Ｔコントローラ１２が動作を停止し、ウェイト信号ＷＴ
の発生前の状態を保持する。

【００２４】このウェイト動作の間、パネルタイミング
コントローラ１３は、メモリ１７へのリード／ライト信
号を切り替えて、メモリ１７に格納されている下画面の
２４１ライン目のデータをリードする。このとき、パネ
ル上下画面切替信号ＳＷは“０”レベルになっているの
で、データコントロール回路１８は、メモリ１７から読
み出された表示データＰＤＡ２を選択し、フラットパネ
ルディスプレイ３に出力する。

【００２５】２４１ライン目の表示データがフラットパ
ネルディスプレイ３に供給されると、パネルタイミング
コントローラ１３からのウェイト信号ＷＴの出力が停止
するので、これを受けてＣＲＴコントローラ１３は、表
示タイミング信号ＤＴＭＧをアクティブにして動作を再
開するとともに、強制的に次の２ライン目の表示動作を
開始する。

【００２６】以後、同様の手順を繰り返すことにより、
フラットパネルディスプレイ３に、ＣＲＴコントローラ
１２とメモリ１７とから交互に表示データＰＤＡが供給
されることになる。

【００２７】ここで、ウェイト信号ＷＴのパルス間隔を
適当な値に設定することにより、ＣＲＴコントローラ１
２をパネルタイミングに同期させることができる。

【００２８】図４および図５は、ＣＲＴコントローラ１
２およびメモリ１７からフラットパネルディスプレイに
供給される表示データＰＤＡの流れを示す模式図である
。

【００２９】まず、ＣＲＴコントローラ１２がパネルの
上画面を走査しているときには、図４に示すように、Ｃ
ＲＴコントローラ１２は、その走査に従ってフラットパ
ネルディスプレイ３の１ライン目にデータを送出し、同
時に、メモリ１７に１ライン目のデータをストアする。 １ライン目のデータを全て走査し終わったら、既にメモ
リ１７にストアされている２４１ライン目のデータをフ
ラットパネルディスプレイ３の下画面に送出する。以下
、同様に、ＣＲＴコントローラ１２が２４０ライン目の
データまでを走査すると、１フレーム分の表示動作が終
了する。この時点で、メモリ１７に１〜２４０ラインの
データがストアされることになる。なお、この場合のメ
モリ１７のデータのリード／ライトについては後に詳述
する。

【００３０】一方、ＣＲＴコントローラ１２がパネルの
下画面を走査しているときには、図５に示すように、先
ず、既にメモリ１７にストアされている１ライン目のデ
ータがフラットパネルディスプレイ３に送出され、１ラ
イン目の表示動作が行われる。続いて、ウェイト解除後
のＣＲＴコントローラ１２から２４１ライン目のデータ
がフラットパネルディスプレイ３に供給され、同時に、
メモリ１７に２４１ライン目のデータがストアされる。 次に２ライン目のデータがメモリ１７から読み出され、
パネルディスプレイ３に供給される。以上の動作を繰り
返し、４８０ライン目のデータがメモリ１７にストアさ
れると、メモリ１７には、２４１〜４８０ラインのデー
タがストアされることになる。

【００３１】ここで、上述のメモリ１７に対するデータ
の書き込みおよびメモリ１７からのデータの読出しにつ
いて、図６および図７を参照して詳細に説明する。メモ
リ１７のデータのリード／ライトはメモリコントローラ
１６によって制御される。

【００３２】この場合、メモリ１７には１／２フレーム
バッファ用として２４１ライン分の容量が確保されてい
る。図６にはメモリ１７のラインアドレス１〜２４１と
それに対してリード／ライトされるデータのライン番号
Ｌ１　〜Ｌ４８０　の関係が示されており、図７にはＣ
ＲＴコントローラ１２から出力されるデータＣＤＡ、デ
ータコントロール回路１８からフラットパネルディスプ
レイ３に供給される表示データＰＤＡおよびウェイト信
号ＷＴのタイミング関係が示されている。図６において
、Ｗは、パネルデータ変換回路１５から出力される表示
データＰＤＡ１がデータコントロール回路１８を介して
表示に供されるとともにパネルデータ変換回路１５から
メモリ１７に書き込まれることを示し、Ｒは、メモリ１
７から表示データＰＤＡ２を読み出してデータコントロ
ール回路１８を介して表示に供することを示す。図７に
おいて、ＣＣは、表示データＰＤＡ１が用いられている
期間、すなわちＣＲＴコントローラ１２から出力される
データＣＤＡがそのまま表示データＰＤＡ１として表示
に供されている期間を示しており、この期間に同一のデ
ータがメモリ１７に対して書き込まれる。ＦＭは、表示
データＰＤＡ２が用いられている期間、すなわちメモリ
１７から読み出される表示データＰＤＡ２が表示に供さ
れている期間を示しており、この期間ウェイト信号ＷＴ
がオンとなる。

【００３３】ＣＲＴコントローラ１２が上画面を走査し
ているときには、まず、ＣＲＴコントローラ１２から出
力されるデータＣＤＡに基づく表示データＰＤＡ１によ
るライン番号Ｌ１　のデータが、表示データＰＤＡとし
て表示に供されるとともにメモリ１７のラインアドレス
１の領域に格納される。次に、メモリ１７のラインアド
レス２の領域に既に格納されているライン番号Ｌ２４１
　のデータが読み出されて表示データＰＤＡとして表示
に供された後、表示データＰＤＡ１によるライン番号Ｌ
２　のデータが、表示データＰＤＡとして表示に供され
るとともにメモリ１７の同じラインアドレス２の領域に
格納される。同様にして、メモリ１７のラインアドレス
２４０の領域に既に格納されているライン番号Ｌ４７９
　のデータが読み出されて表示データＰＤＡとして表示
に供された後、表示データＰＤＡ１によるライン番号Ｌ
２４０　のデータが、表示データＰＤＡとして表示に供
されるとともにメモリ１７の同じラインアドレス２４０
の領域に格納される。次に、メモリ１７のラインアドレ
ス２４１の領域に既に格納されているライン番号Ｌ４８
０　のデータが読み出されて表示データＰＤＡとして表
示に供される。こうして、ＣＲＴコントローラ１２によ
る上画面の走査が終了する。

【００３４】次に、ＣＲＴコントローラ１２が下画面を
走査する。メモリ１７のラインアドレス１の領域に既に
格納されているライン番号Ｌ１　のデータが読み出され
て表示データＰＤＡとして表示に供された後、表示デー
タＰＤＡ１によるライン番号Ｌ２４１　のデータが、表
示データＰＤＡとして表示に供されるとともにメモリ１
７の同じラインアドレス１の領域に格納される。次に、
メモリ１７のラインアドレス２の領域に既に格納されて
いるライン番号Ｌ２　のデータが読み出されて表示デー
タＰＤＡとして表示に供された後、表示データＰＤＡ１
によるライン番号Ｌ２４２のデータが、表示データＰＤ
Ａとして表示に供されるとともにメモリ１７の同じライ
ンアドレス２の領域に格納される。同様にして、メモリ
１７のラインアドレス２４０の領域に既に格納されてい
るライン番号Ｌ２４０　のデータが読み出されて表示デ
ータＰＤＡとして表示に供された後、表示データＰＤＡ
１によるライン番号Ｌ４８０　のデータが、表示データ
ＰＤＡとして表示に供されるとともにメモリ１７の同じ
ラインアドレス２４０の領域に格納される。こうして、
ＣＲＴコントローラ１２による下画面の走査が終了する
。以上により、ＣＲＴコントローラ１２による１フレー
ム分の走査が行われる。

【００３５】そして、ＣＲＴコントローラ１２による次
の上画面の走査にあたっては、メモリ１７のアドレスは
前フレームの走査のときのラインアドレスよりも１ライ
ン分さかのぼり、ラインアドレス２４１に対する書き込
みから行われる。すなわち、表示データＰＤＡ１による
ライン番号Ｌ１　のデータが、表示データＰＤＡとして
表示に供されるとともにメモリ１７のラインアドレス２
４１の領域に格納される。次に、メモリ１７のラインア
ドレス１の領域に既に格納されているライン番号Ｌ２４
１　のデータが読み出されて表示データＰＤＡとして表
示に供された後、表示データＰＤＡ１によるライン番号
Ｌ２のデータが、表示データＰＤＡとして表示に供され
るとともにメモリ１７の同じラインアドレス１の領域に
格納される。同様にして、メモリ１７のラインアドレス
２３９の領域に既に格納されているライン番号Ｌ４７９
　のデータが読み出されて表示データＰＤＡとして表示
に供された後、表示データＰＤＡ１によるライン番号Ｌ
２４０　のデータが表示データＰＤＡとして表示に供さ
れるとともにメモリ１７の同じラインアドレス２３９の
領域に格納される。次に、メモリ１７のラインアドレス
２４０の領域に既に格納されているライン番号Ｌ４８０
　のデータが読み出されて表示データＰＤＡとして表示
に供される。

【００３６】このように本発明では、メモリ１７として
少なくとも１／２フレーム＋１ライン分の容量を持つも
のを使用し、フレームが変わる毎にメモリ１７への書き
込みアドレスを１ライン分シフトするようにしているの
で、フレームの最初に１ライン分書き込んでもメモリ１
７中の必要なデータが消去されることがなくなる。

【００３７】以後、同様にしてメモリ１７に対するリー
ド／ライトが繰り返される。このようにすることにより
、汎用メモリを用いた２４１ライン分（２／１フレーム
＋１ライン分）のメモリ１７を１／２フレームバッファ
として効率良く使用することができる。

【００３８】このように、この実施例のディスプレイコ
ントローラによれば、ＣＲＴコントローラ１２に対し、
外部から強制的にウェイトをかけることにより、パネル
タイミングとの同期をとるようにしているので、従来の
ＣＲＴ用のアプリケーションプログラムに対しても十分
な互換性を確保することができる。

【００３９】また、汎用メモリを使用したメモリ１７を
１／２フレームバッファとして効率良く使用して、この
メモリ１７に順次表示データを格納するとともに、パネ
ルデータ変換回路１５から出力される表示データＰＤＡ
１と、ＣＲＴコントローラ１２から出力される表示デー
タＰＤＡ２とを交互に選択することにより、２画面シン
グルドライブ型のフラットパネルディスプレイ３を支障
なく表示制御することが可能になる。

【００４０】

【発明の効果】以上述べたように、この発明によれば、
ＣＲＴコントローラがパネルタイミングコントローラに
よって強制的にウェイトをかけられることにより、パネ
ルタイミングに対する同期合わせが行われるので、ＣＲ
Ｔコントローラ内部のタイミング設定値等を変更する必
要がなく、完全な互換性を確保することが可能なパネル
ディスプレイ制御装置を提供することができる。

【００４１】また、この発明のパネルディスプレイ制御
装置によれば、汎用メモリを用いたバッファメモリを備
え、ＣＲＴコントローラから供給される表示データと、
前記メモリから読み出される表示データとを交互に選択
するようにしているので、２画面分割型のパネルディス
プレイに合致した順序のデータ供給を行うことができる
。

【００４２】なお、本発明によれば、必要とするバッフ
ァ容量は、少なくとも１／２フレーム＋１ライン分でよ
いので、ハードウェア量の大幅な増加を招くこともない
。

【図面の簡単な説明】

【図１】　　この発明の一実施例によるディスプレイコ
ントローラのブロック図である。

【図２】　　図１のコントローラによるＣＲＴ表示タイ
ミングを示すタイミング図である。

【図３】　　図１のコントローラによるパネル表示タイ
ミングを示すタイミング図である。

【図４】　　ＣＲＴコントローラが上画面を走査してい
るときのパネルディスプレイに供給される表示データの
流れを示す模式図である。

【図５】　　ＣＲＴコントローラが上画面を走査してい
るときのパネルディスプレイに供給される表示データの
流れを示す模式図である。

【図６】　　メモリコントローラによるメモリのリード
／ライトを模式的に示す図である。

【図７】　　図６の動作を説明するためのタイミング図
である。

【図８】　　２画面シングルドライブ型のパネルディス
プレイのブロック図である。

【図９】　　図８のパネルディスプレイの表示タイミン
グを示すタイミング図である。

【符号の説明】

１…ディスプレイコントローラ、２…ＶＲＡＭ、３…フ
ラットパネルディスプレイ、１１…クロックセレクト回
路、１２…ＣＲＴコントローラ、３…パネルタイミング
コントローラ、１４…外部同期合わせ回路、１５…パネ
ルデータ変換回路、１６…メモリコントローラ、１７…
メモリ、１８…データコントロール回路。

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　表示制御すべき２画面分割型のパネル
   ディスプレイの表示タイミングの基本となる基本クロッ
   クを発生させるクロック発生手段と、前記基本クロック
   に従って動作するとともに内部に格納されたタイミング
   設定値と外部から与えられるウェイト信号とに基づいて
   前記パネルディスプレイの表示タイミング信号と表示デ
   ータとを出力するＣＲＴコントローラと、このＣＲＴコ
   ントローラから出力される表示データをパネル用の表示
   データに変換するパネルデータ変換回路と、このパネル
   データ変換回路から出力されるパネル用の表示データを
   少なくとも１／２フレーム＋１ライン分格納するメモリ
   と、前記基本クロックに従って動作するとともに同期合
   わせ用の前記ウェイト信号とこのウェイト信号に同期し
   たパネル上下切替信号と前記パネルディスプレイの表示
   制御信号とを出力するパネルタイミングコントローラと
   、前記パネル上下切替信号に基づいて前記メモリに対す
   るリードライトを制御して、前記パネルデータ変換回路
   から出力されるパネル用の表示データを１ライン分ずつ
   前記メモリに書き込み且つ１フレーム毎に書き込みアド
   レスを１ライン分ずつ書き込み走査と逆の方向にずらす
   とともに前記メモリに格納された他の１／２フレームの
   データを１ラインずつ読み出すメモリコントローラと、
   前記パネル上下切替信号に従って前記パネルデータ変換
   回路から出力される表示データと前記メモリから出力さ
   れる表示データとを交互に選択して前記パネルディスプ
   レイに出力するデータコントロール回路とを備えたこと
   を特徴とするパネルディスプレイ制御装置。