JPH04299565A - Ｉｃチップ - Google Patents
ＩｃチップInfo
- Publication number
- JPH04299565A JPH04299565A JP3087613A JP8761391A JPH04299565A JP H04299565 A JPH04299565 A JP H04299565A JP 3087613 A JP3087613 A JP 3087613A JP 8761391 A JP8761391 A JP 8761391A JP H04299565 A JPH04299565 A JP H04299565A
- Authority
- JP
- Japan
- Prior art keywords
- function
- chip
- function switching
- cpu
- wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W44/00—Electrical arrangements for controlling or matching impedance
- H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
- H10W44/203—Electrical connections
- H10W44/206—Wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
- H10W72/5473—Dispositions of multiple bond wires multiple bond wires connected to a common bond pad
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は半導体集積回路（ＩＣ
）チップに関し、特にオプション機能を切替えることが
できるＩＣチップに関するものである。
）チップに関し、特にオプション機能を切替えることが
できるＩＣチップに関するものである。
【０００２】
【従来の技術】従来から用途に応じてオプション機能を
切替えることができるＩＣチップが知られている。この
種の従来のＩＣチップとして例えば特開昭６２−２２４
９４２号公報や特開平２−５５６２号公報に示される構
造のものがある。
切替えることができるＩＣチップが知られている。この
種の従来のＩＣチップとして例えば特開昭６２−２２４
９４２号公報や特開平２−５５６２号公報に示される構
造のものがある。
【０００３】
【発明が解決しようとする課題】このような従来のＩＣ
チップは、ウェハにて動作テストが行なわれるが、ある
特定の機能、例えばＲＯＭによる機能が不良であった場
合、構造上不良部分を取り替えることができないので、
全く動作しないＩＣチップと同様に不良チップとしてア
センブリせずに廃棄していた。また、上記特定機能の不
良により機能変更をしようとした場合、機能切替え用の
コントロール端子をアウタリードとして外へ出す必要が
あり、面倒であった。
チップは、ウェハにて動作テストが行なわれるが、ある
特定の機能、例えばＲＯＭによる機能が不良であった場
合、構造上不良部分を取り替えることができないので、
全く動作しないＩＣチップと同様に不良チップとしてア
センブリせずに廃棄していた。また、上記特定機能の不
良により機能変更をしようとした場合、機能切替え用の
コントロール端子をアウタリードとして外へ出す必要が
あり、面倒であった。
【０００４】この発明は上記のような問題点を解決する
ためになされたもので、ある特定機能のみの不良チップ
を機能切替え専用のアウタリードを外へ出さずに機能変
更できるＩＣチップを得ることを目的とする。
ためになされたもので、ある特定機能のみの不良チップ
を機能切替え専用のアウタリードを外へ出さずに機能変
更できるＩＣチップを得ることを目的とする。
【０００５】
【課題を解決するための手段】この発明に係るＩＣチッ
プは、端子５のうち任意の１つを機能切替え端子５ａと
して設定し、この機能切替え端子５ａと、電位又は入力
信号の異なる２個のリード６ａ，６ｂのいずれか一方を
ワイヤ７ａを介して接続するようにして、いずれのリー
ドの入力が供給されるかを判定する判定手段８を設ける
とともに、この判定手段８の判定結果によりＣＰＵ５の
機能を切替える機能切替え手段９を設けたものである。
プは、端子５のうち任意の１つを機能切替え端子５ａと
して設定し、この機能切替え端子５ａと、電位又は入力
信号の異なる２個のリード６ａ，６ｂのいずれか一方を
ワイヤ７ａを介して接続するようにして、いずれのリー
ドの入力が供給されるかを判定する判定手段８を設ける
とともに、この判定手段８の判定結果によりＣＰＵ５の
機能を切替える機能切替え手段９を設けたものである。
【０００６】
【作用】判定手段８により、いずれのリード６ａ，６ｂ
の入力が供給されるかを判定し、機能切替え手段９によ
り、その判定結果に応じてＣＰＵ５の機能を切替える。 これにより、ＩＣチップの故障に応じた切替えを行うこ
とができる。
の入力が供給されるかを判定し、機能切替え手段９によ
り、その判定結果に応じてＣＰＵ５の機能を切替える。 これにより、ＩＣチップの故障に応じた切替えを行うこ
とができる。
【０００７】
【実施例】図１はこの発明の一実施例に係るＩＣチップ
の構成図である。図１において、１は例えばシングルチ
ップマイクロコンピュータのＩＣチップであり、ＩＣチ
ップ１にはＣＰＵ２、ＲＯＭ３、ＲＡＭ４等の回路素子
が中央に設けられ、かつ外周に複数の信号入出力端子５
が設けられている。またＩＣチップ１には外部入出力を
導く多数のリード６と、信号入出力端子５間の接続を行
なうワイヤ７等を備えている。５ａは信号入出力端子５
の任意の１つを機能切替え端子として設定された機能切
替え端子である。この場合、多数本のリード６のうち電
位又は入力信号の異なる２個のリード６ａ，６ｂのいず
れか一方をワイヤ７ａを介して機能切替え端子５ａに接
続する。ＣＰＵ２は、いずれのリード６ａ，６ｂの入力
が上記機能切替え端子５ａに供給されるかを判定する判
定手段８と、この判定手段８の判定結果によりＣＰＵ２
の機能を切替える機能切替え手段９を有する。本実施例
では機能切替え端子５ａにＶｃｃが供給される場合、通
常動作が行なわれるが、Ｖｓｓが供給されたことが判定
されると内部ＲＯＭを外部ＲＯＭに切替えるよう、機能
切替え手段９が働く。
の構成図である。図１において、１は例えばシングルチ
ップマイクロコンピュータのＩＣチップであり、ＩＣチ
ップ１にはＣＰＵ２、ＲＯＭ３、ＲＡＭ４等の回路素子
が中央に設けられ、かつ外周に複数の信号入出力端子５
が設けられている。またＩＣチップ１には外部入出力を
導く多数のリード６と、信号入出力端子５間の接続を行
なうワイヤ７等を備えている。５ａは信号入出力端子５
の任意の１つを機能切替え端子として設定された機能切
替え端子である。この場合、多数本のリード６のうち電
位又は入力信号の異なる２個のリード６ａ，６ｂのいず
れか一方をワイヤ７ａを介して機能切替え端子５ａに接
続する。ＣＰＵ２は、いずれのリード６ａ，６ｂの入力
が上記機能切替え端子５ａに供給されるかを判定する判
定手段８と、この判定手段８の判定結果によりＣＰＵ２
の機能を切替える機能切替え手段９を有する。本実施例
では機能切替え端子５ａにＶｃｃが供給される場合、通
常動作が行なわれるが、Ｖｓｓが供給されたことが判定
されると内部ＲＯＭを外部ＲＯＭに切替えるよう、機能
切替え手段９が働く。
【０００８】図２はＩＣチップ本体の構成を示す断面図
である。図２において、２８は基板２７に実装されたＩ
Ｃチップ本体であり、ＩＣチップ本体２８内にＩＣチッ
プ１が収納される。１８はウェハ、１９は基板パッド、
２０は外部信号入出力端子、２１はワイヤで、ＩＣチッ
プ１には上記ワイヤ２１および外部信号入出力端子２０
を介して基板パッド１９が接続されている。
である。図２において、２８は基板２７に実装されたＩ
Ｃチップ本体であり、ＩＣチップ本体２８内にＩＣチッ
プ１が収納される。１８はウェハ、１９は基板パッド、
２０は外部信号入出力端子、２１はワイヤで、ＩＣチッ
プ１には上記ワイヤ２１および外部信号入出力端子２０
を介して基板パッド１９が接続されている。
【０００９】図３は本ＩＣチップ内の素子と外部ＲＯＭ
の接続状態を示す図である。図３において、ＣＰＵ２、
ＲＯＭ３、ＲＡＭ４、および外部ＲＯＭ３０はバス２９
に接続されている。
の接続状態を示す図である。図３において、ＣＰＵ２、
ＲＯＭ３、ＲＡＭ４、および外部ＲＯＭ３０はバス２９
に接続されている。
【００１０】次にこの実施例の動作について説明する。
リード１ａには電源電圧Ｖｃｃが設定されており、リー
ド１ｂには電源電圧Ｖｃｃより高電位の電源電圧Ｖｓｓ
が設定されている。ここで、例えば内部ＲＯＭ３が故障
していないときは実線の如くワイヤ７ａを機能切替え端
子５ａに入力するよう接続して使用する。この場合、通
常の動作がなされる。
ド１ｂには電源電圧Ｖｃｃより高電位の電源電圧Ｖｓｓ
が設定されている。ここで、例えば内部ＲＯＭ３が故障
していないときは実線の如くワイヤ７ａを機能切替え端
子５ａに入力するよう接続して使用する。この場合、通
常の動作がなされる。
【００１１】内部ＲＯＭ３が故障の場合、ワイヤ７ａを
実線の如く接続することなく、破線で示すように電源電
圧Ｖｓｓが供給されるリード６ｂを機能切替え端子５ａ
に接続することにより、この端子５ａを介してＣＰＵ２
内の機能である判定手段８にＶｃｃが取込まれてこれを
判定して機能切替え手段９を制御して、ＣＰＵ２が内部
ＲＯＭ３を読込む機能から、これに替えて外部ＲＯＭ３
０を読込む機能に変更されるので、内部ＲＯＭ３の故障
は補償される。
実線の如く接続することなく、破線で示すように電源電
圧Ｖｓｓが供給されるリード６ｂを機能切替え端子５ａ
に接続することにより、この端子５ａを介してＣＰＵ２
内の機能である判定手段８にＶｃｃが取込まれてこれを
判定して機能切替え手段９を制御して、ＣＰＵ２が内部
ＲＯＭ３を読込む機能から、これに替えて外部ＲＯＭ３
０を読込む機能に変更されるので、内部ＲＯＭ３の故障
は補償される。
【００１２】この実施例ではＩＣチップ１内のワイヤの
接続を変更するという内部的変更のみでＩＣチップ１の
故障は補償される。上記実施例におけるワイヤの接続変
更は図４に示すようにワイヤ７ｍからワイヤ７ｎにつな
ぎ替えるようにしても同じである。
接続を変更するという内部的変更のみでＩＣチップ１の
故障は補償される。上記実施例におけるワイヤの接続変
更は図４に示すようにワイヤ７ｍからワイヤ７ｎにつな
ぎ替えるようにしても同じである。
【００１３】なお、上記実施例ではシングルチップマイ
クロコンピュータのＲＯＭ領域を内部にするか、外部に
するかをの切替えを行なったが、その他の周辺のタイマ
機能やアナログデジタル変換機能、その他客先ごとの仕
様変更についても、同様なワイヤの接続変更により対応
することができる。
クロコンピュータのＲＯＭ領域を内部にするか、外部に
するかをの切替えを行なったが、その他の周辺のタイマ
機能やアナログデジタル変換機能、その他客先ごとの仕
様変更についても、同様なワイヤの接続変更により対応
することができる。
【００１４】なお、電位の異なるリード１ａ，１ｂを選
定して、ワイヤ７ａを介してこれ等のいずれかを機能切
替え手段９に接続するとして説明したが、信号の異なる
２本の他のリードを選定して機能判定を行うようにして
もよい。
定して、ワイヤ７ａを介してこれ等のいずれかを機能切
替え手段９に接続するとして説明したが、信号の異なる
２本の他のリードを選定して機能判定を行うようにして
もよい。
【００１５】
【発明の効果】以上のように本発明によれば、端子の任
意の１つを機能切替え端子として設定し、この機能切替
え端子と、電位又は入力信号の異なる２個のリードのい
ずれか一方をワイヤを介して接続するようにして、いず
れのリードの入力が供給されるかを判定する判定手段を
設けるとともに、この判定手段の判定結果によりＣＰＵ
の機能を切替える機能切替え手段を設けて構成したので
、ある特定機能のみの不良チップを機能切替え専用のア
ウタリードを出さずに機能変更が可能となり、生産され
たＩＣチップを無駄なく有効に使用できるという効果が
得られる。また、客先ごとの仕様変更も機能切替え専用
のアウタリードによる切り換えなしに行なえるという効
果も得られる。
意の１つを機能切替え端子として設定し、この機能切替
え端子と、電位又は入力信号の異なる２個のリードのい
ずれか一方をワイヤを介して接続するようにして、いず
れのリードの入力が供給されるかを判定する判定手段を
設けるとともに、この判定手段の判定結果によりＣＰＵ
の機能を切替える機能切替え手段を設けて構成したので
、ある特定機能のみの不良チップを機能切替え専用のア
ウタリードを出さずに機能変更が可能となり、生産され
たＩＣチップを無駄なく有効に使用できるという効果が
得られる。また、客先ごとの仕様変更も機能切替え専用
のアウタリードによる切り換えなしに行なえるという効
果も得られる。
【図１】この発明の一実施例に係るＩＣチップの構成を
示す平面図である。
示す平面図である。
【図２】上記実施例のＩＣチップ本体の構成を示す断面
図である。
図である。
【図３】上記実施例のＩＣチップ内の素子と外部ＲＯＭ
の接続状態を示す図である。
の接続状態を示す図である。
【図４】他の実施例によるワイヤの接続変更を説明する
ための図である。
ための図である。
１ ＩＣチップ
２ ＣＰＵ
３ ＲＯＭ
４ ＲＡＭ
５ 信号入出力端子
５ａ 機能切替え端子
６，６ａ，６ｂ リード
７，７ａ，７ｍ，７ｎ ワイヤ
８ 判定手段
９ 機能切替え手段
３０ 外部ＲＯＭ
Claims (2)
- 【請求項１】 ＣＰＵ，内部ＲＯＭ，ＲＡＭ等の回路
素子を中央に有し、かつ外周に複数の信号入出力端子を
有するとともに、外部入出力を導く複数のリードと上記
各端子間の接続を行なうワイヤを備えたＩＣチップにお
いて、上記端子の任意の１つを機能切替え端子として設
定し、この機能切替え端子と上記リードのうち電位又は
入力信号の異なる２個のリードのいずれか一方とをワイ
ヤを介して接続するようにし、さらにいずれのリードの
入力が供給されるかを判定する判定手段を設けるととも
に、この判定手段の判定結果によりＣＰＵの機能を切替
える機能切替え手段を設けたことを特徴とするＩＣチッ
プ。 - 【請求項２】 外部に外部ＲＯＭを接続して上記機能
切替え手段がＣＰＵに対して内部ＲＯＭを上記外部ＲＯ
Ｍに切替えることを特徴とする請求項１のＩＣチップ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3087613A JPH04299565A (ja) | 1991-03-27 | 1991-03-27 | Ｉｃチップ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3087613A JPH04299565A (ja) | 1991-03-27 | 1991-03-27 | Ｉｃチップ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04299565A true JPH04299565A (ja) | 1992-10-22 |
Family
ID=13919830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3087613A Pending JPH04299565A (ja) | 1991-03-27 | 1991-03-27 | Ｉｃチップ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04299565A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5834837A (en) * | 1997-01-03 | 1998-11-10 | Lg Semicon Co., Ltd. | Semiconductor package having leads with step-shaped dimples |
| WO2003010824A1 (fr) * | 2001-07-25 | 2003-02-06 | Niigata Seimitsu Co., Ltd. | Dispositif a semi-conducteur |
-
1991
- 1991-03-27 JP JP3087613A patent/JPH04299565A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5834837A (en) * | 1997-01-03 | 1998-11-10 | Lg Semicon Co., Ltd. | Semiconductor package having leads with step-shaped dimples |
| WO2003010824A1 (fr) * | 2001-07-25 | 2003-02-06 | Niigata Seimitsu Co., Ltd. | Dispositif a semi-conducteur |
| JP2003037176A (ja) * | 2001-07-25 | 2003-02-07 | Niigata Seimitsu Kk | 半導体装置 |
| US6858946B2 (en) | 2001-07-25 | 2005-02-22 | Niigata Seimitsu Co., Ltd. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0364925B1 (en) | Semiconductor integrated circuit having i/o terminals allowing independent connection test | |
| US6351040B1 (en) | Method and apparatus for implementing selected functionality on an integrated circuit device | |
| KR910000114B1 (ko) | 반도체 장치 | |
| US6885095B2 (en) | Test circuit and multi-chip package type semiconductor device having the test circuit | |
| US5585676A (en) | IC chip for different type IC packages | |
| KR100349477B1 (ko) | 반도체 장치 | |
| US6410936B1 (en) | Semiconductor device | |
| KR20040002441A (ko) | 반도체 장치, 반도체 패키지 및 반도체 장치의 시험 방법 | |
| US5796266A (en) | Circuit and a method for configuring pad connections in an integrated device | |
| JPH04299565A (ja) | Ｉｃチップ | |
| US6313655B1 (en) | Semiconductor component and method for testing and operating a semiconductor component | |
| JPH10209381A (ja) | 半導体集積回路 | |
| KR100416920B1 (ko) | 본딩패드옵션을구비한집적회로및본딩패드옵션을실행하는방법 | |
| JPH04159752A (ja) | 半導体集積回路及びその装置 | |
| JPH0513662A (ja) | マルチチツプモジユール | |
| JP2000022072A (ja) | マルチチップモジュール | |
| JP3447553B2 (ja) | 半導体パッケ−ジ | |
| US6603219B2 (en) | Semiconductor integrated circuit | |
| US20010054904A1 (en) | Monitoring resistor element and measuring method of relative preciseness of resistor elements | |
| JP2972473B2 (ja) | 半導体装置 | |
| JP2740374B2 (ja) | 半導体集積回路装置 | |
| JPH10161898A (ja) | 半導体集積回路 | |
| JPH07109843B2 (ja) | 半導体集積回路 | |
| JPH09178816A (ja) | マルチｉｃチップ実装回路 | |
| JPH05341014A (ja) | 半導体モジュール装置、半導体モジュール単体及び試験方法 |