JPH04299636A - 送信タイミング自動切替回路 - Google Patents

送信タイミング自動切替回路

Info

Publication number
JPH04299636A
JPH04299636A JP3085912A JP8591291A JPH04299636A JP H04299636 A JPH04299636 A JP H04299636A JP 3085912 A JP3085912 A JP 3085912A JP 8591291 A JP8591291 A JP 8591291A JP H04299636 A JPH04299636 A JP H04299636A
Authority
JP
Japan
Prior art keywords
modem
transmission timing
terminal device
control signal
timing signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3085912A
Other languages
English (en)
Inventor
Minoru Akimoto
秋元 稔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Telecom Networks Ltd
Original Assignee
Fujitsu Telecom Networks Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Telecom Networks Ltd filed Critical Fujitsu Telecom Networks Ltd
Priority to JP3085912A priority Critical patent/JPH04299636A/ja
Publication of JPH04299636A publication Critical patent/JPH04299636A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Communication Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、端末装置とモデムとの
間の送信タイミング信号を自動的に切替える送信タイミ
ング自動切替回路に関する。
【0002】
【従来の技術】データを送受信する端末装置は、モデム
を介して相手端末装置と回線を通して接続される構成が
一般的であり、その場合に、端末装置で形成した送信タ
イミング信号を用いてデータを送信する構成と、モデム
からの送信タイミング信号を用いてデータを送信する構
成とがある。従って、このような異なる構成の端末装置
に対応したモデムが必要となる。そこで、モデムに送信
タイミング信号を切替える構成を付加して、モデムを共
用化することが考えられる。
【0003】図2は従来例の要部ブロック図であり、モ
デム22に送信タイミング信号の切替機能を付加した場
合を示し、データの送受信の回路等は簡略化の為に図示
を省略している。同図に於いて、21は端末装置、23
はモデムコア、24はマイクロプロセッサ(MPU)、
25は送信タイミング設定部である。端末装置21とモ
デム22とは、ケーブルとコネクタとにより接続される
か、又は直接的にコネクタにより接続される。
【0004】モデムコア23は、データを回線に送出す
る為の変調及び回線を介して受信した信号を復調する機
能を含むものであり、又マイクロプロセッサ24は、モ
デムコア23を制御する機能を含むものである。又送信
タイミング設定部25は、例えば、スイッチやジャンパ
線により、端末装置21で形成した送信タイミング信号
ST1を用いるか、又はモデム2からの送信タイミング
信号ST2を用いるかを設定するものである。例えば、
aに示す接続の場合は開放状態であるかハイレベルの設
定情報となり、送信タイミング信号ST1を用いる場合
を示し、bに示す接続の場合は接地状態であるからロー
レベルの設定情報となり、送信タイミング信号ST2を
用いる場合を示すことになる。マイクロプロセッサ24
はこの設定情報を識別して、ソフト処理によりモデムコ
ア23を制御し、何れの送信タイミング信号を用いるか
を決定することになる。
【0005】
【発明が解決しようとする問題点】前述のように、従来
例のモデムに於いては、端末装置21の構成に対応して
モデム22の送信タイミング設定部25に於いて設定す
る必要があり、従って、端末装置21の種別の確認と、
送信タイミング設定操作とを行う必要があり、システム
構築が煩雑となる欠点がある。又端末装置21の増設時
に設定誤りが生じる可能性がある。本発明は、端末装置
の種別に対応してモデムに於いて自動的に送信タイミン
グ信号の切替えを行うことを目的とする。
【0006】
【課題を解決するための手段】本発明の送信タイミング
切替回路は、図1を参照すると、端末装置1の設定部3
に於ける接地或いは開放による制御信号を、モデム2と
の間の接続ピン12,13を介してモデム2に加える制
御信号入力部4と、この制御信号入力部4により、モデ
ム2のモデムコア部5に端末装置1からの送信タイミン
グ信号ST1を加えるか、又はモデムコア5から端末装
置に送信タイミング信号ST2を加えるかを切替える2
個のスリーステートゲートからなるゲート回路6とによ
り構成したものである。
【0007】
【作用】端末装置1とモデム2とをコネクタを介して接
続すると、その接続ピン12,13を介して端末装置1
の設定部3による接続ピン12,13間の開放又は短絡
(接地)の設定情報が制御信号入力部4に加えられ、そ
の設定情報によりゲート回路6が制御され、例えば、端
末装置1の設定部3を開放すると、端末装置1で形成し
た送信タイミング信号ST1がモデムコア5に加えられ
る。又設定部3を短絡すると、モデムコア5からの送信
タイミング信号ST2が端末装置1に加えられる。即ち
、端末装置1をモデム2に接続するだけで、端末装置1
の構成に対応して送信タイミング信号ST1,ST2の
切替えが行われる。
【0008】
【実施例】図1は本発明の実施例の要部ブロック図であ
り、前述のように、端末装置1とモデム2とは、ケーブ
ルとコネクタ或いは直接的にコネクタにより接続される
。11はコネクタの送信タイミング信号の入出力ピン、
12,13はコネクタの制御信号ピンを示す。又端末装
置1は制御信号ピン12,13間を点線で示すように短
絡するか又は開放するかの設定部3を備え、例えば、端
末装置1で形成した送信タイミング信号ST1を用いて
データを送信する構成の場合、設定部3を開放の状態と
し、モデムコア5で形成した送信タイミング信号ST2
を用いてデータを送信する構成の場合は、設定部3を短
絡の状態とする。
【0009】又制御信号入力部4は、制御信号ピン12
,13により接続され、制御信号ピン13側を接地し、
制御信号ピン12側を抵抗15を介して+5Vにプルア
ップし、又インバータ8を備えている。又ゲート回路6
は、スリーステートゲート9,10を備え、送信タイミ
ング信号ST1を制御するスリーステートゲート9の出
力は抵抗16を介して+5Vにプルアップされている。
【0010】端末装置1が、内部で形成した送信タイミ
ング信号を用いてデータを送信する構成の場合、設定部
3を開放とする。それにより、制御信号ピン12は抵抗
15を介してプルアップされているからハイレベルの状
態となる。従って、ゲート回路6のスリーステートゲー
ト10の出力はハイインピーダンスの状態となり、スリ
ーステートゲート9はインバータ8の出力が“0”とな
るから、このスリーステートゲート9は入力信号を出力
する状態となり、それにより、端末装置1からの入出力
ピン11を介した送信タイミング信号ST1をモデムコ
ア5に入力することができる。
【0011】又端末装置1が、モデムからの送信タイミ
ング信号を用いる構成の場合は、設定部3を短絡する。 それにより、制御信号ピン12,13間が接続され、制
御信号ピン12はローレベルの状態となり、ゲート回路
6のスリーステートゲート9はインバータ8の出力が“
1”となるから、ハイインピーダンスの出力状態となる
。これに対して、スリーステートゲート10はモデムコ
ア5からの送信タイミング信号ST2を端末装置1に入
出力ピン11を介して入力することになる。
【0012】前述の制御信号ピン13は、他の接地ピン
と共用化できるから、端末装置1の設定情報をモデム2
に加える為には、1個の制御信号ピン12を用いるだけ
で済むことになり、通常のコネクタに於いては未使用の
ピンが存在するから、新たなコネクタを製作する必要は
ない。又端末装置1の設定部3は、モデム2との接続構
成に対応してスイッチ等の種々の設定構成を用いること
が可能である。
【0013】
【発明の効果】以上説明したように、本発明は、モデム
2に制御信号入力部4とゲート回路6とを設けて、端末
装置1の設定部3の設定情報に従ってゲート回路6を制
御し、自動的に送信タイミング信号ST1,ST2の切
替えを行わせるもので、同一構成のモデム2に対して、
異なる構成の端末装置1を接続するだけで、送信タイミ
ング信号ST1,ST2の切替えが可能となり、システ
ムの構築が容易となる利点がある。
【図面の簡単な説明】
【図1】本発明の実施例の要部ブロック図である。
【図2】従来例の要部ブロック図である。
【符号の説明】
1    端末装置 2    モデム 3    設定部 4    制御信号入力部 5    モデムコア 6    ゲート回路 7    マイクロプロセッサ(MPU)8    イ
ンバータ 9    スリーステートゲート 10  スリーステートゲート

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  端末装置(1)からモデム(2)を介
    してデータを送信し、該データを前記端末装置(1)の
    送信タイミング信号により行うか又は前記モデム(2)
    からの送信タイミング信号により行うかを切替える切替
    回路に於いて、前記端末装置(1)の設定部(3)に於
    ける接地或いは開放による制御信号を、前記モデム(2
    )との間の接続ピンを介して該モデム(2)に加える制
    御信号入力部(4)と、該制御信号入力部(4)により
    、前記モデム(2)のモデムコア(5)に前記端末装置
    (1)からの送信タイミング信号を加えるか又は該モデ
    ムコア(5)から前記端末装置(1)に送信タイミング
    信号を加えるかを切替える2個のスリーステートゲート
    からなるゲート回路(6)とを備えたことを特徴とする
    送信タイミング自動切替回路。
JP3085912A 1991-03-27 1991-03-27 送信タイミング自動切替回路 Pending JPH04299636A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3085912A JPH04299636A (ja) 1991-03-27 1991-03-27 送信タイミング自動切替回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3085912A JPH04299636A (ja) 1991-03-27 1991-03-27 送信タイミング自動切替回路

Publications (1)

Publication Number Publication Date
JPH04299636A true JPH04299636A (ja) 1992-10-22

Family

ID=13872027

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3085912A Pending JPH04299636A (ja) 1991-03-27 1991-03-27 送信タイミング自動切替回路

Country Status (1)

Country Link
JP (1) JPH04299636A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61230443A (ja) * 1985-04-04 1986-10-14 Nec Corp 同期式回線制御装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61230443A (ja) * 1985-04-04 1986-10-14 Nec Corp 同期式回線制御装置

Similar Documents

Publication Publication Date Title
US6453374B1 (en) Data bus
GB2374259A (en) Universal serial bus circuit
JP3557625B2 (ja) 情報処理装置
JPH0651881A (ja) 通信ユニット
US5247540A (en) Reversible data link
JPH04299636A (ja) 送信タイミング自動切替回路
US6880036B2 (en) Apparatus for receiving audiovisual programs
JPH06224976A (ja) 半2重シリアル伝送用インターフェース変換回路
JPS6376653A (ja) 片整合終端伝送路の終端自動切替方式
JPH0785562B2 (ja) 通信装置間の障害検出方式
JP2867649B2 (ja) 電子機器の接続装置
JP2575514B2 (ja) データ通信装置
JP2719576B2 (ja) 回線切替方式
JPH04108243A (ja) インタフェース自動切換回路
JPS61129943A (ja) 回線アダプタ
JP3008198B2 (ja) アダプタ
JP2655687B2 (ja) 回線切替方式
JPS6297446A (ja) シリアルインタフエ−ス回路
JPH04127750A (ja) 通信インターフェースのクロック制御方式
JPS58125124A (ja) パラレルバス制御装置
JP2525185B2 (ja) インタ−フェ−ス回路
JPH08162938A (ja) バスドライバー回路
JPS58182350A (ja) 通信制御装置
JPH04296141A (ja) 遠隔電源制御システム
JPH0310432A (ja) 伝送システム