JPH04299864A - アクティブマトリクス型液晶ディスプレイ - Google Patents
アクティブマトリクス型液晶ディスプレイInfo
- Publication number
- JPH04299864A JPH04299864A JP3064875A JP6487591A JPH04299864A JP H04299864 A JPH04299864 A JP H04299864A JP 3064875 A JP3064875 A JP 3064875A JP 6487591 A JP6487591 A JP 6487591A JP H04299864 A JPH04299864 A JP H04299864A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- thin film
- insulating film
- active matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 41
- 239000011159 matrix material Substances 0.000 title claims description 22
- 239000010409 thin film Substances 0.000 claims description 43
- 239000010408 film Substances 0.000 claims description 32
- 239000004065 semiconductor Substances 0.000 claims description 14
- 239000000969 carrier Substances 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000002784 hot electron Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Non-Volatile Memory (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は薄膜トランジスタを用い
たアクティブマトリクス型液晶ディスプレイに関するも
のである。
たアクティブマトリクス型液晶ディスプレイに関するも
のである。
【０００２】
【従来の技術】パネル型ディスプレイ装置として、アク
ティブマトリクス型液晶ディスプレイが注目されている
。これは、薄膜トランジスタ（ＴＦＴ）を各絵素のスイ
ッチ素子に用いたディスプレイで、スイッチ用の薄膜ト
ランジスタは図５（ａ）のようなＩ−Ｖ特性を示す。 同図はノーマリオフ型のもので、オンとなる閾値Ｖｔｈ
は一般に５［Ｖ］程度である。また、薄膜トランジスタ
ではバックチャネルなどのために、逆電圧印加時にも電
流ＩＤＳが増加する。液晶（ＬＣ）材料としては、ノー
マリ白モード（ＮＷ）のものとノーマリ黒モード（ＮＢ
）のものが知られ、光透透過率の印加電圧ＶＬＣ依存性
は図５（ｂ）のようになる。そして、ＯＮ電圧は一般に
５［Ｖ］程度である。
ティブマトリクス型液晶ディスプレイが注目されている
。これは、薄膜トランジスタ（ＴＦＴ）を各絵素のスイ
ッチ素子に用いたディスプレイで、スイッチ用の薄膜ト
ランジスタは図５（ａ）のようなＩ−Ｖ特性を示す。 同図はノーマリオフ型のもので、オンとなる閾値Ｖｔｈ
は一般に５［Ｖ］程度である。また、薄膜トランジスタ
ではバックチャネルなどのために、逆電圧印加時にも電
流ＩＤＳが増加する。液晶（ＬＣ）材料としては、ノー
マリ白モード（ＮＷ）のものとノーマリ黒モード（ＮＢ
）のものが知られ、光透透過率の印加電圧ＶＬＣ依存性
は図５（ｂ）のようになる。そして、ＯＮ電圧は一般に
５［Ｖ］程度である。
【０００３】図６（ａ）は液晶ディスプレイの駆動波形
を示し、同図（ｂ）はこれにより駆動される液晶ディス
プレイの要部の平面図を示す。走査線１にはゲート電圧
ＶＧ が与えられており、データ信号線２には表示すべ
きデータ信号ＶＳ が与えられている。薄膜トランジス
タ（逆スタガ型）は走査線１から延びるゲート電極１１
と、この上に設けられた半導体薄膜２０により構成され
、半導体薄膜２０のソース領域に形成されたソース電極
３１上には、データ信号線２が形成され、ドレイン領域
に形成されたドレイン電極３２上には、ＩＴＯなどから
なる透明な画素電極４１が形成されている。
を示し、同図（ｂ）はこれにより駆動される液晶ディス
プレイの要部の平面図を示す。走査線１にはゲート電圧
ＶＧ が与えられており、データ信号線２には表示すべ
きデータ信号ＶＳ が与えられている。薄膜トランジス
タ（逆スタガ型）は走査線１から延びるゲート電極１１
と、この上に設けられた半導体薄膜２０により構成され
、半導体薄膜２０のソース領域に形成されたソース電極
３１上には、データ信号線２が形成され、ドレイン領域
に形成されたドレイン電極３２上には、ＩＴＯなどから
なる透明な画素電極４１が形成されている。
【０００４】図６（ａ）に示すように、書き込み状態で
はゲート電圧ＶＧ によって薄膜トランジスタはオンと
なり、ゲート電圧ＶＧ によって液晶容量ＣＬＣなどが
充電される。そして、保持状態ではゲート電圧ＶＧ に
よって薄膜トランジスタはオフとなり、液晶容量ＣＬＣ
は放電される。ここで、保持状態では液晶容量ＣＬＣな
どに蓄積された電荷が十分に保持される必要があり、こ
のためには薄膜トランジスタのオフ時の電流を十分に少
なくする必要がある。そこで、保持状態のゲート電圧Ｖ
Ｇがデータ信号ＶＳ よりも常に低くなるようにしてい
た。
はゲート電圧ＶＧ によって薄膜トランジスタはオンと
なり、ゲート電圧ＶＧ によって液晶容量ＣＬＣなどが
充電される。そして、保持状態ではゲート電圧ＶＧ に
よって薄膜トランジスタはオフとなり、液晶容量ＣＬＣ
は放電される。ここで、保持状態では液晶容量ＣＬＣな
どに蓄積された電荷が十分に保持される必要があり、こ
のためには薄膜トランジスタのオフ時の電流を十分に少
なくする必要がある。そこで、保持状態のゲート電圧Ｖ
Ｇがデータ信号ＶＳ よりも常に低くなるようにしてい
た。
【０００５】
【発明が解決しようとする課題】このように、図５（ａ
）の特性を示す薄膜トランジスタを用いて駆動すると、
保持状態のゲート電圧ＶＧ をデータ信号ＶＳ よりも
常に低レベルとすることになるため、共通電極の電位Ｖ
ＣＯＭ との間に、一定の電位差が生じてしまう。具体
的には、ゲート電極１１および走査線１と共通電極の間
には、保持状態において少なくとも液晶のオン電圧に相
当とする電位差が生じる。すると、この電位差はゲート
電極１１および走査線１と共通電極の間の液晶にかかる
ので、液晶の経時的な劣化を招く。もちろん、ゲート電
極１１および走査線１と液晶の間には、保護膜としての
絶縁膜が設けられているが、液晶の比抵抗はこれらに匹
敵する大きな値であるため、液晶に保持状態のＤＣ電圧
が印加されることは避けられない。
）の特性を示す薄膜トランジスタを用いて駆動すると、
保持状態のゲート電圧ＶＧ をデータ信号ＶＳ よりも
常に低レベルとすることになるため、共通電極の電位Ｖ
ＣＯＭ との間に、一定の電位差が生じてしまう。具体
的には、ゲート電極１１および走査線１と共通電極の間
には、保持状態において少なくとも液晶のオン電圧に相
当とする電位差が生じる。すると、この電位差はゲート
電極１１および走査線１と共通電極の間の液晶にかかる
ので、液晶の経時的な劣化を招く。もちろん、ゲート電
極１１および走査線１と液晶の間には、保護膜としての
絶縁膜が設けられているが、液晶の比抵抗はこれらに匹
敵する大きな値であるため、液晶に保持状態のＤＣ電圧
が印加されることは避けられない。
【０００６】本発明は上記の問題点を考慮してなされた
もので、液晶材料の劣化の少いアクティブマトリクス型
液晶ディスプレイを提供することを目的とする。
もので、液晶材料の劣化の少いアクティブマトリクス型
液晶ディスプレイを提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明に係る第１のアク
ティブマトリクス型液晶ディスプレイは、絵素をスイッ
チする素子が、ソース領域、チャネル領域およびドレイ
ン領域を半導体薄膜により形成し、チャネル領域にゲー
ト絶縁膜を介してゲート電極を配設した薄膜トランジス
タで構成されるものにおいて、ゲート絶縁膜は少なくと
も二層の絶縁膜により形成され、これらの界面準位には
ソースおよびドレイン領域の多数キャリアと同一極性の
キャリアがトラップされていることを特徴とする。
ティブマトリクス型液晶ディスプレイは、絵素をスイッ
チする素子が、ソース領域、チャネル領域およびドレイ
ン領域を半導体薄膜により形成し、チャネル領域にゲー
ト絶縁膜を介してゲート電極を配設した薄膜トランジス
タで構成されるものにおいて、ゲート絶縁膜は少なくと
も二層の絶縁膜により形成され、これらの界面準位には
ソースおよびドレイン領域の多数キャリアと同一極性の
キャリアがトラップされていることを特徴とする。
【０００８】また、本発明に係る第２のアクティブマト
リクス型液晶ディスプレイは、絵素をスイッチする素子
が、ソース領域、チャネル領域およびドレイン領域を半
導体薄膜により形成し、チャネル領域にゲート絶縁膜を
介してゲート電極を配設した薄膜トランジスタで構成さ
れるものにおいて、ゲート電極直下のゲート絶縁膜中に
フローティング電極が設けられ、このフローティング電
極にはソースおよびドレイン領域の多数キャリアと同一
極性のキャリアがトラップされていることを特徴とする
。
リクス型液晶ディスプレイは、絵素をスイッチする素子
が、ソース領域、チャネル領域およびドレイン領域を半
導体薄膜により形成し、チャネル領域にゲート絶縁膜を
介してゲート電極を配設した薄膜トランジスタで構成さ
れるものにおいて、ゲート電極直下のゲート絶縁膜中に
フローティング電極が設けられ、このフローティング電
極にはソースおよびドレイン領域の多数キャリアと同一
極性のキャリアがトラップされていることを特徴とする
。
【０００９】
【作用】本発明の構成によれば、チャネル領域の半導体
薄膜とゲート電極の間に、キャリアがトラップされてい
るので、その閾値Ｖｔｈを高電圧側にシフトできる。こ
のため、共通電極とゲート電極および走査線の間の保持
状態での電位差を少なくする（理想的にはゼロにする）
ことができる。
薄膜とゲート電極の間に、キャリアがトラップされてい
るので、その閾値Ｖｔｈを高電圧側にシフトできる。こ
のため、共通電極とゲート電極および走査線の間の保持
状態での電位差を少なくする（理想的にはゼロにする）
ことができる。
【００１０】
【実施例】以下、添付図面を参照して本発明の実施例を
説明する。図１は実施例に用い得る薄膜トランジスタの
一実施例の断面図と、キャリア注入（トラップ）の様子
を示す図である。同図（ａ）の通り、基板５１上にはポ
リシリコンなどの半導体薄膜２０が形成され、その上に
はＳｉＯ２ などからなる第１の絶縁膜６１Ａと、Ｓｉ
３ Ｎ４ あるいはＡｌ２ Ｏ３ などからなる第２の
絶縁膜６１Ｂが堆積され、これらがゲート絶縁膜６１と
なっている。そして、ゲート絶縁膜６１上のチャネル部
分にはポリシリコンなどによるゲート電極１１が形成さ
れ、これをマスクとしてＢ＋ （ボロンイオン）などが
イオン注入されることにより、半導体薄膜２０の両側が
ソース領域２１およびドレイン領域２２となっている。 そして、ゲート電極１１の直下は真性のまま残され、チ
ャネル領域２３となっている。
説明する。図１は実施例に用い得る薄膜トランジスタの
一実施例の断面図と、キャリア注入（トラップ）の様子
を示す図である。同図（ａ）の通り、基板５１上にはポ
リシリコンなどの半導体薄膜２０が形成され、その上に
はＳｉＯ２ などからなる第１の絶縁膜６１Ａと、Ｓｉ
３ Ｎ４ あるいはＡｌ２ Ｏ３ などからなる第２の
絶縁膜６１Ｂが堆積され、これらがゲート絶縁膜６１と
なっている。そして、ゲート絶縁膜６１上のチャネル部
分にはポリシリコンなどによるゲート電極１１が形成さ
れ、これをマスクとしてＢ＋ （ボロンイオン）などが
イオン注入されることにより、半導体薄膜２０の両側が
ソース領域２１およびドレイン領域２２となっている。 そして、ゲート電極１１の直下は真性のまま残され、チ
ャネル領域２３となっている。
【００１１】ここで、第１の絶縁膜６１Ａと第２の絶縁
膜６１Ｂは異なる絶縁材料で形成されているため、その
界面には多数のトラップ準位が生成されている。そして
、下側の第１の絶縁膜６１Ａは、例えば１００オングス
トローム程度と薄くなっている。そこで、上記の薄膜ト
ランジスタの製造後に、この界面準位に対してトンネル
効果あるいはホットエレクトロン効果などを用いて、ソ
ース領域２１およびドレイン領域２２の多数キャリアと
同一極性のキャリアを注入する。具体的には、薄膜トラ
ンジスタがｎチャネル型のときはエレクトロン、ｐチャ
ネル型のときはホールを注入し、トラップさせる。する
と、注入からの時間（ｔ）の経過につれて、薄膜トラン
ジスタの閾値Ｖｔｈは図１（ｂ）のようになり、高圧側
にシフトされる（図３（ａ）参照）。
膜６１Ｂは異なる絶縁材料で形成されているため、その
界面には多数のトラップ準位が生成されている。そして
、下側の第１の絶縁膜６１Ａは、例えば１００オングス
トローム程度と薄くなっている。そこで、上記の薄膜ト
ランジスタの製造後に、この界面準位に対してトンネル
効果あるいはホットエレクトロン効果などを用いて、ソ
ース領域２１およびドレイン領域２２の多数キャリアと
同一極性のキャリアを注入する。具体的には、薄膜トラ
ンジスタがｎチャネル型のときはエレクトロン、ｐチャ
ネル型のときはホールを注入し、トラップさせる。する
と、注入からの時間（ｔ）の経過につれて、薄膜トラン
ジスタの閾値Ｖｔｈは図１（ｂ）のようになり、高圧側
にシフトされる（図３（ａ）参照）。
【００１２】上記構造の薄膜トランジスタは、図２のよ
うにアクティブマトリクス型液晶ディスプレイにスイッ
チ素子として組み込まれる。ガラスなどの透光性の基板
５１の下面には偏向板５２が貼付され、上面には多数の
薄膜トランジスタ５３がマトリクス状に配設される。そ
して、各々の薄膜トランジスタ５３に対応して画素電極
４１が基板５１上に配設され、それらの上に、図示しな
い絶縁膜を介して液晶材料層５４が配置される。上側の
ガラス基板５５の上面にも偏向板５６が貼付され、下面
にはＲ，Ｇ，Ｂのカラーフィルタ５７が画素電極４１に
対応して設けられる。そして、オーバコート層５８と液
晶材料層５４の間には、共通電圧ＶＣＯＭ が印加され
る共通電極５９が介在されている。
うにアクティブマトリクス型液晶ディスプレイにスイッ
チ素子として組み込まれる。ガラスなどの透光性の基板
５１の下面には偏向板５２が貼付され、上面には多数の
薄膜トランジスタ５３がマトリクス状に配設される。そ
して、各々の薄膜トランジスタ５３に対応して画素電極
４１が基板５１上に配設され、それらの上に、図示しな
い絶縁膜を介して液晶材料層５４が配置される。上側の
ガラス基板５５の上面にも偏向板５６が貼付され、下面
にはＲ，Ｇ，Ｂのカラーフィルタ５７が画素電極４１に
対応して設けられる。そして、オーバコート層５８と液
晶材料層５４の間には、共通電圧ＶＣＯＭ が印加され
る共通電極５９が介在されている。
【００１３】ここで、上記のアクティブマトリクス型液
晶ディスプレイに用いる薄膜トランジスタ５３は、図１
（ａ）のような構造となっているので、そのトラップさ
れるキャリア量などを調整することにより、液晶のオン
電圧（５Ｖ程度）に相当する分だけ閾値Ｖｔｈを高圧側
にシフトさせる。これを図３（ａ）に示す。すると、同
図（ｂ）に示すように、ゲート電圧ＶＧ の保持状態の
レベルと共通電圧ＶＣＯＭ を同レベルとすることがで
きる。これにより、当然に保持状態で液晶材料層５４に
ＤＣ電圧が印加されることはなくなるので、その経時的
な劣化を抑えることができる。
晶ディスプレイに用いる薄膜トランジスタ５３は、図１
（ａ）のような構造となっているので、そのトラップさ
れるキャリア量などを調整することにより、液晶のオン
電圧（５Ｖ程度）に相当する分だけ閾値Ｖｔｈを高圧側
にシフトさせる。これを図３（ａ）に示す。すると、同
図（ｂ）に示すように、ゲート電圧ＶＧ の保持状態の
レベルと共通電圧ＶＣＯＭ を同レベルとすることがで
きる。これにより、当然に保持状態で液晶材料層５４に
ＤＣ電圧が印加されることはなくなるので、その経時的
な劣化を抑えることができる。
【００１４】次に、本発明のアクティブマトリクス型液
晶ディスプレイに用い得る薄膜トランジスタの別の実施
例を、図４（ａ），（ｂ）を参照して説明する。これは
、フローティングゲート構造を採用したもので、半導体
薄膜２０のチャネル領域２３とゲート（コントロールゲ
ート）電極１１の間のゲート絶縁膜６１中には、浮游状
態とされたフローティング（フローティングゲート）電
極１１Ｂが設けられている。そして、半導体薄膜２０と
フローティング電極１１Ｂの間は狭くされ（図４（ａ）
参照）、あるいは一部で近接されている（図４（ｂ）参
照）。したがって、トンネル効果あるいはホットエレク
トロン効果などでキャリアを注入することで、薄膜トラ
ンジスタの閾値Ｖｔｈを高圧側にシフトできる。
晶ディスプレイに用い得る薄膜トランジスタの別の実施
例を、図４（ａ），（ｂ）を参照して説明する。これは
、フローティングゲート構造を採用したもので、半導体
薄膜２０のチャネル領域２３とゲート（コントロールゲ
ート）電極１１の間のゲート絶縁膜６１中には、浮游状
態とされたフローティング（フローティングゲート）電
極１１Ｂが設けられている。そして、半導体薄膜２０と
フローティング電極１１Ｂの間は狭くされ（図４（ａ）
参照）、あるいは一部で近接されている（図４（ｂ）参
照）。したがって、トンネル効果あるいはホットエレク
トロン効果などでキャリアを注入することで、薄膜トラ
ンジスタの閾値Ｖｔｈを高圧側にシフトできる。
【００１５】本発明については、種々の変形が可能であ
る。例えば、薄膜トランジスタはｐチャネル型でもｎチ
ャネル型でもよい。また、ゲート絶縁膜６１は３層以上
の絶縁膜で構成してもよく、また、界面準位が形成でき
れば同一材料としてもよい。
る。例えば、薄膜トランジスタはｐチャネル型でもｎチ
ャネル型でもよい。また、ゲート絶縁膜６１は３層以上
の絶縁膜で構成してもよく、また、界面準位が形成でき
れば同一材料としてもよい。
【００１６】
【発明の効果】以上、詳細に説明した通り本発明では、
チャネル領域の半導体薄膜とゲート電極の間に、キャリ
アがトラップされているので、その閾値Ｖｔｈを高電圧
側にシフトできる。このため、共通電極とゲート電極お
よび走査線の間の保持状態での電位差を少なくする（理
想的にはゼロにする）ことができる。したがって液晶材
料の劣化の少いアクティブマトリクス型液晶ディスプレ
イを提供することができる。
チャネル領域の半導体薄膜とゲート電極の間に、キャリ
アがトラップされているので、その閾値Ｖｔｈを高電圧
側にシフトできる。このため、共通電極とゲート電極お
よび走査線の間の保持状態での電位差を少なくする（理
想的にはゼロにする）ことができる。したがって液晶材
料の劣化の少いアクティブマトリクス型液晶ディスプレ
イを提供することができる。
【図１】実施例のアクティブマトリクス型液晶ディスプ
レイに用いられる薄膜トランジスタの第１の例の断面図
とキャリア注入を示す図である。
レイに用いられる薄膜トランジスタの第１の例の断面図
とキャリア注入を示す図である。
【図２】本発明の実施例に係るアクティブマトリクス型
液晶ディスプレイの断面図である。
液晶ディスプレイの断面図である。
【図３】実施例における薄膜トランジスタのＩ−Ｖ特性
と、駆動波形を示す図である。
と、駆動波形を示す図である。
【図４】実施例のアクティブマトリクス型液晶ディスプ
レイに用いられる薄膜トランジスタの第２の例の断面図
である。
レイに用いられる薄膜トランジスタの第２の例の断面図
である。
【図５】従来の薄膜トランジスタのＩ−Ｖ特性と、液晶
の光透過率特性を示す図である。
の光透過率特性を示す図である。
【図６】従来のアクティブマトリクス型液晶ディスプレ
イの要部の平面図と、駆動波形図である。
イの要部の平面図と、駆動波形図である。
１…走査線、２…データ信号線、１１…ゲート電極、１
１Ｂ…フローティング電極１１、２１…ソース領域、２
２…ドレイン領域、２３…チャネル領域、４１…画素電
極、５１…基板、５４…液晶材料層、６１…ゲート絶縁
膜、６１Ａ…第１の絶縁膜、６１Ｂ…第２の絶縁膜。
１Ｂ…フローティング電極１１、２１…ソース領域、２
２…ドレイン領域、２３…チャネル領域、４１…画素電
極、５１…基板、５４…液晶材料層、６１…ゲート絶縁
膜、６１Ａ…第１の絶縁膜、６１Ｂ…第２の絶縁膜。
Claims (5)
- 【請求項１】 絵素をスイッチする素子が、ソース領
域、チャネル領域およびドレイン領域を半導体薄膜によ
り形成し、前記チャネル領域にゲート絶縁膜を介してゲ
ート電極を配設した薄膜トランジスタで構成されるアク
ティブマトリクス型液晶ディスプレイにおいて、前記ゲ
ート絶縁膜は少なくとも二層の絶縁膜により形成され、
これらの界面準位には前記ソースおよびドレイン領域の
多数キャリアと同一極性のキャリアがトラップされてい
ることを特徴とするアクティブマトリクス型液晶ディス
プレイ。 - 【請求項２】 前記ゲート絶縁膜は異なる材料の絶縁
膜を堆積して形成されている請求項１記載のアクティブ
マトリクス型液晶ディスプレイ。 - 【請求項３】 前記ゲート絶縁膜は、前記半導体薄膜
に接する絶縁膜が薄くなっている請求項１記載のアクテ
ィブマトリクス型液晶ディスプレイ。 - 【請求項４】 絵素をスイッチする素子が、ソース領
域、チャネル領域およびドレイン領域を半導体薄膜によ
り形成し、前記チャネル領域にゲート絶縁膜を介してゲ
ート電極を配設した薄膜トランジスタで構成されるアク
ティブマトリクス型液晶ディスプレイにおいて、前記ゲ
ート電極直下のゲート絶縁膜中にフローティング電極が
設けられ、このフローティング電極には前記ソースおよ
びドレイン領域の多数キャリアと同一極性のキャリアが
トラップされていることを特徴とするアクティブマトリ
クス型液晶ディスプレイ。 - 【請求項５】 前記半導体薄膜と前記フローティング
電極の間の絶縁膜は、一部で薄く形成されている請求項
４記載のアクティブマトリクス型液晶ディスプレイ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3064875A JPH04299864A (ja) | 1991-03-28 | 1991-03-28 | アクティブマトリクス型液晶ディスプレイ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3064875A JPH04299864A (ja) | 1991-03-28 | 1991-03-28 | アクティブマトリクス型液晶ディスプレイ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04299864A true JPH04299864A (ja) | 1992-10-23 |
Family
ID=13270746
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3064875A Pending JPH04299864A (ja) | 1991-03-28 | 1991-03-28 | アクティブマトリクス型液晶ディスプレイ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04299864A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05343430A (ja) * | 1991-08-23 | 1993-12-24 | Semiconductor Energy Lab Co Ltd | 半導体装置とその作製方法 |
| US5751017A (en) * | 1994-11-03 | 1998-05-12 | Lg Electronics Inc. | Thin film transistor having double gate insulating layer |
| US5879969A (en) * | 1991-03-06 | 1999-03-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US5917225A (en) * | 1992-03-05 | 1999-06-29 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate field effect transistor having specific dielectric structures |
| US6147375A (en) * | 1992-02-05 | 2000-11-14 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display device |
| JP2002324857A (ja) * | 2001-04-24 | 2002-11-08 | Semiconductor Energy Lab Co Ltd | 不揮発性メモリ及びその製造方法 |
| US6977392B2 (en) | 1991-08-23 | 2005-12-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
| KR100730141B1 (ko) * | 2005-08-02 | 2007-06-19 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 구비한 평판표시장치 |
| JP2008151991A (ja) * | 2006-12-18 | 2008-07-03 | Seiko Epson Corp | 電気光学表示装置の駆動回路、電気光学表示装置、それらの駆動方法及び電子機器 |
| US7420628B1 (en) | 1991-02-16 | 2008-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Method of making an active-type LCD with digitally graded display |
| US7456427B2 (en) | 1991-08-26 | 2008-11-25 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate field effect semiconductor devices and method of manufacturing the same |
| JP2009003403A (ja) * | 2007-06-22 | 2009-01-08 | Samsung Sdi Co Ltd | 有機電界発光表示装置及びその製造方法 |
| US7569408B1 (en) | 1991-03-06 | 2009-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
-
1991
- 1991-03-28 JP JP3064875A patent/JPH04299864A/ja active Pending
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7420628B1 (en) | 1991-02-16 | 2008-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Method of making an active-type LCD with digitally graded display |
| US7569408B1 (en) | 1991-03-06 | 2009-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US5879969A (en) * | 1991-03-06 | 1999-03-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US6977392B2 (en) | 1991-08-23 | 2005-12-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
| JPH05343430A (ja) * | 1991-08-23 | 1993-12-24 | Semiconductor Energy Lab Co Ltd | 半導体装置とその作製方法 |
| US7456427B2 (en) | 1991-08-26 | 2008-11-25 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate field effect semiconductor devices and method of manufacturing the same |
| US6147375A (en) * | 1992-02-05 | 2000-11-14 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display device |
| US6476447B1 (en) | 1992-02-05 | 2002-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display device including a transistor |
| US5917225A (en) * | 1992-03-05 | 1999-06-29 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate field effect transistor having specific dielectric structures |
| US5751017A (en) * | 1994-11-03 | 1998-05-12 | Lg Electronics Inc. | Thin film transistor having double gate insulating layer |
| JP2002324857A (ja) * | 2001-04-24 | 2002-11-08 | Semiconductor Energy Lab Co Ltd | 不揮発性メモリ及びその製造方法 |
| US8148215B2 (en) | 2001-04-24 | 2012-04-03 | Semiconductor Energy Laboratory Co., Ltd. | Non-volatile memory and method of manufacturing the same |
| KR100730141B1 (ko) * | 2005-08-02 | 2007-06-19 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 구비한 평판표시장치 |
| JP2008151991A (ja) * | 2006-12-18 | 2008-07-03 | Seiko Epson Corp | 電気光学表示装置の駆動回路、電気光学表示装置、それらの駆動方法及び電子機器 |
| JP2009003403A (ja) * | 2007-06-22 | 2009-01-08 | Samsung Sdi Co Ltd | 有機電界発光表示装置及びその製造方法 |
| JP2010217901A (ja) * | 2007-06-22 | 2010-09-30 | Samsung Mobile Display Co Ltd | 有機電界発光表示装置の製造方法 |
| US8030656B2 (en) | 2007-06-22 | 2011-10-04 | Samsung Mobile Display Co., Ltd. | Pixel, organic light emitting display and associated methods, in which a pixel transistor includes a non-volatile memory element |
| US8450121B2 (en) | 2007-06-22 | 2013-05-28 | Samsung Display Co., Ltd. | Method of manufacturing an organic light emitting display |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3824003A (en) | Liquid crystal display panel | |
| US4783147A (en) | Active matrix display screen without spurious transistor | |
| KR100377602B1 (ko) | 액티브 매트릭스형 액정표시장치 | |
| US6864937B2 (en) | In-plane switching mode liquid crystal display device with peripheral circuit lines for shielding | |
| KR100780714B1 (ko) | 액정 표시장치 | |
| JPH04299864A (ja) | アクティブマトリクス型液晶ディスプレイ | |
| US5191322A (en) | Active-matrix display device | |
| KR960014824B1 (ko) | 박막 트랜지스터와 액정셀을 갖는 대향형 액티브 매트릭스 액정표시장치 | |
| JP2556252B2 (ja) | 薄膜電界効果型トランジスタアレイ | |
| KR100530140B1 (ko) | 평면표시소자 | |
| JPH06317812A (ja) | アクティブマトリクス素子及びその製造方法 | |
| JPH0772509A (ja) | アクティブマトリックス液晶表示素子 | |
| KR940005243B1 (ko) | 전기광학장치와 그 구동방법 | |
| US5875009A (en) | Sequential staggered type thin film transistor | |
| JPH09127556A (ja) | 表示装置及びその駆動方法 | |
| JP3427664B2 (ja) | 横電界方式アクティブマトリクス型液晶表示装置 | |
| JPH04299867A (ja) | 薄膜トランジスタおよびアクティブマトリクス型液晶ディスプレイ | |
| JP3825486B2 (ja) | 液晶表示装置 | |
| JP3327287B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| KR101107697B1 (ko) | 박막 트랜지스터 및 이를 구비한 액정표시장치 | |
| JP3207760B2 (ja) | 半導体装置およびこれを用いた画像表示装置 | |
| JP4297574B2 (ja) | 液晶表示装置 | |
| JP2780677B2 (ja) | アクティブマトリクス液晶表示パネル | |
| JP2677248B2 (ja) | アクティブマトリクス液晶表示パネル | |
| JP3533476B2 (ja) | 液晶表示装置 |