JPH043013A - Ｐｌｚｔ光シャッタアレー装置 - Google Patents
Ｐｌｚｔ光シャッタアレー装置Info
- Publication number
- JPH043013A JPH043013A JP10461390A JP10461390A JPH043013A JP H043013 A JPH043013 A JP H043013A JP 10461390 A JP10461390 A JP 10461390A JP 10461390 A JP10461390 A JP 10461390A JP H043013 A JPH043013 A JP H043013A
- Authority
- JP
- Japan
- Prior art keywords
- plzt
- optical shutter
- optical
- substrate
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明はＰＬＺＴ（透明なセラミック）の複屈折を利
用してデイスプレィや光シャッタ等の表示装置に用いる
ＰＬＺＴ光シャッタアレー装置に係り、更に詳しくは光
シヤツタアレーを構成する各光シャッタを能動素子でア
クティブマトリックス駆動可能とするＰＬＺＴ光シャッ
タアレー装置に関するものである。
用してデイスプレィや光シャッタ等の表示装置に用いる
ＰＬＺＴ光シャッタアレー装置に係り、更に詳しくは光
シヤツタアレーを構成する各光シャッタを能動素子でア
クティブマトリックス駆動可能とするＰＬＺＴ光シャッ
タアレー装置に関するものである。
［従 来 例コ
近年、ＰＺＴにＬａを添加した透明なセラミックのＰＬ
ＺＴ（ＰｂＯ，ＬａＯ，ＺｒＯ，、Ｔｉｅ）が光シ’ｒ
ツタやデイスプレィに用いられようとしている。
ＺＴ（ＰｂＯ，ＬａＯ，ＺｒＯ，、Ｔｉｅ）が光シ’ｒ
ツタやデイスプレィに用いられようとしている。
そのＰＬＺＴを用いて光シヤツタアレーを作製する場合
、複数の光シャッタを駆動する方法としてはＰＬＺＴの
性質から単純マトリックスで行なうことができないこと
から、例えば第３図および第４図に示されるように、各
光シャッタ２をＰＬＺＴ基板１に形成したＴＰＴ（Ｔｈ
ｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）の能動素子３
でアクティブマトリックス駆動することが考えられる。
、複数の光シャッタを駆動する方法としてはＰＬＺＴの
性質から単純マトリックスで行なうことができないこと
から、例えば第３図および第４図に示されるように、各
光シャッタ２をＰＬＺＴ基板１に形成したＴＰＴ（Ｔｈ
ｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）の能動素子３
でアクティブマトリックス駆動することが考えられる。
それら図において、 ＰＬＺＴ基板１には各光シヤツタ
２毎にＴＰＴの能動素子３および共通電極（ＧＮＤ）４
が形成される。なお、第１図中、５はＰＬＺＴ基板ｌと
能動索子３との絶縁層で、６は能動素子３のゲート電極
で、７は絶縁体層で、８は半導体層で、９は能動素子３
のドレイン電極で、１０は能動素子３のソース電極（光
シャッタ２の駆動電極）である。
２毎にＴＰＴの能動素子３および共通電極（ＧＮＤ）４
が形成される。なお、第１図中、５はＰＬＺＴ基板ｌと
能動索子３との絶縁層で、６は能動素子３のゲート電極
で、７は絶縁体層で、８は半導体層で、９は能動素子３
のドレイン電極で、１０は能動素子３のソース電極（光
シャッタ２の駆動電極）である。
そして、能動素子３は、ゲート電極６に信号が入力され
ると、ドレインとソール間の電流が変えられる。すなわ
ち、ドレイン電圧Ｖｄが光シャッタ２の駆動１１Ｅ極（
ソース＊＊＋０）に印加されると、駆動電極３と共通電
極４の間に電界が生じるため。
ると、ドレインとソール間の電流が変えられる。すなわ
ち、ドレイン電圧Ｖｄが光シャッタ２の駆動１１Ｅ極（
ソース＊＊＋０）に印加されると、駆動電極３と共通電
極４の間に電界が生じるため。
光シャッタ２の光が透過／遮断制御される。
また、能動素子３をＰＬＺＴ基板１に形成すると、その
ＰＬＺＴ基板１の形成する光シャッタ２の数が少なくな
ることから、第５図に示されるように、透明な絶縁基板
（例えばガラス板）１１に能動素子３を形成し、このガ
ラス板１１とＰＬＺＴ基板とを接着することが考えられ
る。なお、図中、第４図と同一部分および相当部分には
同一符号を付し重複説明を省略する。この場合、ＰＬＺ
Ｔ基板１には共通電極４の他に駆動電極１２を形成し、
そのＰ Ｌ Ｚ Ｔ基板１とガラス板１１とを透明な接
着剤で接着するが、このとき能動素子のソース電極１０
と駆動電極１２とはバンプ１３を介して接続される。
ＰＬＺＴ基板１の形成する光シャッタ２の数が少なくな
ることから、第５図に示されるように、透明な絶縁基板
（例えばガラス板）１１に能動素子３を形成し、このガ
ラス板１１とＰＬＺＴ基板とを接着することが考えられ
る。なお、図中、第４図と同一部分および相当部分には
同一符号を付し重複説明を省略する。この場合、ＰＬＺ
Ｔ基板１には共通電極４の他に駆動電極１２を形成し、
そのＰ Ｌ Ｚ Ｔ基板１とガラス板１１とを透明な接
着剤で接着するが、このとき能動素子のソース電極１０
と駆動電極１２とはバンプ１３を介して接続される。
そして、第６図に示されるように、上記ＰＬＺＴ基板１
あるいはガラス板１１に形成した各能動素子３のゲート
電極９をそれぞれＹ、、Ｙ、、・・・、Ｙｏのアドレス
線で接続し、それら能動索子３のトレイン電％］Ｏをそ
れぞれＸ、、Ｘ、、・・、Ｘｎのデータ線で接続し、光
シャッタ２の他方の電極を共通電極４とすることにより
、その光シャッタ２をアクティブマトリックス駆動する
ことが可能である。
あるいはガラス板１１に形成した各能動素子３のゲート
電極９をそれぞれＹ、、Ｙ、、・・・、Ｙｏのアドレス
線で接続し、それら能動索子３のトレイン電％］Ｏをそ
れぞれＸ、、Ｘ、、・・、Ｘｎのデータ線で接続し、光
シャッタ２の他方の電極を共通電極４とすることにより
、その光シャッタ２をアクティブマトリックス駆動する
ことが可能である。
［発明が解決しようとする課題］
ところで、上記ＰＬＺＴ基板１あるいはガラス板１１に
形成した能動素子３のＴＰＴは、大面積化が容易であり
、透明であるため、光シヤツタアレーに適しているが、
例えばシリコンウェハに形成したＭＯＳ ＦＥＴ（Ｍｅ
ｔａｌ ０ｘｉｄｅ Ｓｅ＊１ｃｏｎｄｕｃｔｏｒ Ｆ
ｉｌｅｄ ＥｆｆｅＣｔ Ｔｒａｎｓｉｓｔｏｒ）の素
子と比較して安定性、歩留まり、スイッチング特性等点
で劣っている。
形成した能動素子３のＴＰＴは、大面積化が容易であり
、透明であるため、光シヤツタアレーに適しているが、
例えばシリコンウェハに形成したＭＯＳ ＦＥＴ（Ｍｅ
ｔａｌ ０ｘｉｄｅ Ｓｅ＊１ｃｏｎｄｕｃｔｏｒ Ｆ
ｉｌｅｄ ＥｆｆｅＣｔ Ｔｒａｎｓｉｓｔｏｒ）の素
子と比較して安定性、歩留まり、スイッチング特性等点
で劣っている。
一方、そのＭＯＳ ＦＥＴは、シリコンウェハが大きく
できず、しかも透明でないことから、上記ＴＰＴのよう
な使い方ができず、 ＰＬＺＴ光シャッタアレーに用い
ることが困難である。
できず、しかも透明でないことから、上記ＴＰＴのよう
な使い方ができず、 ＰＬＺＴ光シャッタアレーに用い
ることが困難である。
この発明は上記課題に鑑みなされたものであり、その目
的はＭＯＳ ＦＥＴを能動素子とし、各光シャッタをア
クティブマトリックス駆動することができるようにした
ＰＬＺＴシャッタアレー装置を提供することにある。
的はＭＯＳ ＦＥＴを能動素子とし、各光シャッタをア
クティブマトリックス駆動することができるようにした
ＰＬＺＴシャッタアレー装置を提供することにある。
［課題を解決するための手段］
上記目的を達成するために、この発明のＰＬＺＴシャッ
タアレー装置は、各光シャッタの共通電極（ＧＮＤ）お
よび駆動電極を形成したＰＬＺＴ基板と、それら駆動電
極と対向する位置にＭＯＳ ＦＥＴの能動素子を形成し
、それら光シャッタと対向する位置に光窓を設け、かつ
、それらＭＯＳ ＦＥＴを駆動するためのラインを形成
した半導体基板とを備え、そのＭＯＳ ＦＥＴの電極と
上記駆動電極とを接続し、上記各光シャッタをアクティ
ブマトリックス駆動可能としたことを要旨とする。
タアレー装置は、各光シャッタの共通電極（ＧＮＤ）お
よび駆動電極を形成したＰＬＺＴ基板と、それら駆動電
極と対向する位置にＭＯＳ ＦＥＴの能動素子を形成し
、それら光シャッタと対向する位置に光窓を設け、かつ
、それらＭＯＳ ＦＥＴを駆動するためのラインを形成
した半導体基板とを備え、そのＭＯＳ ＦＥＴの電極と
上記駆動電極とを接続し、上記各光シャッタをアクティ
ブマトリックス駆動可能としたことを要旨とする。
また、この発明は、上記半導体基板にシリコンウェハを
用い、このシリコンウェハと上記ＰＬＺＴ基板とを透明
接着剤で接着するとともに、上記シリコンウェハに形成
したＭＯＳ ＦＥＴの電極と上記ＰＬＺＴ基板の駆動電
極とをバンプを介して接続するようにしたものである。
用い、このシリコンウェハと上記ＰＬＺＴ基板とを透明
接着剤で接着するとともに、上記シリコンウェハに形成
したＭＯＳ ＦＥＴの電極と上記ＰＬＺＴ基板の駆動電
極とをバンプを介して接続するようにしたものである。
［作 用Ｊ
上記構成としたので、 ＰＬＺＴ基板に接着されたシリ
コンウェハには各光シャッタに対向して光窓が形成され
ているため、それら光シャッタを透過した光はその光窓
を通り抜け、あるいはその光窓を通り抜けた光はそれら
光シャッタに照射される。
コンウェハには各光シャッタに対向して光窓が形成され
ているため、それら光シャッタを透過した光はその光窓
を通り抜け、あるいはその光窓を通り抜けた光はそれら
光シャッタに照射される。
したがって、それら光シャッタを光透過制御することに
より、光シヤツタアレーとして用いることが可能となる
。
より、光シヤツタアレーとして用いることが可能となる
。
また、シリコンウェハに形成した能動素子がＭＯＳ Ｆ
ＥＴであり、ＩＴＯよりも安定性、歩留まりやスイッチ
ング特性等に優れていることから、さらにシリコンウェ
ハの面積が小さい場合、そのシリコンウェハを複数枚Ｐ
ＬＺＴ基板に接着することができることから、 ＰＬＺ
Ｔ基板の各光シャッタをアクティブマトリックス駆動す
ることができ、ＰＬＺＴ光シャッタアレー装置の実現が
可能となる。
ＥＴであり、ＩＴＯよりも安定性、歩留まりやスイッチ
ング特性等に優れていることから、さらにシリコンウェ
ハの面積が小さい場合、そのシリコンウェハを複数枚Ｐ
ＬＺＴ基板に接着することができることから、 ＰＬＺ
Ｔ基板の各光シャッタをアクティブマトリックス駆動す
ることができ、ＰＬＺＴ光シャッタアレー装置の実現が
可能となる。
［実 施 例コ
以下、この発明の実施例を第１図および第２図に基づい
て説明する。なお、図中、第３図乃至第６図と同一部分
および相当する部分には同一符号を付し重複説明を省略
する。
て説明する。なお、図中、第３図乃至第６図と同一部分
および相当する部分には同一符号を付し重複説明を省略
する。
この第１図および第２図において、半導体基板（シリコ
ンウェハ）１４には、ＭＯＳ ＦＥＴ（Ｍｅｔａｌ Ｏ
ｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｌｅｄ Ｅ
ｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である能動素子３
が第３図に示す光シャッタ２に対応して形成され、かつ
、光窓３ａがその光シャッタ２と対向する位置に形成さ
れている。なお、図中、１５はシリコンウェハ１４の全
面に形成した第１の絶縁層（ＳｉＯ□膜）で、１６はシ
リコンウェハ１４に拡散形成したドレイン領域で、１７
はシリコンウェハ１４に拡散形成したソース領域で、１
８は第１の絶縁層１５をゲート用のＳｉｎ、膜とし、そ
のＳｉｎ、膜に形成したゲート電極で、１９はそのゲー
ト電極１８の上に渡ってシリコンウェハ】４の全面に形
成した第２の絶縁層で、２０，２０ａはその第２の絶縁
層１８の上に引き出したドレイン電極で、２１，２１
ａはその第２の絶縁層１８の上に引き出したソース電極
である。また、光シャッタ２の駆動電極１２はバンプ１
３を介してソース電極２１（能動素子３の電極）に接続
されている。
ンウェハ）１４には、ＭＯＳ ＦＥＴ（Ｍｅｔａｌ Ｏ
ｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｌｅｄ Ｅ
ｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である能動素子３
が第３図に示す光シャッタ２に対応して形成され、かつ
、光窓３ａがその光シャッタ２と対向する位置に形成さ
れている。なお、図中、１５はシリコンウェハ１４の全
面に形成した第１の絶縁層（ＳｉＯ□膜）で、１６はシ
リコンウェハ１４に拡散形成したドレイン領域で、１７
はシリコンウェハ１４に拡散形成したソース領域で、１
８は第１の絶縁層１５をゲート用のＳｉｎ、膜とし、そ
のＳｉｎ、膜に形成したゲート電極で、１９はそのゲー
ト電極１８の上に渡ってシリコンウェハ】４の全面に形
成した第２の絶縁層で、２０，２０ａはその第２の絶縁
層１８の上に引き出したドレイン電極で、２１，２１
ａはその第２の絶縁層１８の上に引き出したソース電極
である。また、光シャッタ２の駆動電極１２はバンプ１
３を介してソース電極２１（能動素子３の電極）に接続
されている。
さらに、各光シャッタ２をアクティブマトリックス師動
可能とするために、アドレス線２２は各能動素子３のＭ
ＯＳ ＦＥＴのゲート電極１８に接続し、データ線２３
は各ＭＯ５ＦＥＴのゲート電極２０に接続しているが、
それらアドレス線２２とデータ線２３とが交差する部分
（第２図のＡに示す）は第２の絶縁層１９により絶縁さ
れている。さらにまた、上記シリコンウェハ１４とＰＬ
ＺＴ基板１とは透明な接着剤で接着されている。
可能とするために、アドレス線２２は各能動素子３のＭ
ＯＳ ＦＥＴのゲート電極１８に接続し、データ線２３
は各ＭＯ５ＦＥＴのゲート電極２０に接続しているが、
それらアドレス線２２とデータ線２３とが交差する部分
（第２図のＡに示す）は第２の絶縁層１９により絶縁さ
れている。さらにまた、上記シリコンウェハ１４とＰＬ
ＺＴ基板１とは透明な接着剤で接着されている。
次に、上記能動素子３のＭＯＳ ＦＥＴおよび光窓３ａ
の形成工程を説明すると、まずシリコンウェハ１４の表
面に第１の絶縁層１５であるＳｉｎ、膜を酸化により所
定厚さに形成し、ＭＯＳ ＦＥＴのドレイン領域１６お
よびソース領域１７に当たる部分のＳｉＯ□膜をエツチ
ングで除去する。そして、不純物の拡散によりそのドレ
イン領域１６およびソース領域１７を形成し、ゲート電
極１５、その配線（アドレス線２２）、ドレイン電極２
０ａおよびソース電極２１ａを金属膜の蒸着により形成
し、第２の絶縁層１９を形成する。その後、第２の絶縁
層１９のドレイン電極２０ａおよびソース電極２１ａ部
分に窓を形成し、引き出しドレイン電極２０、その配線
（データ線２３）および引き出しソース電極２１を金属
膜の蒸着により形成する。
の形成工程を説明すると、まずシリコンウェハ１４の表
面に第１の絶縁層１５であるＳｉｎ、膜を酸化により所
定厚さに形成し、ＭＯＳ ＦＥＴのドレイン領域１６お
よびソース領域１７に当たる部分のＳｉＯ□膜をエツチ
ングで除去する。そして、不純物の拡散によりそのドレ
イン領域１６およびソース領域１７を形成し、ゲート電
極１５、その配線（アドレス線２２）、ドレイン電極２
０ａおよびソース電極２１ａを金属膜の蒸着により形成
し、第２の絶縁層１９を形成する。その後、第２の絶縁
層１９のドレイン電極２０ａおよびソース電極２１ａ部
分に窓を形成し、引き出しドレイン電極２０、その配線
（データ線２３）および引き出しソース電極２１を金属
膜の蒸着により形成する。
また、シリコンウェハ１４には光シャッタ２に対向する
位置にエツチングにより光窓３ａを形成する。
位置にエツチングにより光窓３ａを形成する。
続いて、上記能動素子３のＭＯＳ ＦＥＴおよび光窓３
８等を形成したシリコンウェハ１４とＰＬＺＴ基板１と
の間に透明の接着剤２４を封入し、それらを接着固定す
る。このとき、ＭＯＳ ＦＥＴのソース電極２１と駆動
電極１２とをバンプ１３で接続する。さらに、シリコン
ウェハ１４の大きさがＰＬＺＴ基板１より小さい場合に
はそのシリコンウェハ１４を複数枚用いればよい。
８等を形成したシリコンウェハ１４とＰＬＺＴ基板１と
の間に透明の接着剤２４を封入し、それらを接着固定す
る。このとき、ＭＯＳ ＦＥＴのソース電極２１と駆動
電極１２とをバンプ１３で接続する。さらに、シリコン
ウェハ１４の大きさがＰＬＺＴ基板１より小さい場合に
はそのシリコンウェハ１４を複数枚用いればよい。
このように、ＰＬＺＴ基板１の各光シャッタ２を駆動す
る能動素子３をシリコンウェハ１４に形成しているが、
その能動素子３としてＴＰＴよりも安定性、高速スイッ
チングに優れたＭＯＳ ＦＥＴを用い、各光シャッタ２
と対応する位置に光窓３ａを形成するようにしたので、
各光シャッタ２を安定してアクティブマトリックス駆動
することができ、またＰＬＺＴ基板１にそのシリコンウ
ェハ１４を複数枚接着することができることから、その
ＰＬＺＴ基板１を光シヤツタアレー装置として利用可能
になる。
る能動素子３をシリコンウェハ１４に形成しているが、
その能動素子３としてＴＰＴよりも安定性、高速スイッ
チングに優れたＭＯＳ ＦＥＴを用い、各光シャッタ２
と対応する位置に光窓３ａを形成するようにしたので、
各光シャッタ２を安定してアクティブマトリックス駆動
することができ、またＰＬＺＴ基板１にそのシリコンウ
ェハ１４を複数枚接着することができることから、その
ＰＬＺＴ基板１を光シヤツタアレー装置として利用可能
になる。
［発明の効果コ
以上説明したように、この発明のＰＬＺＴ光シャッタア
レー装置によれば、各光シャッタの共通電極（ＧＮＤ）
および駆動電極を形成したＰＬＺＴ基板と、それら駆動
電極と対向する位置にＭＯＳ ＦＥＴの能動素子を形成
し、それら光シャッタと対向する位置に光窓を設け、か
つ、それらＭＯＳ ＦＥＴを駆動するためのラインを形
成した半導体基板とを備え、そのＭＯＳ ＦＥＴの電極
と上記駆動電極とを接続し、上記各光シャッタをアクテ
ィブマトリックス駈動可能としたので、各光シャッタを
安定して駆動することができ、また半導体基板の面積が
小さい場合には複数枚の半導体基板が用いられるため、
大面積化が容易であり、ＰＬＺＴ光シャッタアレー装置
を作製することができる。また、そのＭＯＳ ＦＥＴを
駆動するためのライン（アドレス線およびデータ線）を
シリコンウェハに絶縁状態で形成することができるため
、それら光シャッタをアクティブマトリックス駆動する
ことが可能になる。
レー装置によれば、各光シャッタの共通電極（ＧＮＤ）
および駆動電極を形成したＰＬＺＴ基板と、それら駆動
電極と対向する位置にＭＯＳ ＦＥＴの能動素子を形成
し、それら光シャッタと対向する位置に光窓を設け、か
つ、それらＭＯＳ ＦＥＴを駆動するためのラインを形
成した半導体基板とを備え、そのＭＯＳ ＦＥＴの電極
と上記駆動電極とを接続し、上記各光シャッタをアクテ
ィブマトリックス駈動可能としたので、各光シャッタを
安定して駆動することができ、また半導体基板の面積が
小さい場合には複数枚の半導体基板が用いられるため、
大面積化が容易であり、ＰＬＺＴ光シャッタアレー装置
を作製することができる。また、そのＭＯＳ ＦＥＴを
駆動するためのライン（アドレス線およびデータ線）を
シリコンウェハに絶縁状態で形成することができるため
、それら光シャッタをアクティブマトリックス駆動する
ことが可能になる。
【図面の簡単な説明】
第１図および第２図はこの発明の一実施例を示すＭＯＳ
ＦＥＴによるＰＬＺＴ光シャッタアレー装置の概略的
断面図および正面図、第３図乃至第６図はＴＦＴによる
ＰＬＺＴ光シャッタアレー装置を説明する図である。 図中、１はＰＬＺＴ基板、２は光シャッタ、３は能動素
子（ＭＯＳ ＦＥＴ）、３ａは光窓、４は共通電極（Ｇ
ＮＤ）、１２は駆動電極（光シャッタ２の）、１３はバ
ンプ、１４は半導体基板（シリコンウェハ）、１５は第
１の絶＃ｉ＃層（Ｓｉｎ、膜）、１６はドレイン領域（
ＭＯＳ ＦＥＴの）。 １７はソース領域（ＭＯＳ ＦＥＴの）、１８はゲート
電極（ＭＯＳ ＦＥＴの）、１９は第２の絶縁層（Ｓ１
０□膜）、２０゜２０ａはトレイン電極（ＩＩＯ５ＦＥ
Ｔの）、 ２１．２１ａはソース電極（ＭＯＳ ＦＥＴ
）、２２はアドレス線（ライン）、２３はデータ線（ラ
イン）、２４は透明の接着剤である。 特許出願人 株式会社 富士通ゼネラル代理人 弁理
士 大 原 拓 也 第１図 ｄ 第２図 ドレイン電極（Ｖｄ） 共通電極（ＧＮＤ）
ＦＥＴによるＰＬＺＴ光シャッタアレー装置の概略的
断面図および正面図、第３図乃至第６図はＴＦＴによる
ＰＬＺＴ光シャッタアレー装置を説明する図である。 図中、１はＰＬＺＴ基板、２は光シャッタ、３は能動素
子（ＭＯＳ ＦＥＴ）、３ａは光窓、４は共通電極（Ｇ
ＮＤ）、１２は駆動電極（光シャッタ２の）、１３はバ
ンプ、１４は半導体基板（シリコンウェハ）、１５は第
１の絶＃ｉ＃層（Ｓｉｎ、膜）、１６はドレイン領域（
ＭＯＳ ＦＥＴの）。 １７はソース領域（ＭＯＳ ＦＥＴの）、１８はゲート
電極（ＭＯＳ ＦＥＴの）、１９は第２の絶縁層（Ｓ１
０□膜）、２０゜２０ａはトレイン電極（ＩＩＯ５ＦＥ
Ｔの）、 ２１．２１ａはソース電極（ＭＯＳ ＦＥＴ
）、２２はアドレス線（ライン）、２３はデータ線（ラ
イン）、２４は透明の接着剤である。 特許出願人 株式会社 富士通ゼネラル代理人 弁理
士 大 原 拓 也 第１図 ｄ 第２図 ドレイン電極（Ｖｄ） 共通電極（ＧＮＤ）
Claims (2)
- （１）各光シャッタの共通電極（ＧＮＤ）および駆動電
極を形成したＰＬＺＴ基板と、それら駆動電極と対向す
る位置にＭＯＳＦＥＴの能動素子を形成し、それら光シ
ャッタと対向する位置に光窓を設け、かつ、それらＭＯ
ＳＦＥＴを駆動するためのラインを形成した半導体基板
とを備え、そのＭＯＳＦＥＴの電極と前記駆動電極とを
接続し、前記各光シャッタをアクティブマトリックス駆
動可能としたことを特徴とするＰＬＺＴ光シャッタアレ
ー装置。 - （２）前記半導体基板はシリコンウェハであり、該シリ
コンウェハと前記ＰＬＺＴ基板とを透明接着剤で接着す
るとともに、前記シリコンウェハに形成したＭＯＳＦＥ
Ｔの電極と前記ＰＬＺＴ基板の駆動電極とをバンプを介
して接続するようにした請求項（１）記載のＰＬＺＴ光
シャッタアレー装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10461390A JPH043013A (ja) | 1990-04-20 | 1990-04-20 | Ｐｌｚｔ光シャッタアレー装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10461390A JPH043013A (ja) | 1990-04-20 | 1990-04-20 | Ｐｌｚｔ光シャッタアレー装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH043013A true JPH043013A (ja) | 1992-01-08 |
Family
ID=14385289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10461390A Pending JPH043013A (ja) | 1990-04-20 | 1990-04-20 | Ｐｌｚｔ光シャッタアレー装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH043013A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7359295B2 (en) | 2003-01-29 | 2008-04-15 | Ricoh Company, Ltd. | Optical pickup apparatus and optical disk drive apparatus |
| KR100985398B1 (ko) * | 2002-09-02 | 2010-10-06 | 샤프 가부시키가이샤 | 전자회로 장치 |
-
1990
- 1990-04-20 JP JP10461390A patent/JPH043013A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100985398B1 (ko) * | 2002-09-02 | 2010-10-06 | 샤프 가부시키가이샤 | 전자회로 장치 |
| US7359295B2 (en) | 2003-01-29 | 2008-04-15 | Ricoh Company, Ltd. | Optical pickup apparatus and optical disk drive apparatus |
| US8023386B2 (en) | 2003-01-29 | 2011-09-20 | Ricoh Company, Ltd. | Optical pickup apparatus and optical disk drive apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9035314B2 (en) | Method for manufacturing an electrooptical device | |
| JP3109968B2 (ja) | アクティブマトリクス回路基板の製造方法及び該回路基板を用いた液晶表示装置の製造方法 | |
| KR100425874B1 (ko) | 능동매트릭스액정디스플레이및그제조방법 | |
| JP2866730B2 (ja) | 半導体回路の形成方法 | |
| EP1180716A3 (en) | Thin film semiconductor device and liquid crystal display unit, and fabrication methods thereof | |
| JPS6149674B2 (ja) | ||
| JPH11282012A (ja) | アクティブマトリクス基板および液晶表示装置 | |
| JP2004101674A (ja) | 液晶表示装置 | |
| KR100685926B1 (ko) | 액정표시장치 및 이의 제조방법 | |
| JP2000269512A (ja) | 半導体装置およびその作製方法 | |
| JP2003017502A (ja) | 半導体装置およびその作製方法 | |
| JPH043013A (ja) | Ｐｌｚｔ光シャッタアレー装置 | |
| JPH0611729A (ja) | 液晶表示装置およびその製造方法 | |
| JP2000241829A (ja) | 電気光学装置用基板、電気光学装置、電気光学装置の駆動方法及び電子機器並びに投射型表示装置 | |
| JP2949758B2 (ja) | アクティブマトリクス型液晶表示装置とその製造方法 | |
| JPS6145221A (ja) | 画像表示用装置及びその製造方法 | |
| JP2838612B2 (ja) | 光弁装置とその製造方法 | |
| KR20060128271A (ko) | 액정표시장치용 기판 및 그 제조방법 | |
| JP4123537B2 (ja) | 電子装置 | |
| JPH06242453A (ja) | アクティブマトリックス型液晶表示装置 | |
| JPS613459A (ja) | アクテイブマトリクス表示装置の基板 | |
| JP2003029299A (ja) | 基板装置及びその製造方法、電気光学装置並びに電子機器 | |
| JPS5958468A (ja) | 表示装置 | |
| JP3457278B2 (ja) | アクティブマトリクス装置およびそれを用いた電子装置 | |
| JPH11168214A5 (ja) | 液晶電気光学装置 |