JPH0611729A - 液晶表示装置およびその製造方法 - Google Patents
液晶表示装置およびその製造方法Info
- Publication number
- JPH0611729A JPH0611729A JP17075392A JP17075392A JPH0611729A JP H0611729 A JPH0611729 A JP H0611729A JP 17075392 A JP17075392 A JP 17075392A JP 17075392 A JP17075392 A JP 17075392A JP H0611729 A JPH0611729 A JP H0611729A
- Authority
- JP
- Japan
- Prior art keywords
- silicon film
- single crystal
- tft
- crystal silicon
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 高精細でＴＦＴを高速で駆動することのでき
る液晶表示装置を提供する。 【構成】 絶縁基板２０１上に、アクティブマトリック
スを駆動するための周辺回路が設けられる単結晶シリコ
ン膜２０２，２０３が形成されると共に、単結晶シリコ
ン膜２０２，２０３以外の領域に、画素電極を駆動する
画素トランジスタが設けられる多結晶シリコン膜または
非晶質シリコン膜２０４が形成されている。
る液晶表示装置を提供する。 【構成】 絶縁基板２０１上に、アクティブマトリック
スを駆動するための周辺回路が設けられる単結晶シリコ
ン膜２０２，２０３が形成されると共に、単結晶シリコ
ン膜２０２，２０３以外の領域に、画素電極を駆動する
画素トランジスタが設けられる多結晶シリコン膜または
非晶質シリコン膜２０４が形成されている。
Description
【０００１】
【産業上の利用分野】本発明は、いわゆるＳＯＩ（Ｓｉ
ｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板またはＳ
ＯＳ（Ｓｉｌｉｃｏｎ ｏｎ Ｓａｐｐｈｉｒｅ）基板
上にＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏ
ｒ）が形成された液晶表示装置およびその製造方法に関
する。
ｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板またはＳ
ＯＳ（Ｓｉｌｉｃｏｎ ｏｎ Ｓａｐｐｈｉｒｅ）基板
上にＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏ
ｒ）が形成された液晶表示装置およびその製造方法に関
する。
【０００２】
【従来の技術】従来、液晶表示装置に用いられるアクテ
ィブマトリックス基板において使用されるＴＦＴは、多
結晶シリコン膜または非晶質シリコン膜上に形成されて
いた。一般的には周辺回路をモノリシックに形成するア
クティブマトリックス基板では多結晶シリコン膜上に形
成されるＴＦＴ（Ｐｏｌｙ−Ｓｉ ＴＦＴ）が使用さ
れ、大型基板を用いて形成されるアクティブマトリック
スでは非晶質シリコン膜上に形成されるＴＦＴ（ａ−Ｓ
ｉ ＴＦＴ）が使用されている。ａ−Ｓｉ ＴＦＴは製
造プロセスの温度が低いため廉価で大型の基板が使用で
きるが、この素子の移動度が小さく周辺回路を駆動する
ことができない。一方、Ｐｏｌｙ−Ｓｉ ＴＦＴは製造
プロセスの温度が比較的高いため、石英などの高価で小
型の基板を使用せざるを得ないが、この素子の移動度が
大きく周辺回路を駆動する能力を持つ。現在量産されて
いる液晶表示装置では、例えば、１０インチ以上のパネ
ルではａ−Ｓｉ ＴＦＴが使われ、１インチないし３イ
ンチ程度の液晶表示装置でＰｏｌｙ−Ｓｉ ＴＦＴが主
に使用されている。前者ではコストに重点があり、後者
はコストだけでなくパネル全体のコンパクト性が重要だ
からである。
ィブマトリックス基板において使用されるＴＦＴは、多
結晶シリコン膜または非晶質シリコン膜上に形成されて
いた。一般的には周辺回路をモノリシックに形成するア
クティブマトリックス基板では多結晶シリコン膜上に形
成されるＴＦＴ（Ｐｏｌｙ−Ｓｉ ＴＦＴ）が使用さ
れ、大型基板を用いて形成されるアクティブマトリック
スでは非晶質シリコン膜上に形成されるＴＦＴ（ａ−Ｓ
ｉ ＴＦＴ）が使用されている。ａ−Ｓｉ ＴＦＴは製
造プロセスの温度が低いため廉価で大型の基板が使用で
きるが、この素子の移動度が小さく周辺回路を駆動する
ことができない。一方、Ｐｏｌｙ−Ｓｉ ＴＦＴは製造
プロセスの温度が比較的高いため、石英などの高価で小
型の基板を使用せざるを得ないが、この素子の移動度が
大きく周辺回路を駆動する能力を持つ。現在量産されて
いる液晶表示装置では、例えば、１０インチ以上のパネ
ルではａ−Ｓｉ ＴＦＴが使われ、１インチないし３イ
ンチ程度の液晶表示装置でＰｏｌｙ−Ｓｉ ＴＦＴが主
に使用されている。前者ではコストに重点があり、後者
はコストだけでなくパネル全体のコンパクト性が重要だ
からである。
【０００３】
【発明が解決しようとする課題】しかしながら、近年、
液晶表示装置の高精細化に伴い周辺回路には高性能化が
要求されるようになり、Ｐｏｌｙ−Ｓｉ ＴＦＴでも要
求される性能を達成することが困難になってきている。
画素数が増加するとそれに比例して周辺回路に要求され
る動作スピードが速くなるからである。画素数が百万以
上になると動作スピードは数１０ＭＨｚ以上、理想的に
は１００ＭＨｚ以上が必要となる。多結晶シリコン膜に
よるＴＦＴの特性も固相成長、レーザアニーリング、水
素化などの技術により大きく向上することが分かってい
るが、１００ＭＨｚ以上の高速動作は極めて困難であ
り、さらに均一性、再現性、信頼性等に関する問題も多
く量産するには至っていない。
液晶表示装置の高精細化に伴い周辺回路には高性能化が
要求されるようになり、Ｐｏｌｙ−Ｓｉ ＴＦＴでも要
求される性能を達成することが困難になってきている。
画素数が増加するとそれに比例して周辺回路に要求され
る動作スピードが速くなるからである。画素数が百万以
上になると動作スピードは数１０ＭＨｚ以上、理想的に
は１００ＭＨｚ以上が必要となる。多結晶シリコン膜に
よるＴＦＴの特性も固相成長、レーザアニーリング、水
素化などの技術により大きく向上することが分かってい
るが、１００ＭＨｚ以上の高速動作は極めて困難であ
り、さらに均一性、再現性、信頼性等に関する問題も多
く量産するには至っていない。
【０００４】液晶表示装置において、周辺回路を内蔵で
きる主な利点はコスト低減と液晶表示装置全体のコンパ
クト性である。コストの低減化は単純に周辺回路の内蔵
分だけでなく、ＴＦＴ基板の状態で周辺回路を利用して
パネルの様々な欠陥を検出できることにも依っている。
ＴＦＴ基板の状態で欠陥を検出できれば、その基板をパ
ネル組み立て前に除くことができるし、あるいは欠陥を
レーザ技術などで修正することができるからである。液
晶表示装置が高精細化されればそれだけ歩留りは低下し
コストは上昇する。
きる主な利点はコスト低減と液晶表示装置全体のコンパ
クト性である。コストの低減化は単純に周辺回路の内蔵
分だけでなく、ＴＦＴ基板の状態で周辺回路を利用して
パネルの様々な欠陥を検出できることにも依っている。
ＴＦＴ基板の状態で欠陥を検出できれば、その基板をパ
ネル組み立て前に除くことができるし、あるいは欠陥を
レーザ技術などで修正することができるからである。液
晶表示装置が高精細化されればそれだけ歩留りは低下し
コストは上昇する。
【０００５】そこで、本発明の目的は、上述の問題点を
解消し、高精細化が実現され、ＴＦＴを高速で動作する
ことのできる液晶表示装置およびその製造方法を提供す
ることにある。
解消し、高精細化が実現され、ＴＦＴを高速で動作する
ことのできる液晶表示装置およびその製造方法を提供す
ることにある。
【０００６】
【課題を解決するための手段】ＴＦＴはそのチャネル層
となるシリコン層の結晶性によって電気的特性が決定さ
れる。非晶質、多結晶、単結晶の順に結晶性は良くなる
から、それらをチャネル層とするＴＦＴの特性、例えば
易動度もその順に良いことになる。しかし、すべてのＴ
ＦＴが単結晶シリコン膜に構成されているアクティブマ
トリックスが最高の性能を持つわけではない。周辺回路
は基本的にデジタル回路であるため、易動度の大きいＴ
ＦＴで構成する方がより高性能の回路が形成できるが、
画素駆動用のＴＦＴは通常大きな易動度は必要としな
い。易動度よりむしろソース・ドレイン間のリーク電流
の方が重要である。リーク電流の温度依存性、バックラ
イトを考慮した時の光リーク電流も重要である。これら
のリーク電流の特性と表示特性との相関を検討した結
果、比較的厚い単結晶シリコンを用いて画素駆動用ＴＦ
Ｔを構成するより、非晶質または多結晶シリコンを用い
チャネル層を薄いＴＦＴを用いて構成する方が良い結果
が得られることが分かった。
となるシリコン層の結晶性によって電気的特性が決定さ
れる。非晶質、多結晶、単結晶の順に結晶性は良くなる
から、それらをチャネル層とするＴＦＴの特性、例えば
易動度もその順に良いことになる。しかし、すべてのＴ
ＦＴが単結晶シリコン膜に構成されているアクティブマ
トリックスが最高の性能を持つわけではない。周辺回路
は基本的にデジタル回路であるため、易動度の大きいＴ
ＦＴで構成する方がより高性能の回路が形成できるが、
画素駆動用のＴＦＴは通常大きな易動度は必要としな
い。易動度よりむしろソース・ドレイン間のリーク電流
の方が重要である。リーク電流の温度依存性、バックラ
イトを考慮した時の光リーク電流も重要である。これら
のリーク電流の特性と表示特性との相関を検討した結
果、比較的厚い単結晶シリコンを用いて画素駆動用ＴＦ
Ｔを構成するより、非晶質または多結晶シリコンを用い
チャネル層を薄いＴＦＴを用いて構成する方が良い結果
が得られることが分かった。
【０００７】そこで、本発明の液晶表示装置は、絶縁基
板と、該絶縁基板上に設けられ、アクティブマトリック
スを駆動するための周辺回路が形成される単結晶シリコ
ン膜と、前記絶縁基板上の単結晶シリコン膜以外の領域
に設けられ、画素電極を駆動する画素トランジスタが形
成される多結晶シリコン膜または非晶質シリコン膜とを
有することを特徴とする。
板と、該絶縁基板上に設けられ、アクティブマトリック
スを駆動するための周辺回路が形成される単結晶シリコ
ン膜と、前記絶縁基板上の単結晶シリコン膜以外の領域
に設けられ、画素電極を駆動する画素トランジスタが形
成される多結晶シリコン膜または非晶質シリコン膜とを
有することを特徴とする。
【０００８】本発明の液晶表示装置の製造方法は、絶縁
基板上に形成された単結晶シリコン膜を、アクティブマ
トリックスを駆動する周辺回路のトランジスタなどを構
成する形状にパターニングする工程と、前記絶縁基板上
に多結晶シリコン膜または非晶質シリコン膜を堆積する
工程と、前記多結晶シリコン膜または非晶質シリコン膜
をアクティブマトリックスの画素トランジスタを構成す
る形状にパターニングすると同時に、前記パターニング
された単結晶シリコン膜を露出する工程と、前記多結晶
シリコン膜または非晶質シリコン膜および前記単結晶シ
リコン膜上にゲート酸化膜を形成する工程とを含むこと
を特徴とする。
基板上に形成された単結晶シリコン膜を、アクティブマ
トリックスを駆動する周辺回路のトランジスタなどを構
成する形状にパターニングする工程と、前記絶縁基板上
に多結晶シリコン膜または非晶質シリコン膜を堆積する
工程と、前記多結晶シリコン膜または非晶質シリコン膜
をアクティブマトリックスの画素トランジスタを構成す
る形状にパターニングすると同時に、前記パターニング
された単結晶シリコン膜を露出する工程と、前記多結晶
シリコン膜または非晶質シリコン膜および前記単結晶シ
リコン膜上にゲート酸化膜を形成する工程とを含むこと
を特徴とする。
【０００９】
【作用】本発明によれば、アクティブマトリックスを駆
動する周辺回路のＴＦＴが単結晶シリコン膜上に形成さ
れるので、易動度が大きく高速で液晶表示装置を駆動す
ることができる。
動する周辺回路のＴＦＴが単結晶シリコン膜上に形成さ
れるので、易動度が大きく高速で液晶表示装置を駆動す
ることができる。
【００１０】さらに、本発明によれば、画素電極を駆動
する画素駆動ＴＦＴのチャネル層を薄くすることができ
るので、リーク電流を少なくすることができ、表示特性
が向上する。
する画素駆動ＴＦＴのチャネル層を薄くすることができ
るので、リーク電流を少なくすることができ、表示特性
が向上する。
【００１１】
【実施例】以下、図面を参照しつつ本発明の実施例を詳
細に説明する。
細に説明する。
【００１２】図１は、本発明に係る液晶表示装置に用い
られるＳＯＳ基板の模式的断面図である。
られるＳＯＳ基板の模式的断面図である。
【００１３】透明絶縁基板１０１上には単結晶シリコン
膜１０２が形成されている。このような基板はＳＯＳ基
板として市販されており、容易に入手できる。また、最
近では基板貼り合わせ法により形成可能なことがわかっ
ている。
膜１０２が形成されている。このような基板はＳＯＳ基
板として市販されており、容易に入手できる。また、最
近では基板貼り合わせ法により形成可能なことがわかっ
ている。
【００１４】図２は、図１に示した基板に形成された液
晶表示装置の基本構成を示す模式的断面図である。
晶表示装置の基本構成を示す模式的断面図である。
【００１５】図２に示されるように、透明絶縁基板２０
１上には、アクティブマトリックスを駆動するために周
辺回路が設けられる単結晶シリコン膜２０２および２０
３が形成されている。単結晶シリコン膜２０２および２
０３以外の領域に、画素電極を駆動するための表示領域
である画素トランジスタが設けられる多結晶シリコン膜
または非晶質シリコン膜２０４を形成する。
１上には、アクティブマトリックスを駆動するために周
辺回路が設けられる単結晶シリコン膜２０２および２０
３が形成されている。単結晶シリコン膜２０２および２
０３以外の領域に、画素電極を駆動するための表示領域
である画素トランジスタが設けられる多結晶シリコン膜
または非晶質シリコン膜２０４を形成する。
【００１６】通常、透明絶縁基板上に形成される単結晶
シリコン膜２０２，２０３の結晶性を確保するために
は、単結晶シリコン膜の厚さをある程度厚くする必要が
あり、通常この厚さは数千Åである。その理由は、単結
晶シリコン膜のうち透明絶縁基板に近いところでは欠陥
密度が高いからである。従って、周辺回路を形成するた
めの単結晶シリコン膜２０２および２０３の厚さは５０
００Å以上とし、表示領域で画素駆動用のＴＦＴを形成
する多結晶シリコン膜または非晶質シリコン膜２０４の
厚さは１０００Å以下とする。単結晶シリコン膜２０２
および２０３の厚さを厚くすることにより、そこに形成
されるＴＦＴの電気的特性はＮチャネルＴＦＴにおいて
易動度は２００ｃｍ2 ／ｖ・ｓ以上となり、Ｐチャネル
ＴＦＴにおいて易動度は１００ｃｍ2 ／ｖ・ｓ以上を達
成することができる。従って、周辺回路の動作スピード
も数十ＭＨｚを容易に達成することができる。一方、画
素駆動用のＴＦＴには画素電極に書き込んだ電荷を保持
するため、非常に低いリーク電流が必要であるが、ＴＦ
Ｔは多結晶シリコン膜または非晶質シリコン膜２０４上
に形成され、ＴＦＴのチャネル層の厚さを５００Å以下
とすることにより、非常に低いリーク電流のＴＦＴとす
ることができる。
シリコン膜２０２，２０３の結晶性を確保するために
は、単結晶シリコン膜の厚さをある程度厚くする必要が
あり、通常この厚さは数千Åである。その理由は、単結
晶シリコン膜のうち透明絶縁基板に近いところでは欠陥
密度が高いからである。従って、周辺回路を形成するた
めの単結晶シリコン膜２０２および２０３の厚さは５０
００Å以上とし、表示領域で画素駆動用のＴＦＴを形成
する多結晶シリコン膜または非晶質シリコン膜２０４の
厚さは１０００Å以下とする。単結晶シリコン膜２０２
および２０３の厚さを厚くすることにより、そこに形成
されるＴＦＴの電気的特性はＮチャネルＴＦＴにおいて
易動度は２００ｃｍ2 ／ｖ・ｓ以上となり、Ｐチャネル
ＴＦＴにおいて易動度は１００ｃｍ2 ／ｖ・ｓ以上を達
成することができる。従って、周辺回路の動作スピード
も数十ＭＨｚを容易に達成することができる。一方、画
素駆動用のＴＦＴには画素電極に書き込んだ電荷を保持
するため、非常に低いリーク電流が必要であるが、ＴＦ
Ｔは多結晶シリコン膜または非晶質シリコン膜２０４上
に形成され、ＴＦＴのチャネル層の厚さを５００Å以下
とすることにより、非常に低いリーク電流のＴＦＴとす
ることができる。
【００１７】図３は本発明に係わる液晶表示装置の製造
方法を示す工程図である。透明絶縁基板３０１上に単結
晶シリコン膜３０２を形成する（図３（ａ））。次に、
単結晶シリコン膜３０２について周辺回路を構成するた
めの各々のＴＦＴのソース、ドレインおよびチャネルと
なるべき領域をパターニングする（図３（ｂ））。３０
２はパターニングされたＴＦＴの一例を示す。次に、画
素駆動用ＴＦＴを形成するため多結晶シリコン膜または
非晶質シリコン膜３０３をＬＰＣＶＤ法により厚さが１
０００Åとなるように堆積する（図３（ｃ））。次に、
このシリコン膜３０３をパターニングして画素駆動用Ｔ
ＦＴのソース、ドレインおよびチャネルとなるべき領域
を形成する（図３（ｄ））。シリコン膜３０３は画素駆
動用ＴＦＴの一例を示す。図３（ｃ）において、単結晶
シリコン膜３０２上の多結晶シリコン膜または非晶質シ
リコン膜３０３をエッチング除去する時、３０２は膜厚
が十分厚いため、３０３を確実にエッチング除去するこ
とができる。
方法を示す工程図である。透明絶縁基板３０１上に単結
晶シリコン膜３０２を形成する（図３（ａ））。次に、
単結晶シリコン膜３０２について周辺回路を構成するた
めの各々のＴＦＴのソース、ドレインおよびチャネルと
なるべき領域をパターニングする（図３（ｂ））。３０
２はパターニングされたＴＦＴの一例を示す。次に、画
素駆動用ＴＦＴを形成するため多結晶シリコン膜または
非晶質シリコン膜３０３をＬＰＣＶＤ法により厚さが１
０００Åとなるように堆積する（図３（ｃ））。次に、
このシリコン膜３０３をパターニングして画素駆動用Ｔ
ＦＴのソース、ドレインおよびチャネルとなるべき領域
を形成する（図３（ｄ））。シリコン膜３０３は画素駆
動用ＴＦＴの一例を示す。図３（ｃ）において、単結晶
シリコン膜３０２上の多結晶シリコン膜または非晶質シ
リコン膜３０３をエッチング除去する時、３０２は膜厚
が十分厚いため、３０３を確実にエッチング除去するこ
とができる。
【００１８】図４は図３に示した液晶表示装置より製造
されるＴＦＴ素子の模式的断面図である。
されるＴＦＴ素子の模式的断面図である。
【００１９】図４に示したＴＦＴ素子の製造方法を説明
する。
する。
【００２０】図３（ｄ）の工程に続いて、単結晶シリコ
ン膜３０２に周辺回路を構成するＴＦＴを形成し、多結
晶シリコン膜または非晶質シリコン膜３０３に画素駆動
用ＴＦＴを形成する。ゲート絶縁膜３０４および３０５
を熱酸化により１０００ないし１２００Åの厚みになる
ように同時に形成する。この熱酸化により非晶質シリコ
ン膜は多結晶シリコン膜となると同時に、１０００Åあ
った膜厚は４００Å程度の厚さとなる。
ン膜３０２に周辺回路を構成するＴＦＴを形成し、多結
晶シリコン膜または非晶質シリコン膜３０３に画素駆動
用ＴＦＴを形成する。ゲート絶縁膜３０４および３０５
を熱酸化により１０００ないし１２００Åの厚みになる
ように同時に形成する。この熱酸化により非晶質シリコ
ン膜は多結晶シリコン膜となると同時に、１０００Åあ
った膜厚は４００Å程度の厚さとなる。
【００２１】次に、ゲート電極３０６および３０７を多
結晶シリコンにより同時に形成する。図示されていない
が、アクティブマトリックスを形成するためのゲート線
もゲート電極３０６，３０７と同一材料により同時に形
成しても良い。次に、イオン打ち込み法によりソース・
ドレイン領域に不純物を導入し、層間絶縁膜３０８をＣ
ＶＤ法により形成する。次に、層間絶縁膜３０８の緻密
化と打ち込みされたイオンの活性化を兼ねて１０００℃
においてアニーリングする。次に、コンタクトホールを
開口した後、Ａｌ膜を堆積し必要な配線３０９および３
１０を形成する。３０９は周辺回路の配線を構成し、３
１０はアクティブマトリックスのデータ配線となる。次
に、画素電極となるＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏ
ｘｉｄｅ）膜を形成してアクティブマトリックスが完成
する。
結晶シリコンにより同時に形成する。図示されていない
が、アクティブマトリックスを形成するためのゲート線
もゲート電極３０６，３０７と同一材料により同時に形
成しても良い。次に、イオン打ち込み法によりソース・
ドレイン領域に不純物を導入し、層間絶縁膜３０８をＣ
ＶＤ法により形成する。次に、層間絶縁膜３０８の緻密
化と打ち込みされたイオンの活性化を兼ねて１０００℃
においてアニーリングする。次に、コンタクトホールを
開口した後、Ａｌ膜を堆積し必要な配線３０９および３
１０を形成する。３０９は周辺回路の配線を構成し、３
１０はアクティブマトリックスのデータ配線となる。次
に、画素電極となるＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏ
ｘｉｄｅ）膜を形成してアクティブマトリックスが完成
する。
【００２２】
【発明の効果】以上説明したように、本発明によれば、
アクティブマトリックスを駆動する周辺回路のＴＦＴが
単結晶シリコン膜上に形成されるので、易動度が大きく
高速で液晶表示装置を駆動することができる。
アクティブマトリックスを駆動する周辺回路のＴＦＴが
単結晶シリコン膜上に形成されるので、易動度が大きく
高速で液晶表示装置を駆動することができる。
【００２３】さらに、本発明によれば、画素電極を駆動
する画素駆動ＴＦＴのチャネル層を薄くすることができ
るので、リーク電流を少なくすることができ、表示特性
が向上する。
する画素駆動ＴＦＴのチャネル層を薄くすることができ
るので、リーク電流を少なくすることができ、表示特性
が向上する。
【００２４】従って、高精細でコンパクトで廉価な液晶
表示装置を提供することができる。
表示装置を提供することができる。
【００２５】
【図１】本発明に係る液晶表示装置に用いられる基板の
模式的断面図である。
模式的断面図である。
【図２】本発明に係る液晶表示装置の模式的断面図であ
る。
る。
【図３】本発明に係る液晶表示装置の製造工程を示す模
式的断面図である。
式的断面図である。
【図４】本発明を適用したＴＦＴ素子の模式的断面図で
ある。
ある。
１０１ 透明絶縁基板 １０２ 単結晶シリコン膜 ２０１ 透明絶縁基板 ２０２，２０３ 単結晶シリコン膜 ２０４ 多結晶シリコン膜または非晶質シリコン膜 ３０１ 透明絶縁基板 ３０２ 単結晶シリコン膜 ３０３ 多結晶シリコン膜または非晶質シリコン膜 ３０４，３０５ ゲート絶縁膜 ３０６，３０７ ゲート電極 ３０８ 層間絶縁膜 ３０９ 配線 ３１０ データ配線
Claims (3)
- 【請求項１】 絶縁基板と、 該絶縁基板上に設けられ、アクティブマトリックスを駆
動するための周辺回路が形成される単結晶シリコン膜
と、 前記絶縁基板上の単結晶シリコン膜以外の領域に設けら
れ、画素電極を駆動する画素トランジスタが形成される
多結晶シリコン膜または非晶質シリコン膜とを有するこ
とを特徴とする液晶表示装置。 - 【請求項２】 前記単結晶シリコン膜より前記多結晶シ
リコン膜の方が薄いことを特徴とする請求項１記載の液
晶表示装置。 - 【請求項３】 絶縁基板上に形成された単結晶シリコン
膜を、アクティブマトリックスを駆動する周辺回路のト
ランジスタなどを構成する形状にパターニングする工程
と、 前記絶縁基板上に多結晶シリコン膜または非晶質シリコ
ン膜を堆積する工程と、 前記多結晶シリコン膜または非晶質シリコン膜をアクテ
ィブマトリックスの画素トランジスタを構成する形状に
パターニングすると同時に、前記パターニングされた単
結晶シリコン膜を露出する工程と、 前記多結晶シリコン膜または非晶質シリコン膜および前
記単結晶シリコン膜上にゲート酸化膜を形成する工程と
を含むことを特徴とする液晶表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17075392A JPH0611729A (ja) | 1992-06-29 | 1992-06-29 | 液晶表示装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17075392A JPH0611729A (ja) | 1992-06-29 | 1992-06-29 | 液晶表示装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0611729A true JPH0611729A (ja) | 1994-01-21 |
Family
ID=15910754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17075392A Pending JPH0611729A (ja) | 1992-06-29 | 1992-06-29 | 液晶表示装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0611729A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006039272A (ja) * | 2004-07-28 | 2006-02-09 | Sony Corp | 表示装置およびその製造方法 |
| KR20060046624A (ko) * | 2004-04-09 | 2006-05-17 | 산요덴키가부시키가이샤 | 표시 장치 및 그 제조 방법 |
| US7119365B2 (en) * | 2002-03-26 | 2006-10-10 | Sharp Kabushiki Kaisha | Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate |
| US7244990B2 (en) * | 2003-03-20 | 2007-07-17 | Sharp Kabushiki Kaisha | Semiconductor device |
| US7508034B2 (en) * | 2002-09-25 | 2009-03-24 | Sharp Kabushiki Kaisha | Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device |
| US20100187529A1 (en) * | 2003-09-16 | 2010-07-29 | Columbia University | Laser-irradiated thin films having variable thickness |
| US8507368B2 (en) | 2002-08-19 | 2013-08-13 | The Trustees Of Columbia University In The City Of New York | Single-shot semiconductor processing system and method having various irradiation patterns |
| CN103715269A (zh) * | 2013-12-31 | 2014-04-09 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板及显示装置 |
| US9646831B2 (en) | 2009-11-03 | 2017-05-09 | The Trustees Of Columbia University In The City Of New York | Advanced excimer laser annealing for thin films |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02224255A (ja) * | 1989-02-27 | 1990-09-06 | Hitachi Ltd | 液晶表示装置 |
| JPH03265144A (ja) * | 1990-03-15 | 1991-11-26 | Seiko Instr Inc | Ｍｏｓトランジスタの製造方法 |
| JPH04362924A (ja) * | 1990-09-05 | 1992-12-15 | Seiko Instr Inc | 平板型光弁基板用半導体集積回路装置 |
-
1992
- 1992-06-29 JP JP17075392A patent/JPH0611729A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02224255A (ja) * | 1989-02-27 | 1990-09-06 | Hitachi Ltd | 液晶表示装置 |
| JPH03265144A (ja) * | 1990-03-15 | 1991-11-26 | Seiko Instr Inc | Ｍｏｓトランジスタの製造方法 |
| JPH04362924A (ja) * | 1990-09-05 | 1992-12-15 | Seiko Instr Inc | 平板型光弁基板用半導体集積回路装置 |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7119365B2 (en) * | 2002-03-26 | 2006-10-10 | Sharp Kabushiki Kaisha | Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate |
| US7619250B2 (en) | 2002-03-26 | 2009-11-17 | Sharp Kabushiki Kaisha | Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate |
| US7884367B2 (en) | 2002-03-26 | 2011-02-08 | Sharp Kabushiki Kaisha | Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate |
| US8507368B2 (en) | 2002-08-19 | 2013-08-13 | The Trustees Of Columbia University In The City Of New York | Single-shot semiconductor processing system and method having various irradiation patterns |
| US7508034B2 (en) * | 2002-09-25 | 2009-03-24 | Sharp Kabushiki Kaisha | Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device |
| US7244990B2 (en) * | 2003-03-20 | 2007-07-17 | Sharp Kabushiki Kaisha | Semiconductor device |
| US7919392B2 (en) | 2003-03-20 | 2011-04-05 | Sharp Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
| US20100187529A1 (en) * | 2003-09-16 | 2010-07-29 | Columbia University | Laser-irradiated thin films having variable thickness |
| KR20060046624A (ko) * | 2004-04-09 | 2006-05-17 | 산요덴키가부시키가이샤 | 표시 장치 및 그 제조 방법 |
| JP2006039272A (ja) * | 2004-07-28 | 2006-02-09 | Sony Corp | 表示装置およびその製造方法 |
| US9646831B2 (en) | 2009-11-03 | 2017-05-09 | The Trustees Of Columbia University In The City Of New York | Advanced excimer laser annealing for thin films |
| CN103715269A (zh) * | 2013-12-31 | 2014-04-09 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板及显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1979877B (zh) | 半导体器件及其制造方法 | |
| EP1041641B1 (en) | A method for manufacturing an electrooptical device | |
| US9910334B2 (en) | Semiconductor device and fabrication method thereof | |
| JP2650543B2 (ja) | マトリクス回路駆動装置 | |
| JP2999271B2 (ja) | 表示装置 | |
| US6040200A (en) | Method of fabricating semiconductor device having stacked-layered substrate | |
| US5166816A (en) | Liquid crystal display panel with reduced pixel defects | |
| JP3109968B2 (ja) | アクティブマトリクス回路基板の製造方法及び該回路基板を用いた液晶表示装置の製造方法 | |
| US20030116766A1 (en) | Semiconductor device and electronic device | |
| JP2001051292A (ja) | 半導体装置および半導体表示装置 | |
| JPH0611729A (ja) | 液晶表示装置およびその製造方法 | |
| JP3121005B2 (ja) | 薄膜半導体装置とその製造方法及び製造装置並びに画像処理装置 | |
| JP2000269512A (ja) | 半導体装置およびその作製方法 | |
| JP2000269511A (ja) | 半導体装置およびその作製方法 | |
| JPH08116067A (ja) | 半導体装置，表示装置，表示装置の製造方法 | |
| JPH0637313A (ja) | 薄膜半導体装置とその製造方法 | |
| JP2898509B2 (ja) | アクティブマトリックス基板及びその製造方法 | |
| JP2934717B2 (ja) | マトリクス回路駆動装置およびその製造方法 | |
| JPH05249485A (ja) | スイッチング用薄膜トランジスタを備えたアクティブマトリックス液晶ディスプレイ | |
| JP2514166B2 (ja) | アクティブマトリックス液晶表示装置の製造方法 | |
| JPH1022506A (ja) | ポリシリコン薄膜トランジスタおよび液晶表示装置 | |
| KR20050077049A (ko) | 박막 트랜지스터의 형성 방법 | |
| JPH10189997A (ja) | 薄膜半導体装置の製造方法 | |
| JPH07231097A (ja) | 薄膜トランジスタの製造方法 | |
| JPH04180268A (ja) | 液晶表示装置 |