JPH043015A - Plzt光シャッタアレーの電極形成方法 - Google Patents
Plzt光シャッタアレーの電極形成方法Info
- Publication number
- JPH043015A JPH043015A JP10461890A JP10461890A JPH043015A JP H043015 A JPH043015 A JP H043015A JP 10461890 A JP10461890 A JP 10461890A JP 10461890 A JP10461890 A JP 10461890A JP H043015 A JPH043015 A JP H043015A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- plzt
- groove
- substrate
- land
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明はPLZT (透明なセラミック)の複屈折を
利用して平面デイスプレィや光シャッタ等の表示装置に
用いるPLZT光シャッタアレーの電極形成方法に係り
、更に詳しくは各光シャッタの駆動電圧を有効に利用す
るようにしたPLZT光シャッタアレーの電極形成方法
に関するものである。
利用して平面デイスプレィや光シャッタ等の表示装置に
用いるPLZT光シャッタアレーの電極形成方法に係り
、更に詳しくは各光シャッタの駆動電圧を有効に利用す
るようにしたPLZT光シャッタアレーの電極形成方法
に関するものである。
[従 来 例]
近年、 PZTにLaを添加した透明なセラミックのP
LZT(PbO,LaO,ZrO,、Tie)が光シャ
ッタやデイスプレィに用いられようとしている。このP
LZTを2次元光シヤツタや平面デイスプレィを表示装
置に用いる場合、例えば第7図乃至第10図に示す表面
電極や溝型電極の構造が採られる。
LZT(PbO,LaO,ZrO,、Tie)が光シャ
ッタやデイスプレィに用いられようとしている。このP
LZTを2次元光シヤツタや平面デイスプレィを表示装
置に用いる場合、例えば第7図乃至第10図に示す表面
電極や溝型電極の構造が採られる。
第7図に示す表面電極の場合、PLZT基板1上に駆動
電極2および共通電極(例えばGND) 3を形成し、
それら電極間に電圧を印加することにより、内部に電場
を発生させ、その部分のへ偏光面を回転させることによ
り光透過率を制御することができる。また、第8図に示
されるように、PLZT基板1内に′電場をより有効に
発生させるため、そのPLZT基板1の両面に駆動電極
2および共通電極3を形成することも考えられる。
電極2および共通電極(例えばGND) 3を形成し、
それら電極間に電圧を印加することにより、内部に電場
を発生させ、その部分のへ偏光面を回転させることによ
り光透過率を制御することができる。また、第8図に示
されるように、PLZT基板1内に′電場をより有効に
発生させるため、そのPLZT基板1の両面に駆動電極
2および共通電極3を形成することも考えられる。
これに対して、第9図に示す溝型電極の場合、g動電極
4と共通電極5との間に電圧を印加をすると、上記表面
電極の場合より有効な電場を発生させることができ、駆
動電圧の低Fが望める。また、第1O図に示されている
ように、上記表面電極と同様の目的でPLZT基板1の
両面から駆動電極4および共通電極5を形成することも
考えられる。
4と共通電極5との間に電圧を印加をすると、上記表面
電極の場合より有効な電場を発生させることができ、駆
動電圧の低Fが望める。また、第1O図に示されている
ように、上記表面電極と同様の目的でPLZT基板1の
両面から駆動電極4および共通電極5を形成することも
考えられる。
[発明が解決しようとする課題]
しかし、上記表面電極や溝型電極によるPLZT基板に
は以ドの欠点がある。
は以ドの欠点がある。
(1)光の透過方向に垂直な電場成分のみが透過率の制
御寄与するにもかかわらず、第7図乃至第10図の二点
鎖線に示されるように、 PLZT基板1内に発生する
電場がどうしても彎曲するため、それら電極間に印加し
た電圧が有効に働いていないことになり、駆動電圧をよ
り低下させることが難しい。
御寄与するにもかかわらず、第7図乃至第10図の二点
鎖線に示されるように、 PLZT基板1内に発生する
電場がどうしても彎曲するため、それら電極間に印加し
た電圧が有効に働いていないことになり、駆動電圧をよ
り低下させることが難しい。
(2)PLZT基板1に複数の画素を形成した場合、隣
接画素に電場が漏れ、クロストークが悪い。
接画素に電場が漏れ、クロストークが悪い。
(3)PLZT基板1は、電歪特性を有しているため、
電圧印加により歪が生じ、しかもその歪が電極(lli
、動電極および共通電極)付近に集中し、光透過率の劣
化を招くだけなく、それら電極部分のPLZT基板1内
に亀裂等の破損が発生する。
電圧印加により歪が生じ、しかもその歪が電極(lli
、動電極および共通電極)付近に集中し、光透過率の劣
化を招くだけなく、それら電極部分のPLZT基板1内
に亀裂等の破損が発生する。
(4)その電極部分の破損が隣接画素領域にも及ぶため
、光漏れが発生する。
、光漏れが発生する。
(5)その電圧印加による歪により、PLZT基板1内
に種々モードの振動が発生し、ときによっては振動音に
なる。
に種々モードの振動が発生し、ときによっては振動音に
なる。
この発明は、第11図に示されるように、駆動電極6お
よび共通電極7を独立の縦型電極とすれば、各PLZT
8において発生する電場が透過する光の方向と直角に
なり(同図の二点鎖線に示す)、上記(1)から(5)
に示す欠点が解消することに着目してなされたものであ
り、その目的はPLZT基板を用いて縦型電極を簡単な
工程で作製することができ、駆動電極の低下やクロスト
ークの向上を図ることができるようにしたPLZT光シ
ャッタアレーの電極形成方法を提供することにある。
よび共通電極7を独立の縦型電極とすれば、各PLZT
8において発生する電場が透過する光の方向と直角に
なり(同図の二点鎖線に示す)、上記(1)から(5)
に示す欠点が解消することに着目してなされたものであ
り、その目的はPLZT基板を用いて縦型電極を簡単な
工程で作製することができ、駆動電極の低下やクロスト
ークの向上を図ることができるようにしたPLZT光シ
ャッタアレーの電極形成方法を提供することにある。
[課題を解決するための手段]
上記目的を達成するために、この発明のPLZT光シャ
ッタアレーの電極形成方法は、PLZT基板の片面には
所定間隔でランド電極を形成しており、そのP L Z
T基板に接着する透明基板にはそのランド電極と対向
する位置にバンプを形成するとともに、このハンプを介
して上記ランド電極を外部に引き出すための配線パター
ンを形成しており、上記P L Z T基板と透明基板
とを透明な接着剤で接着固定した後、上記PLZT基板
上から少なくとも上記ランド電極に達する深さの溝を形
成した後、その溝に導電膜を成膜するとともに、その溝
に直角の溝を形成し、北記PLZT基板をマトリックス
状に分割して独立画素を得、かつ、上記溝に形成した導
電膜を上記独立画素の電極としたことを要旨とする。
ッタアレーの電極形成方法は、PLZT基板の片面には
所定間隔でランド電極を形成しており、そのP L Z
T基板に接着する透明基板にはそのランド電極と対向
する位置にバンプを形成するとともに、このハンプを介
して上記ランド電極を外部に引き出すための配線パター
ンを形成しており、上記P L Z T基板と透明基板
とを透明な接着剤で接着固定した後、上記PLZT基板
上から少なくとも上記ランド電極に達する深さの溝を形
成した後、その溝に導電膜を成膜するとともに、その溝
に直角の溝を形成し、北記PLZT基板をマトリックス
状に分割して独立画素を得、かつ、上記溝に形成した導
電膜を上記独立画素の電極としたことを要旨とする。
また、この発明のPLZT光シャッタアレーの電極形成
方法は、PLZT基板の一方の面には所定間隔でランド
電極を形成しており、そのPLZT基板に透明な接着剤
で接着する透明基板には上記ランド電極に対向する位置
にバンプを形成するとともに、このバンプを介して上記
ランド電極を外部に引き出すための配線パターンを形成
しており、上記PLZT基板と透明な基板とを透明接着
剤で接着固定した後、この接着したPLZT基板にリフ
トオフ可能な樹脂を塗布するとともに、そのリフトオフ
可能な樹脂の丘から少なくとも上記ランド電極に達する
深さの第1の溝およびこの第1の溝より深く、かつ。
方法は、PLZT基板の一方の面には所定間隔でランド
電極を形成しており、そのPLZT基板に透明な接着剤
で接着する透明基板には上記ランド電極に対向する位置
にバンプを形成するとともに、このバンプを介して上記
ランド電極を外部に引き出すための配線パターンを形成
しており、上記PLZT基板と透明な基板とを透明接着
剤で接着固定した後、この接着したPLZT基板にリフ
トオフ可能な樹脂を塗布するとともに、そのリフトオフ
可能な樹脂の丘から少なくとも上記ランド電極に達する
深さの第1の溝およびこの第1の溝より深く、かつ。
平行な第2の溝を形成し、その後上記リフトオフ可能な
樹脂の塗布面および第1.第2の溝の内に渡って導電膜
を成膜し、その後リフトオフ可能な樹脂を剥離し、上記
第1および第2の溝に直角で、かつ、第1の溝と第2の
溝との中間の深さの第3の溝を形成し、上記PLZT基
板を複数の独立1M素にするとともに、上記第1および
第2の溝に残った金属膜を上記独立画素の電極としたも
のである。
樹脂の塗布面および第1.第2の溝の内に渡って導電膜
を成膜し、その後リフトオフ可能な樹脂を剥離し、上記
第1および第2の溝に直角で、かつ、第1の溝と第2の
溝との中間の深さの第3の溝を形成し、上記PLZT基
板を複数の独立1M素にするとともに、上記第1および
第2の溝に残った金属膜を上記独立画素の電極としたも
のである。
[作 用コ
上記方法としたので、PLZT基板が複数に分割され、
独立の画素が複数個得られ、かつ、それら画素の両端は
第1および第2の溝に形成した金属膜により縦型の電極
となる。また、第1の溝に形成した金属膜がランド電極
に接続しており、そのランド電極がバンプを介して配線
パターンに接続されるので、各独立画素の電極をその配
線パターンを介して外部に引き出すことができる。さら
に、各独q両索を駆動した際、それら独立画素の電極が
縦型であるため、内部に発生する電場が直線状になり5
各独q画素の電極間に印加する電圧を低くすることがで
き、しかも隣接画素のクロストークへ〕歪等の漏れを防
止することができる。
独立の画素が複数個得られ、かつ、それら画素の両端は
第1および第2の溝に形成した金属膜により縦型の電極
となる。また、第1の溝に形成した金属膜がランド電極
に接続しており、そのランド電極がバンプを介して配線
パターンに接続されるので、各独立画素の電極をその配
線パターンを介して外部に引き出すことができる。さら
に、各独q両索を駆動した際、それら独立画素の電極が
縦型であるため、内部に発生する電場が直線状になり5
各独q画素の電極間に印加する電圧を低くすることがで
き、しかも隣接画素のクロストークへ〕歪等の漏れを防
止することができる。
[実 施 例」
以ト、この発明の実施例を第1図乃至第6図に基づいて
説明する。
説明する。
第1図および第2図はこの発明の電極形成方法により得
たPLZT光シャッタアレーの概略的部分断面図および
正面図を示しており、 PLZT基板(第7図乃至第1
0図と同じ)1の各画素8aは透明の接着剤9で独立に
透明基板(例えばガラス板)10と接着固定している。
たPLZT光シャッタアレーの概略的部分断面図および
正面図を示しており、 PLZT基板(第7図乃至第1
0図と同じ)1の各画素8aは透明の接着剤9で独立に
透明基板(例えばガラス板)10と接着固定している。
それら各画素8aは、少なくとも接着剤9に達する深さ
で、ランド電極12に接続する金属膜(導電膜)11を
形成した第1の溝13、その第1の1114より深く、
平行で内側に金属膜(導電膜01を成膜した第2の溝1
4および第1および第2の溝13.14に直角で、それ
らの中間の深さの第3の溝(分割溝;第1図の二点鎖線
に示す)15により、マトリックス状に分割されている
。そして5各独qの画素8aは、第1の溝13に形成さ
れた金属膜11による電極(駆動電極)、第2の溝14
に形成された金属膜11による電極(共通電極)を有し
、しかもそれら電極は縦型になっている。
で、ランド電極12に接続する金属膜(導電膜)11を
形成した第1の溝13、その第1の1114より深く、
平行で内側に金属膜(導電膜01を成膜した第2の溝1
4および第1および第2の溝13.14に直角で、それ
らの中間の深さの第3の溝(分割溝;第1図の二点鎖線
に示す)15により、マトリックス状に分割されている
。そして5各独qの画素8aは、第1の溝13に形成さ
れた金属膜11による電極(駆動電極)、第2の溝14
に形成された金属膜11による電極(共通電極)を有し
、しかもそれら電極は縦型になっている。
一方、 PLZT基板1に貼り合わせたガラス板10は
、上記第1の溝I3に形成された金属膜11と接続する
ランド電極12と対向する位置にバンプ16、金属ある
いはITO(Induim Tin 0xide)等に
よる電極を含み、当該バンブ16を介して駆動電極を外
部に引き出す配線パターン(信号ライン)17を有して
おり、その貼り合わせた際、上記ランド電極12とバン
プ16とが接続し、上記ランド電極12に接続している
金属膜11を外部に引き出すことができるようになって
いる。この場合、各種〜γの画素8aは、第1および第
2の溝13,1.4に形成した金属膜11による3極の
電極構造を有している。
、上記第1の溝I3に形成された金属膜11と接続する
ランド電極12と対向する位置にバンプ16、金属ある
いはITO(Induim Tin 0xide)等に
よる電極を含み、当該バンブ16を介して駆動電極を外
部に引き出す配線パターン(信号ライン)17を有して
おり、その貼り合わせた際、上記ランド電極12とバン
プ16とが接続し、上記ランド電極12に接続している
金属膜11を外部に引き出すことができるようになって
いる。この場合、各種〜γの画素8aは、第1および第
2の溝13,1.4に形成した金属膜11による3極の
電極構造を有している。
次に、L記第1および第2の溝13.14に形成した金
属膜11を電極とする独立の画素8aの作製工程を説明
すると、まず第3図に示されているように、PLZT基
板1の一方の面に所定間隔でランド電極12を形成し、
かつ、その他方の面にリフトオフ可能な樹脂、例えばレ
ジスト等の高分子膜18を塗布する。一方、そのランド
電極12の形成面に接着するガラス板IOに上記ラント
電極12と対向する位置にバンプL6を形成するととも
に、そのランド電極I2を外部↓こ引き出す配線パター
ン17を形成する。
属膜11を電極とする独立の画素8aの作製工程を説明
すると、まず第3図に示されているように、PLZT基
板1の一方の面に所定間隔でランド電極12を形成し、
かつ、その他方の面にリフトオフ可能な樹脂、例えばレ
ジスト等の高分子膜18を塗布する。一方、そのランド
電極12の形成面に接着するガラス板IOに上記ラント
電極12と対向する位置にバンプL6を形成するととも
に、そのランド電極I2を外部↓こ引き出す配線パター
ン17を形成する。
その後、第4図に示されているように、上記用、ZT基
板Jとガラス板IOとを接着剤9で接着固定する。
板Jとガラス板IOとを接着剤9で接着固定する。
接着剤9としては、透明で、PLZT基板1の振動を吸
収するために硬化後も柔軟性を有するもの、好ましくは
シリコン系ゴムを用いるとよい。また、接着剤9の厚さ
は、その振動を十分に吸収可能であり、かつ、その硬化
時にPLZT基板1に余分な応力が加わらない程度にす
る。なお、上記高分子膜18はPLZT基板1とガラス
板10とを接着固定した後であってもよい。
収するために硬化後も柔軟性を有するもの、好ましくは
シリコン系ゴムを用いるとよい。また、接着剤9の厚さ
は、その振動を十分に吸収可能であり、かつ、その硬化
時にPLZT基板1に余分な応力が加わらない程度にす
る。なお、上記高分子膜18はPLZT基板1とガラス
板10とを接着固定した後であってもよい。
続いて、第4図に示されているように、塗布した高分子
膜18の上から少なくとも接着剤9に達し、かつ、ラン
ド電極12に達する第1の溝13をダイシングソーによ
って複数本平行に形成する。さらに、同じダイシングソ
ーによって、その第1の溝13に平行で、それより深い
第2の溝14を複数本形成する。なお、その第1および
第2の溝13.14の間隔は画素8aの大きさに応じて
変えればよい。
膜18の上から少なくとも接着剤9に達し、かつ、ラン
ド電極12に達する第1の溝13をダイシングソーによ
って複数本平行に形成する。さらに、同じダイシングソ
ーによって、その第1の溝13に平行で、それより深い
第2の溝14を複数本形成する。なお、その第1および
第2の溝13.14の間隔は画素8aの大きさに応じて
変えればよい。
続いて、第5図および第6図に示されているように、上
記高分子膜18の面および第1および第2の溝13.1
4の内側に渡ってスパッタリング法によって金属膜11
を成膜する。その後、第6図および第9図に示されてい
るように、PLZT基板1上に塗布した高分子膜18を
剥離液によって除去すると、その高分子膜18の上に成
膜した金属膜11が除去されることから、金属膜11は
第1および第2の溝13の内側の面のみとなる。
記高分子膜18の面および第1および第2の溝13.1
4の内側に渡ってスパッタリング法によって金属膜11
を成膜する。その後、第6図および第9図に示されてい
るように、PLZT基板1上に塗布した高分子膜18を
剥離液によって除去すると、その高分子膜18の上に成
膜した金属膜11が除去されることから、金属膜11は
第1および第2の溝13の内側の面のみとなる。
続いて、第6図の二点amに示されているように、ダイ
シングソーによって上記第1の溝13より深く、第2の
溝4より浅く、つまりそれらの中間の深さでそれらに直
交する第3の溝15を複数本並列に形成する。すると、
PLZT基板1がマトリックス状に分割されるため、
各独立の画素8aを得ることができ、しかも各独立の画
p 8 aには第1および第2の溝13.14に形成し
た金属膜11による縦型の電極が形成される。したがっ
て、第1図および第2図に示されているように、PLZ
T基板1は縦型の電極を有する独立の画素8aを2次元
配列したものとなる。
シングソーによって上記第1の溝13より深く、第2の
溝4より浅く、つまりそれらの中間の深さでそれらに直
交する第3の溝15を複数本並列に形成する。すると、
PLZT基板1がマトリックス状に分割されるため、
各独立の画素8aを得ることができ、しかも各独立の画
p 8 aには第1および第2の溝13.14に形成し
た金属膜11による縦型の電極が形成される。したがっ
て、第1図および第2図に示されているように、PLZ
T基板1は縦型の電極を有する独立の画素8aを2次元
配列したものとなる。
このように、ダイシングソーによる切断、スパッタリン
グ法およびリフトオフ法による金属膜の成膜等の通常工
程で、独立したPLZTの画素8aを2次元に配列し、
またそれら画素8aの電極(駆動電極および共通電極)
を縦型にすることしたので、PLZT内に発生する歪を
一様にし、その破損を防止することができ、しかもそれ
ら電極間に発生する電場が光の透過方向と直角にするこ
とができるため、印加電圧を有効に利用できることにな
り、より駆動電圧の低下を図ることができる。さらに。
グ法およびリフトオフ法による金属膜の成膜等の通常工
程で、独立したPLZTの画素8aを2次元に配列し、
またそれら画素8aの電極(駆動電極および共通電極)
を縦型にすることしたので、PLZT内に発生する歪を
一様にし、その破損を防止することができ、しかもそれ
ら電極間に発生する電場が光の透過方向と直角にするこ
とができるため、印加電圧を有効に利用できることにな
り、より駆動電圧の低下を図ることができる。さらに。
各画素8aが独立形式になるため、隣接画Ji48 a
への電場の漏れがなくなり、クロストークの向上を図る
ことができる。
への電場の漏れがなくなり、クロストークの向上を図る
ことができる。
[発明の効果]
以上説明したように、この発明のPLZT光シャッタア
レーの電極形成方法によれば、PLZT基板の片面には
所定間隔でランド電極を形成しており、そのPLZT基
板に接着する透明基板にはそのランド電極と対向する位
置にバンプを形成するとともに。
レーの電極形成方法によれば、PLZT基板の片面には
所定間隔でランド電極を形成しており、そのPLZT基
板に接着する透明基板にはそのランド電極と対向する位
置にバンプを形成するとともに。
このバンブを介して上記ランド電極を外部に引き出すた
めの配線パターンを形成しており、上記PLZT基板と
透明基板とを透明な接着剤で接着固定した後、上記PL
ZT基板上から少なくとも上記ランド電極に達する深さ
の溝を形成し、かつ、その溝に導電膜を成膜し、その後
その溝に直角の溝を形成し、上記PLZT基板をマトリ
ックス状に分割して各独立画素を得、かつ、上記溝に形
成した導電膜をそれら独立画素の電極としたので、各画
素の電極が縦型になるため、その電極間に印加する駆動
電圧の低下を図ることができ、しかも隣接画素へのクロ
ストークの向上を図ることができるので、平面デイスプ
レィや光シャッタ等の表示装置としてのPLZT光シャ
ッタアレーが実現可能となるという効果がある。
めの配線パターンを形成しており、上記PLZT基板と
透明基板とを透明な接着剤で接着固定した後、上記PL
ZT基板上から少なくとも上記ランド電極に達する深さ
の溝を形成し、かつ、その溝に導電膜を成膜し、その後
その溝に直角の溝を形成し、上記PLZT基板をマトリ
ックス状に分割して各独立画素を得、かつ、上記溝に形
成した導電膜をそれら独立画素の電極としたので、各画
素の電極が縦型になるため、その電極間に印加する駆動
電圧の低下を図ることができ、しかも隣接画素へのクロ
ストークの向上を図ることができるので、平面デイスプ
レィや光シャッタ等の表示装置としてのPLZT光シャ
ッタアレーが実現可能となるという効果がある。
第1図および第2図はこの発明の一実施例を示し、 P
LZT光シャッタアレーの電極形成方法が適用される円
−ZT光シャッタアレーの概略的側断面図および正面図
、第3図乃至第6図は上記PLZT光シャッタアレーの
電極形成方法を説明するための工程図、第7図乃至第1
O図はPLZT光シャッタアレーの表面電極および溝型
電極を説明する図、第11図はPLZT光シャッタアレ
ーの縦型電極を説明する図である。 図中、■はPLZT基板、8aは画素、9は接着剤(透
明の)、IOは透明基板(ガラス板)、11は導電膜(
金属膜)、12はランド電極、13は第1の溝(駆動電
極)、14は第2の溝(共通電極)、15は第3の溝(
分割溝)。 16はバンプ。 17は配線パターン(電極 を含む)。 18は高分子膜(リフトオフ可能なレジスト膜等)であ
る。
LZT光シャッタアレーの電極形成方法が適用される円
−ZT光シャッタアレーの概略的側断面図および正面図
、第3図乃至第6図は上記PLZT光シャッタアレーの
電極形成方法を説明するための工程図、第7図乃至第1
O図はPLZT光シャッタアレーの表面電極および溝型
電極を説明する図、第11図はPLZT光シャッタアレ
ーの縦型電極を説明する図である。 図中、■はPLZT基板、8aは画素、9は接着剤(透
明の)、IOは透明基板(ガラス板)、11は導電膜(
金属膜)、12はランド電極、13は第1の溝(駆動電
極)、14は第2の溝(共通電極)、15は第3の溝(
分割溝)。 16はバンプ。 17は配線パターン(電極 を含む)。 18は高分子膜(リフトオフ可能なレジスト膜等)であ
る。
Claims (2)
- (1)PLZT基板の片面には所定間隔でランド電極を
形成しており、そのPLZT基板に接着する透明基板に
はそのランド電極と対向する位置にバンプを形成すると
ともに、該バンプを介して前記ランド電極を外部に引き
出すための配線パターンを形成しており、 前記PLZT基板と透明基板とを透明な接着剤で接着固
定した後、前記PLZT基板上から少なくとも前記ラン
ド電極に達する深さの溝を形成した後、その溝に導電膜
を成膜するとともに、その溝に直角の溝を形成し、前記
PLZT基板をマトリックス状に分割して独立画素を得
、かつ、前記溝に形成した導電膜を前記独立画素の電極
としたことを特徴とするPLZT光シャッタアレーの電
極形成方法。 - (2)PLZT基板の一方の面には所定間隔でランド電
極を形成しており、そのPLZT基板に透明な接着剤で
接着する透明基板には前記ランド電極に対向する位置に
バンプを形成するとともに、該バンプを介して前記ラン
ド電極を外部に引き出すための配線パターンを形成して
おり、 前記PLZT基板と透明な基板とを透明接着剤で接着固
定した後、該接着したPLZT基板にリフトオフ可能な
樹脂を塗布するとともに、そのリフトオフ可能な樹脂の
上から少なくとも前記ランド電極に達する深さの第1の
溝および該第1の溝より深く、かつ、平行な第2の溝を
形成し、その後前記リフトオフ可能な樹脂の塗布面およ
び第1、第2の溝の内に渡って導電膜を成膜し、その後
リフトオフ可能な樹脂を剥離し、前記第1および第2の
溝に直角で、かつ、第1の溝と第2の溝との中間の深さ
の第3の溝を形成し、 前記PLZT基板を複数の独立画素にするとともに、前
記第1および第2の溝に残った金属膜を前記独立画素の
電極としたことを特徴とするPLZT光シャッタアレー
の電極形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10461890A JP2504278B2 (ja) | 1990-04-20 | 1990-04-20 | Plzt光シャッタアレ―の電極形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10461890A JP2504278B2 (ja) | 1990-04-20 | 1990-04-20 | Plzt光シャッタアレ―の電極形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH043015A true JPH043015A (ja) | 1992-01-08 |
| JP2504278B2 JP2504278B2 (ja) | 1996-06-05 |
Family
ID=14385432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10461890A Expired - Lifetime JP2504278B2 (ja) | 1990-04-20 | 1990-04-20 | Plzt光シャッタアレ―の電極形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2504278B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009229675A (ja) * | 2008-03-21 | 2009-10-08 | V Technology Co Ltd | 光変調素子 |
| JP2009237215A (ja) * | 2008-03-27 | 2009-10-15 | V Technology Co Ltd | 光変調素子 |
-
1990
- 1990-04-20 JP JP10461890A patent/JP2504278B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009229675A (ja) * | 2008-03-21 | 2009-10-08 | V Technology Co Ltd | 光変調素子 |
| JP2009237215A (ja) * | 2008-03-27 | 2009-10-15 | V Technology Co Ltd | 光変調素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2504278B2 (ja) | 1996-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4572060B2 (ja) | 駆動集積回路パッケージ及びこれを利用したチップオンガラス液晶表示装置 | |
| JP2009098425A (ja) | 液晶表示装置及びその製造方法 | |
| JP7587565B2 (ja) | ディスプレイ装置 | |
| WO2023206627A1 (zh) | 显示面板和电子装置 | |
| KR880001644B1 (ko) | 기판 간격이 일정한 전압 응답형 평면 표시장치 | |
| KR100761477B1 (ko) | 액정패널 스크라이빙방법 및 장치와 액정패널 제조방법 | |
| JPH043015A (ja) | Plzt光シャッタアレーの電極形成方法 | |
| CN100395592C (zh) | 电光装置及其制造方法、基板分割方法和电光装置用基板 | |
| JPH043014A (ja) | Plzt光シャッタアレーの電極形成方法 | |
| KR100490553B1 (ko) | 평판형 표시장치의 제조방법 및 이 방법을 이용한 박형평판 표시장치. | |
| JP2504279B2 (ja) | Plzt光シャッタアレ―の電極形成方法 | |
| JP3633178B2 (ja) | 液晶表示装置およびその製造方法 | |
| JPH043017A (ja) | Plzt光シャッタアレーの電極形成方法 | |
| KR100685943B1 (ko) | 스메틱 액정표시소자의 제조방법 | |
| JP3921406B2 (ja) | 液晶表示装置 | |
| JPH03132717A (ja) | Plzt表示ディバイスの電極構造 | |
| JP2004317983A (ja) | 表示素子多面取り用ガラス基板体、及び表示素子多面取り用ガラス基板体の製造方法 | |
| JP2005339290A (ja) | タッチパネル及びその製造方法 | |
| JP2010002700A (ja) | 表示装置及びその製造方法 | |
| JPS623225A (ja) | 液晶装置 | |
| JPH04101424A (ja) | Tftの配線方法 | |
| JP2009186538A (ja) | 基板の製造方法 | |
| JP2776028B2 (ja) | 液晶素子の製造方法 | |
| JPH0728079A (ja) | 液晶表示装置およびその製法 | |
| JPS61144624A (ja) | 表示素子 |