JPH04301687A - 画像表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、演算処理結果を表示
する画像表示装置に関するものである。

【０００２】

【従来の技術】図３は例えば特開昭６１−７５３８６号
公報に示されたデータシフト回路を使用した従来の画像
表示装置を示す構成図である。図において、３０１は画
像表示を制御する表示制御プロセッサ、３０２は画像デ
ータを記憶するフレームバッファ、３０３は表示制御プ
ロセッサ３０１が出力する制御信号をもとにフレームバ
ッファ３０２に対してデータの書き込みと読み出しの制
御を行なうフレームバッファ制御回路Ａ、３０４はフレ
ームバッファ３０２が記憶するデータをもとに画像を表
示する表示部、３０５は画像データをＸ方向に１ピクセ
ル単位に移動するデータシフト手段としてのバレルシフ
タである。３０６は表示制御プロセッサ３０１の出力デ
ータとバレルシフタ３０５の出力データを選択してフレ
ームバッファ３０２に与えるフレームバッファ入力マル
チプレクサである。３０７はフレームバッファ３０２か
ら読み出した画像データとバレルシフタ３０５の出力デ
ータを選択するラッチ入力マルチプレクサ、３０８はバ
レルシフタ３０５に与えるデータの上位側を保持する上
位ラッチ、３０９はバレルシフタ３０５に与えるデータ
の下位側を保持する下位ラッチである。３１０は画像デ
ータのＸ方向への移動量を保持するシフト量レジスタ、
３１１はバレルシフタ３０５のシフト量を制御するシフ
ト量制御回路である。

【０００３】次に動作について説明する。表示制御プロ
セッサ３０１から表示すべき画像データをフレームバッ
ファ３０２に書き込む場合には、表示制御プロセッサ３
０１は表示すべき画像データを出力するとともに、フレ
ームバッファ３０２に対する画像データ書き込みを要求
する。このときフレームバッファ入力マルチプレクサ３
０６は表示制御プロセッサ３０１が出力する画像データ
をフレームバッファ３０２に対して出力する。フレーム
バッファ制御回路Ａ３０３はフレームバッファ３０２の
書き込みサイクルを発生して、フレームバッファ入力マ
ルチプレクサ３０６の出力をフレームバッファ３０２に
書き込み記憶させる。表示部３０４はフレームバッファ
３０２が記憶する画像データを読み出し、表示する。

【０００４】次に、以上のようにして表示された画像の
画像データを左にシフト表示する場合について、図４を
用いて説明する。図中、４０１はフレームバッファ３０
２が記憶する画像データ領域全体を示す。このうちの、
斜線の領域４０２は画像データ４０１の中で同時に書き
込みまたは読み出し可能な単位（ブロック）のひとつを
示す。以下の説明では、書き込み・読み出し単位の１ブ
ロックが例えば４ピクセルの画像データからなるとする
。このとき、図中の太線で囲まれた４０３の領域内のピ
クセルを４０４の領域に転送する場合を例に説明する。 ただし、図中、’Ａ’、’Ｂ’、’Ｃ’、’Ｄ’、’Ｅ
’、’Ｆ’、’Ｇ’、’Ｈ’、’Ｉ’、’Ｊ’、’Ｋ’
、’Ｌ’はそれぞれ、ピクセルの画像データである。

【０００５】まず、表示制御プロセッサ３０１は、転送
先の領域４０４のＸ座標値（この例では２）と転送元の
領域４０３のＸ座標値（この例では８）との差（この例
では６）を１ブロックを構成するピクセル数４で割算し
た余りである２をブロック内シフト量としてシフト量レ
ジスタ３１０にセットする。次に、表示制御プロセッサ
３０１の指示により、フレームバッファ３０２から４０
５で示される１ブロックのピクセルの画像データ’Ａ’
、’Ｂ’、’Ｃ’、’Ｄ’が読み出され、ラッチ入力マ
ルチプレクサ３０７で選択されて下位ラッチ３０９に４
０６のようにセットされる（第１ステップ）。４０６の
下位ラッチのデータは、シフト量制御回路３１１の制御
のもとバレルシフタ３０５で１ブロックに含まれるピク
セル数（この場合４）シフトされ、４０７に示すように
上位ラッチ３０８にセットされる（第２ステップ）。

【０００６】このとき、フレームバッファ制御回路Ａ３
０３の制御のもとフレームバッファ３０２から４０８に
示す１ブロックの画像データ’Ｅ’、’Ｆ’、’Ｇ’、
’Ｈ’が読み出され、４０９に示すように下位ラッチ３
０９にセットされる（ステップ３）。４０９のデータは
、シフト量レジスタ３１０に保持されているシフト量の
２だけバレルシフタ３０５によりシフトされ、４１０で
示すように上位ラッチ３０８及び下位ラッチ３０９にセ
ットされる（ステップ４）。それと同時に上位ラッチ３
０８にセットされるデータと等しいデータ’Ｃ’、’Ｄ
’、Ｅ’、’Ｆ’の内’Ｄ’、’Ｅ’、’Ｆ’が、フレ
ームバッファ入力マルチプレクサ３０６を経由してフレ
ームバッファ３０２の領域４１１に書き込まれる。した
がって、４１０で示すデータの内’Ｃ’のデータはフレ
ームバッファ制御回路Ａ３０３が書き込みを禁止する必
要がある。フレームバッファへは、ステップ４ではじめ
て書き込みが行われ、第１回目が完了する。４１０の斜
線部分がこれを説明する。

【０００７】次に、４１０の下位ラッチのデータ’Ｇ’
、’Ｈ’が、１ブロック中に含まれるピクセル数からシ
フト量レジスタ３１０が保持するシフト量を減じた数（
この場合２）だけシフトされ、４１２に示されるように
上位ラッチ３０８にセットされる（ステップ５）。 それと同時に、フレームバッファ３０２から４１３で示
される画像データ’Ｉ’、’Ｊ’、’Ｋ’、’Ｌ’が読
み出され、下位ラッチ３０９に４１４のようにセットさ
れる（ステップ６）。４１４で示されるデータは、シフ
ト量制御回路３１１の制御のもと、シフト量レジスタ３
１０が保持するシフト量２だけシフトされ、４１５で示
されるデータが上位ラッチ３０８及び下位ラッチ３０９
にセットされる（ステップ７）。それと同時に、上位ラ
ッチ３０８にセットされるデータと等しいデータ’Ｇ’
、’Ｈ’、’Ｉ’、’Ｊ’が、フレームバッファ制御回
路Ａ３０３の制御のもとでフレームバッファ３０２に４
１６のように書き込まれる。フレームバッファへ、ステ
ップ７で第２回目の書き込みが完了する。４１５の斜線
部分がこれの説明である。

【０００８】４１５の下位ラッチのデータは、１ブロッ
ク中に含まれるピクセル数（この場合４）だけシフトさ
れ、４１７のように上位ラッチ３０８にセットされる（
ステップ８）。このとき、上位ラッチ３０８にセットさ
れるデータ４１７と等しいデータの内’Ｋ’がフレーム
バッファ３０２に対して４１８のように書き込まれる。 したがって４１７に示すデータの内、’Ｌ’のデータと
領域４１９に対応するデータはフレームバッファ制御回
路Ａ３０３がフレームバッファ３０２に対して書き込み
を禁止する制御を行なう必要がある。フレームバッファ
へは、ステップ８で第３回目の書き込みが行われる。４
１７の斜線部分がこれを説明する。以上のように、８ス
テップを経て、また、３回にわけて書き込みが行われる
。書き込みの単位が１ブロック毎と制限があり、シフト
表示は、読出し・シフト・書き込みの一連動作で行われ
ることから、以上のような複雑な動作となる。

【０００９】

【発明が解決しようとする課題】従来の画像表示装置は
以上のように構成されるので、画像データを１ピクセル
単位の移動量でシフトするためには、１ブロックの画像
データを保持する上位ラッチ及び１ブロックの画像デー
タを保持する下位ラッチと、２ブロックの画像データを
シフトできるバレルシフタとが必要である。さらに１ブ
ロックを構成するピクセル数に等しい量またはシフト量
レジスタが保持するシフト量または１ブロックを構成す
るピクセルの数からシフト量を減じた量のいずれかを選
択してバレルシフタに与えてシフトさせるシフト量制御
回路も必要である。また、１ブロックに満たない余分な
端数ピクセルの書き込みを禁止する機能を有するフレー
ムバッファ制御回路といった複雑な回路が必要であり、
画像表示装置が大型かつ高価格になるという課題があっ
た。

【００１０】この発明は上記のような課題を解決するた
めになされたもので、フレームバッファに記憶される画
像データの高速なシフト表示を簡易な構成の回路で実現
する画像表示装置を得ることを目的とする。

【００１１】

【課題を解決するための手段】この発明に係わる画像表
示装置は、画像の読み書きの一単位である一ブロックの
データを記憶し、一ピクセル単位でシフトできるバレル
シフタと、シフト後のバレルシフタ上のデータをフレー
ムバッファに書き込み時に、一ピクセル毎に書き込みを
禁止または有効とする書き込み制御回路を設けた。

【００１２】

【作用】この発明における画像表示装置は、バレルシフ
タ上に読み出され、必要に応じてシフトされた画像デー
タを、書き込み制御回路により表示制御プロセッサから
の書き込み制御データをもとに、フレームバッファに有
効部分を書き込む。

【００１３】

【実施例】実施例１． 以下、この発明の一実施例を図を用いて説明する。図１
において、３０１、３０２、３０４、３０６、３１０は
従来の技術の説明と同等または対応する機能をもつもの
であるので、詳細な説明を省略する。１０１はフレーム
バッファ３０２から読み出した１ブロックの画像データ
を保持するラッチであるが、この発明によれば読み書き
単位の１ブロック長あればよい。１０２は表示制御プロ
セッサ３０１が出力する書き込み制御データをもとにフ
レームバッファ３０２に対するデータの書き込みを１ピ
クセル毎に制御する書き込み制御手段としての書き込み
制御回路である。１０３はフレームバッファ制御回路で
あるが、従来例とは異なり、１ブロック以下の端数ピク
セルのデータ書き込みを禁止する機能を省いた簡略回路
である。１０４は書き込み制御データを、書き込み制御
回路に伝えるデータバスである。１０５は１ブロックの
データを、シフト量レジスタからのシフト量指示にもと
づき循環シフトするバレルシフタである。

【００１４】次に、動作について説明する。表示制御プ
ロセッサ３０１から表示すべき画像データをフレームバ
ッファ３０２に対して書き込む動作は、従来の画像表示
装置における動作と同等であるので説明を割愛する。次
に、図１の構成により、フレームバッファ３０２に記憶
中の画像データをシフト表示する過程を図２を用いて説
明する。従来の技術による画像表示装置についての説明
と同様に、太線で囲まれた領域４０３を領域４０４に転
送する場合を例に動作を説明する。まず、表示制御プロ
セッサ３０１は、図２の転送先の画像データ領域４０４
のＸ座標値（この場合２）と転送元の画像データ領域４
０３のＸ座標値（この場合８）との差を１ブロックを構
成するピクセル数（この場合４）で割算した余り（この
場合２）をブロック内シフト量としてシフト量レジスタ
３１０にセットする。次に、表示制御プロセッサ３０１
は、バレルシフタ１０５の出力データをフレームバッフ
ァ３０２に書き込む際に必要な２つの書き込み制御デー
タを前記ブロック内シフト量から算出する。

【００１５】この場合、このブロック内シフト量の２か
ら、ブロックの右２ピクセルを書き込み有効にする書き
込み制御データ”００１１”とその’０’と’１’を入
れ換えた書き込み制御データ”１１００”となる。さら
に、領域４０３の先頭ピクセル’Ｄ’は領域４０４の’
Ｄ’に転送されることから、端数のピクセルの書き込み
を禁止する最初の書き込み制御データが”０１００”と
算出でき、同様に領域４０３の最後のピクセル’Ｋ’が
領域４０４の’Ｋ’に転送されることから、最後の書き
込み制御データが”１０００”と算出できる。書き込み
制御データの各ビットは１ブロック内の各ピクセルの書
き込みを制御するデータであり、ビット’０’に対応す
るピクセルに関してはバレルシフタ１０５がシフトした
画像データをフレームバッファ３０２に書き込むことが
禁止され、ビット’１’に対応するピクセルに関しては
バレルシフタ１０５がシフトした画像データの書き込み
が有効とされることを意味する。

【００１６】次に、図２において、表示制御プロセッサ
３０１は、フレームバッファ制御部１０３に指示するこ
とでフレームバッファ３０２から転送元４０５の画像デ
ータ’Ａ’、’Ｂ’、’Ｃ’、’Ｄ’を１ブロック読み
出してラッチ１０１にセットする（ステップ１１）。ラ
ッチ１０１にセットされた画像データは、シフト量レジ
スタ３１０が保持するシフト量だけバレルシフタ１０５
によりＸ方向にシフトされてフレームバッファ入力マル
チプレクサ３０６に入力される。このとき、バレルシフ
タ１０５でシフトされた結果１ブロックの境界を越えて
しまうピクセルの画像データは、ローテイトされて、越
えた境界とは反対側の境界から順次に詰め込まれ２０４
の状態となる（ステップ１２）。同時に表示制御プロセ
ッサ３０１はフレームバッファ制御回路１０３に対して
バレルシフタ１０５がシフトした画像データをフレーム
バッファ３０２に書き込むよう指示する。また、書き込
み制御データの内、”０１００”をデータバスに出力す
る。

【００１７】これにより、フレームバッファ制御回路１
０３はフレームバッファ３０２の書き込みサイクルを発
生し、同時に書き込み制御回路１０２はデータバス１０
４経由で送られる書き込み制御データ２０２のビット’
０’に対応するピクセルのデータ’Ｃ’、’Ａ’、’Ｂ
’の書き込みを禁止し、ビット’１’に対応するデータ
’Ｄ’を２０５に示すようにフレームバッファ３０２に
書き込むという書き込み制御を行なう。図２の２０４の
斜線部分がこの説明になる。次に、表示制御プロセッサ
３０１の指示で４０８で示すブロックのデータがフレー
ムバッファ３０２から読み出され、２０６に示すように
データ’Ｅ’、’Ｆ’、’Ｇ’、’Ｈ’がラッチ１０１
にセットされる（ステップ１３）。

【００１８】次に、表示制御プロセッサ３０１が、予め
算出しておいた書き込み制御データ２０７をデータバス
１０４に出力するとともに、フレームバッファ３０２の
２０３で示すブロックに対する画像データの書き込みを
指示する。これにより、フレームバッファ制御回路１０
３はフレームバッファ３０２の書き込みサイクルを発生
し、同時に書き込み制御回路１０２はバレルシフタ１０
５で２だけシフトされたデータ２０８の内書き込み制御
データ２０７のビット’１’に対応する’Ｅ’、’Ｆ’
だけを２０９のようにフレームバッファ３０２に書き込
むという書き込み制御を行なう（ステップ１４）。

【００１９】さらに、表示制御プロセッサ３０１は書き
込み制御データ２０９をデータバス１０４に出力すると
ともにフレームバッファ３０２のブロック２１０に対す
る画像データ書き込みを指示する。これにより、バレル
シフタ出力２０８の内書き込み制御データ２０９のビッ
ト’１’に対応する’Ｇ’、’Ｈ’が２０８の下段の斜
線のようにフレームバッファ３０２に書き込まれる（ス
テップ１５）。こうして２１１のフレームの前半が表示
される。同様にして、ブロック４１３がフレームバッフ
ァ３０２から読み出され２１２のようにラッチ１０１に
セットされる（ステップ１６）。

【００２０】そして、書き込み制御データ２１３ととも
にブロック２１０に対する書き込みが行なわれ、バレル
シフタ１０５のシフト結果２１４の内書き込み制御デー
タ２１３で書き込みが有効とされている’Ｉ’、’Ｊ’
が２１５のようにフレームバッファ３０２に書き込まれ
る（ステップ１７）。最後に、書き込み制御データ２１
４とともにブロック２１６に対する書き込みが行なわれ
、バレルシフタ１０５のシフト結果２１４の内書き込み
制御データ２１４で書き込みが有効とされている’Ｋ’
のみが２１７のようにフレームバッファ３０２に書き込
まれる（ステップ１８）。以上のようにして、画像デー
タ４０３が４０４に転送される。図４の従来例の動作と
くらべると、フレームバッファに書き込む回数自体は３
回から５回に増加しているが、読み出し回数は同一であ
る。そして、書き込み時は、この読み込みデータをもと
にシフトして２回利用するだけであり、新たに読み込み
動作はさせていないし、シフト量レジスタ３１０の値を
毎回セットしなおす必要もない。

【００２１】実施例２． なお、上記実施例ではラッチ１０１は１ブロックの画像
データを保持する容量しかもたないが、複数ブロックの
容量をもたせることにより、フレームバッファ３０２を
構成するランダムアクセスメモリにおけるページモード
などの複数ブロックを連続してアクセスするメモリサイ
クルを発生させてもよい。

【００２２】実施例３． また、１ピクセル毎にフレームバッファへのデータ書き
込みを禁止するピクセルマスクデータを保持するピクセ
ルマスクレジスタを設け、表示制御プロセッサがピクセ
ルマスクレジスタに予めセットしておいたピクセルマス
クデータと、表示制御プロセッサが書き込みサイクル毎
に与える書き込み制御データとを重ねあわせた結果を用
いて１ピクセル毎の書き込み制御を行なう機能を書き込
み制御回路にもたせることも可能である。

【００２３】実施例４． また、１ピクセル毎にフレームバッファへのデータ書き
込みを禁止するピクセルマスクデータを画像データの全
ピクセルについて記憶するピクセルマスクメモリを設け
、表示制御プロセッサがピクセルマスクメモリに予め記
憶させておいたピクセルマスクデータと、表示制御プロ
セッサが書き込みサイクル毎に与える書き込み制御デー
タとを重ねあわせた結果を用いて１ピクセル毎の書き込
み制御を行なう機能を書き込み制御回路にもたせること
も可能である。

【００２４】

【発明の効果】以上のようにこの発明によれば、画像の
読み書きの一単位である一ブロックのデータを記憶し、
一ピクセル単位でシフトできるバレルシフタと、シフト
後のバレルシフタ上のデータをフレームバッファに書き
込み時に、一ピクセル毎に書き込みを禁止または有効と
する書き込み制御回路を設けたので、表示制御プロセッ
サがソフトウエアで容易に算出できる書き込み制御デー
タにより、大規模なハードウエアなしにフレームバッフ
ァへの書き込み制御ができる。

【図面の簡単な説明】

【図１】この発明の一実施例による画像表示装置の構成
を示すブロック図である。

【図２】この発明の一実施例による画像表示装置におけ
る画像データ転送の説明図である。

【図３】従来の画像表示装置の構成を示すブロック図で
ある。

【図４】従来の画像表示装置における画像データ転送の
説明図である。

【符号の説明】

１０２　　書き込み制御手段としての書き込み制御回路
１０３　　フレームバッファ制御回路 １０４　　データバス １０５　　一ブロックのバレルシフタ ３０１　　表示制御プロセッサ ３０２　　フレームバッファ

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　演算処理結果を表示する画像表示装置
   において、フレームバッファに書き込みまたは読み出す
   単位である一ブロックのデータを記憶し、表示単位の一
   ピクセル単位で循環シフトできるバレルシフタと、上記
   シフトしたバレルシフタ上の画像データを上記フレーム
   バッファに書き込み時に、一ピクセル毎に書き込みを禁
   止または有効として制御する書き込み制御回路を備えた
   ことを特徴とする画像表示装置。