JPS62105273A - ビツトマツプメモリ制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

（発明の技術分野） 本発明はビットマツプメモリ制御装置に関する。 〔発明の技術的背景とその問題点〕 近年のワークステーションはグラフィック表示すること
ができるディスプレイ装置やレーザビームプリンタ等を
有し、任意の大きさや傾きの文字や図形を表示すること
ができ、良好なマンマシンインタフェースを実現してい
る。かかるワークステーションではグラフィック表示の
ために文字や図形をビット単位で記憶づ−ることができ
るビットマップメモリを有している。 ディスプレイ装置の表示画面上における絵の移動は、ビ
ットマツプメモリ上である矩形のエリアを定め、その内
容を別の矩形エリアに移動させることによりおこなわれ
、この原理を用いてスクロールやパン動作が実現される
。 良好なマンマシンインタフェースを実現するには、この
矩形エリヤの内容の移動を高速に実行しなければならな
い。近年のワークステーションはぞのｊ′イスプレイ装
）冗が大型化Ｍる傾向にあり、移動さｔ！るデータ吊が
多く　’；Ｋ　Ｏているので、」１１位時間の移動う＝
−夕聞す多くしへければならず、このためデータ移動速
度の高速化が必要ととされる。 ｆ−タの移動速度を上げるには、装置の動作周波数を上
げるか、一度に移動するデータ拾を多く１ノでやればよ
い。動作周波数を−Ｌげることは高速のメモリ素子及び
論理素子を使えばよいが素子の高速化には限界がある。 したがってデータけを多くするためには装置のデータバ
ス幅を人さ−くしなければならない。 第６図（ａ）は従来の１６ビツト幅のビットマツプメモ
リ制御装置のブロック図である。この装置のデータバス
幅は１６ビツトであり、−回の動作で１６ビツ１−のデ
ータを移動することができる。 このビットマツプメモリ制御装置は、１６ビツ１−幅′
Ｃ構成されたピッｌ−・ンツブメｔす１、−１　、　１
、−２を有する。ビットマツプメモリ１−１には奇数番
地のマツプデータが記憶され、ピッ（−マツプメモリ１
−２には偶数番地のマツプデータが記憶されている。こ
のビットマツプメモリｉ−ｉ、１−２の読出し出力はレ
ジスタ２により保持される。 セレクタ３は図示されない制御回路の制御により、ビッ
トマップメ王り１−１と１−２の出力の１６ビツトをセ
レクトし、セレクタ４はビットマツプメモリ１−１．１
−２の出力と、図示されない外部装置（たとえば文字バ
タン発生装置）の出力から一方をセレクトする。バレル
シフタ５は図示されない制御１１回路のｆｔ１ｌｌ　Ｉ
ｌｌにより、移動先であるデステイネーシ」ンのドツト
アドレス値に応じて入力データをローデートする。この
バレルシフタ５の出力はレジスタ６により保持される。 ＡＬＬＪ７は３系統の人力データを対応するビット毎に
論理演算する。セレクタ８（、ＬΔＬＵ７の１６ビツ１
〜データ出力と、デスティネーションのデータとしてビ
ットマツプメモリ１−１から読み出されてレジスタ２に
保持された１６ビツトデータ出力とから、１６ビツｉ〜
のデータをセレクトし、セレクタっけＡＩ　Ｕ７の１６
ビツトのデータ出力と、デス１ィネーションのデータと
しでビットマツプメモリ１−２から読み出されてレジス
タ２に保持された１６ビツトのデータ出力とから、１（
３ピツ１〜のデータをセレク１−する。１６ごツ１への
マスクレジスタ１０はバス１０９からのデータを所定の
マスクによりマスクして出力する。バレルジッタ１１は
図示されないｉｉ＋Ｉ御回路のυ１部によっ−（、ｆス
ｊ゛イネ−シコンのドラ１ヘアドレス値に応じて入力デ
ータをローチー１−する。 次に第６図（ｂ）へ・（ｈ）を用いて動作を説明する。 今マスクレジスタ１０は仝て１が廿ツ１−されでいると
する。ソースとしてのピッ１−マップメ七り１−１．１
−２のＮ番地の４ピッＩ−目から１６ビツトをデスディ
ネーシづンとしての同じじツトマップメモリ１〜１．１
−２のＭ番地の６ビツｉ−目からの１６ビツｌ−ｔこ移
動する場合の動作を説明り−る。第６図（ｂ）にはビッ
トマップメ七り１−１゜１−２からは出力ライン１０１
−１．１０１−２に出力された内容が示され（゛いる。 レジスタ２には図示されないタイミング信号によって第
６図（ｂ）の値がセットされる。次にセレクタ３により
、図示されないセレク１〜信号により、レジスタ２に格
納された値から１６ビツトがｔ７レク１〜されてライン
１０３に出力される。このセレクタ３によるセレクト方
法はソースがＮ番地の４ビツト・目から１６ビツトとい
う指定であるからＮ番地に対しては１へ・３ピッｌ−目
はマスク信号、４〜１６ビツ１−目に対してはアンマス
ク信号を、Ｎ＋１番地に対しては逆に１〜３ピツ１〜目
はアンマスク信号、４〜１６ビツ１−目に対してはマス
ク信号を発生させる様にして、Ｎ番地およびＮ　＋　１
番地のダークと夫々へＮ　ｔ）をとったあと、対応する
ピッｌ−１置のデータ線のＯＲをとることにより第６図
（Ｃ）に示す出力が得られる。ライン１０３Ｆのデータ
はセレクタ４によってセレクトされライン１０４を介し
てバレルシフタ５に入力される。バレルシフタ５にはデ
スティネーシ」ンの先頭のビット位ｉ＆とソースの先頭
のピッ１−位置との差がｔコーアートはどして与えられ
る。ここでは第６図（Ｃ）に示すデータは第６図（ｄ）
の様に２ビットローデー１−されてライン１０５に出ツ
ノされる。ライン１０５に出力されたデータは図示され
ないタイミング信号にＪ、ってレジスタ６にしツ１−さ
れ、ラーイン１０Ｇを介しでΔ１−Ｕ７に人力される。 −・万一ンスクレジスタ１０の内容はｊ°スｉイネーシ
」ンの指定されたピッ１−位置に応じ（バレルジッタ１
１により６ビツ１−１１−デー１〜されＵＡＬＵ７にラ
イン１１１を介しＣ入力される。 次にデスアイネーシコンとしてごツ１−マップメ七り１
−１．１−２のＭ番地とＭ１１番地の内容が読み出され
、ソースの１ｇ合と同様第（５図（ｃ）に示すようにレ
ジスタ２にセラｌ−され保持される。 この様にしてセラ１へされたデータはセレクタ３によっ
て、ソースの場合と同様に制御され第６図（「）示す様
に１６ビツ１−に１．？１ツク１−されてライン１０３
に出力され、△Ｌ　ＬＪ　７に入力される。 Ａ　Ｌ　Ｕ　７ではライン１１１，１０６，１０３．、
）の入力データのビット毎の演ｉがおこなわれてライン
１０７に出力される。今、例えば八Ｌ　１．Ｊ　７によ
り、リプレース（ＲＥＰＬ八ＣＥへＤＩＡＬ）ライン１
０６による入力がライン１０７に出力される場合を考え
ると、ライン１０７の値は第６図（ｇ）に示す様になる
。 ライン１０７は夫々セレクタ８と９に供給される。また
これらセレクタ８と９にはデスティネーシニ］ンとして
読み出されたデータを保持しているレジスタ２の出力１
０２−１．１０２−２が入力されている。セレクタ８と
９では、デスディネーシ〕ンのピッ１−位置に対応した
信号によって人々１６ビツ１へのデータが合成されて第
６図（ｈ）に示すようにライン１０１３−１．１０８−
２に出力される。この合成されたデータはピッ１−ンツ
ブメ［す１−１．１−２に書き込まれる。以上の様にし
てビットマツプメモリ１−１．１−２のＮ番地のベビッ
ト口から１６ビツトのデータが同じビットマツプメモリ
１−１．１−２のＭ番地の６ごラミー目以降に移動さね
たことになる。 次にこのピッ［〜マツプメモリ制御装買のバス幅を１６
ビツトから３２ピツ［−に２（８にしたビットマップメ
モリｆｌ、ＩＪυ＋１　Ｈ首を第７図（ａ）に示ケ。第
６図（ａ）と同一番号の構成要素はバス幅が２　（８に
なっていることを除いて同−同面をイｉする要素である
。ただしバス１０９は１６ビツ１へ幅である。 マスクレジスタ１０−１にはマスク機能ととｂにバス１
０９から２回に分けＣ出力された１６ビツ１−のＹ−タ
を３２ビツトに合成する機能が追加されている。又合成
回路１２は同じく１６ビツトのバス１０９から２回に分
けて出力されたデータを３２ビツトに合成しＣライン１
１２に出力１ろ。 次に第７図（ｂ）〜（１））を用いて０１作を説明する
。このビットマップメ［り制御３１１　Ｋ置の動作は基
本的に第１図と同様である１、今マスクレジスタ１０〜
１は全て１がじツ１−されでいると忙１−る。ソースと
してのピッ１へマップメＬす１−１．１−２のＮｖＲ地
の４ビツト目から；３２ピツ１へをデスディネーシニ１
ンとしての同じピッ１〜マ・ソブメしり１−１．１−２
のＭ番地の６ビツト目からの３２ビツトに移動する場合
の動作を説明する１、第７図（１））にはピッ１〜マツ
プメｔす１１．１２からは出力ライン１０１−１．１０
１−２に出力された内容が示されている。１ノジスタ２
Ｃ１二は図示されないタイミング信８によつ−Ｃ第７図
（１））の値がセラｌ−される。次にセレクタ３により
、図／ｂされイにいセレクト信号により、レジスタ２に
格納された値から１６ビツ１〜がセレクトされηライン
１０３に出力される。このセレクタ３による方法はソー
スがＮ番地の４ビツト目から３２ビツトという指定であ
るからＮＭ地に対しては１〜３ビツト［］１はマスク信
８．４．−１６ビツｌ−［＋に対してはノフンマスク信
号をＮ　＋　１番地に対しでは７ンマスク信８を、Ｎ　
＋　２番地に対しでは逆に１へ・３ピツ１へ１１はアン
マスク信号、４へ・１６ビツト目に対してはマスク信号
をＮ→３番地に対してはンスク信号を発生させる様にし
−Ｕ、Ｎ番地乃至Ｎ＋３番地のγ−タと夫々ＡＮＤをと
ったあと、対応するビット位置のデータ線のＯＲをとる
ことにより第７図（Ｇ　）に承り出力が１！７られる。 ライン１０３上のデータはけシフタ４にＪ、つてセレク
トされライン１０４を介してバレルシフタ５に入力され
る。バレルシフタ５にはデスｊイネーシ」ンの先頭のピ
ッ１−位置とソースの先ｌＩｎのピッｌ−＊冒どの差が
１１−デーニー耐どし、　Ｔ　ｑえらねる。第７図（Ｃ
）に示Ｊデータは第７図（ｄ）の様に２ピッ１−１−チ
ーｉ−され１２−ライン１０５に出力される。ライン１
０Ｆ〕に出力されたｊ゛−夕は図示されない夕、イミン
グ信号によってレジスタ６１．：セツト・され、ライン
１０６を介し一ζ△ｌ−ｔＪ　７に入力される。−Ｉｉ
マスクレジスタ１０の内容

【、１デスディネーシ−イン
の指定されたビット位買に応じてバレルシフタ１１によ
り６ビツ１−ローテート（されてＡ　Ｉ−Ｕ　７にうイ
ン１１１べ介しＣ入力される。 次にデスティネージ・１ンどしてピッ１−マツプメモリ
１−１．１　２のＭ番地からＭ（−３番地の内容が読み
出され、ソースの場合ど同様第７図（０）に承りように
レジスタ２にセラ１−され保持されろ。 この様にしてセラ１−されたデータはセレクタ３によっ
て、ソースの場合と同様に制ｉ１１されて第７図（ｆ）
に示ず様に３２ピッ１−にＩごレフ１−されてライン１
０３に出力され、Ａ　１．−　Ｕ　７に入カンきれる。 Ａ　Ｌ　ｔＪ　７ではライン１１１．１０６．１０３上
の人力データのビット毎の演σがおこなわれ゛Ｃライン
１０７に出力される。今、例えばＡＩＵ７によりリプレ
ース（ＲＥＰＬＡＣＥ　）　ｉ！ＩＩＩちライン１０６
による入力がライン１０７に出力される場合を考えると
、ライン１０７の（１０は第７図（ｑ）に示す様にイ蒙
る。 ライン１０７は夫々セレクタ８と９に供給される。また
これらセレクタ８と９にはデステイネーシヨンとして読
み出されたデータを保持している１ノジスタ２の出力１
０２−１，１０２〜２が入力されている。セレクタ８と
９では、デスディネーシ」ンのピッ１〜位首に対１．ト
シた信号に」、って人々３２ピツ１〜のデータが合成さ
れＣ第７図（［））に示Ｊようにライン１０８−１．１
０８−．２に出力される。この合成されたデータはビッ
トマップメ七り１−１．１−２に占さ込まれる。以上の
様にしてビットマップメモリ１−１．１−２のＮｆｆ１
地の４ピッｌ−ｌ」か６３２ビツトのデータが同じピッ
１−マツプメモリ１−１．１　２のＭ番地の６ビツト［
１以降に移動されたことになる。 このようにバス幅を２倍に１れば移動速、度が２倍に上
るが、マスクレジスタ、バレルシフタ、ＡＬＵ等の構成
要素を全て２イ８のデータバス幅にしなければならない
という問題■工（があった。このようなビットマツプメ
モリ制御装置をＬＳＩ化をする場合にはバス幅に対応し
た別々のものを作らなければなら−ｆ、又データバス幅
が大きくなるとそれに応じて累了数、入出力ビン数等が
多くなりすぎ、ＬＳＩ化が困難であった。 （発明のｌ］的） 本発明は上記事情を考虞してｔ３されたものＰ　＋ｉη
成要素のデータバス幅を大きく４ること・１（＜データ
吊を１１９人させ高速動作が可能ぐあり、１−８１化に
適したビットマツプメモリ制御２１１装置を提供づ−る
ことを目的と′ｉＪ−る。 〔発明の概要〕 上記目的を達成するために本発明は ピッ；・マツプメモリの第１のド・ソ］−アドレスを先
頭とする所定ドラ１へ故のソースデータを、前記ビット
マップメ［りの第２のドラ）へアドレスを先頭とするデ
スティネーシ」ン領域に内込むピッ１−マツプメモリ制
御Ｉ装置において、 前記ビットマツプメモリから、前記ソースデータの前半
部分を含む番地のデータを、この番地に応じてセレクト
して第１のセレクトデータを発生する第１のセレク１へ
手段と、 前記ビットマツプメモリから、前記ソースデータの後半
部分を含む番地のデータを、この番地に応じてセレク１
へして第２のセレクトデータを発生する第２のセレクト
手段と、 １１ｈ記第１のドツトアドレスに基づいて前記第１のセ
レクトデータから前記ソースデータの前半部分を抽出す
る第１の抽出手段と、 前記第１のドツトアドレスに基づいて前記第２のセレク
トデータから前記ソースデータの後半部分を抽出する第
２の抽出手段と、 前記第１の抽出手段により抽出された前半ソースデータ
の前半部分を、前記第１のドツトアドレスＪ−）よび前
記第２のドラｌ−７ドレスに応じてドツト循環させて第
１の循環データを発生する第１の循環１段と、 前記第２の抽出１段により抽出された前記ソースデータ
のＩＪ２　″Ｉ’部分を、前記第１のドラ１−フ′ドレ
スＪ３よび前記第２のドラ１−フドレスに応じＣドツト
循環させて第２の循環データを発生する第２の循環手段
と、 前記第１の循環データと前記第２の循環データを前記デ
スティネーシ」ン領域を含む番地のデータと合成りる合
成手段と を備えたことを特徴とする。 〔発明の実施例〕 第１図に本発明の一実施例によるピッ］−マツプメモリ
制御装置を示Ｊ−１ このピッ１〜マツプメｔり制御！１１菰１ｒ７は１６ビ
ツ１−幅で構成されたピッｌ−マツプメモーリ１−１・
〜１４を石りる。ピッ１〜マツプメＬす１−１．１−２
゜１−３．１−４ｆ４二【よ、それぞ１′也連彰ｔした
１番地、！＋−１番地、１４−２番地、１＋３番地のマ
ツプ−７′−夕が記憶されている。セレクタ２１−１．
２１−２はビットマツプメモリ１−１〜・１−４からの
６４ビツトの読出しデータから第２図（ｂ）へ−（ｅ）
に承り様に読出しの先頭番地の値によって４通りのやり
型で３２ビツトをセレクトし、ライン１０２−１１．１
０２−１２，１０２−２１゜１０２−２２に出力する。 レジスタ２−１．２−２はこのデータを保持する。 したがっＣ先頭番地がＮの場合は、ライン１０２−１３
にＮ番地の内容が出力され、ライン１０２−２３にＮ（
−１番地の内容が出力され、ライン１０２　、、、１４
にＮ　４−１番地の内容が出力され、ライン１０２−２
４にＮ　＋　２番地の内容が出力される。先頭番地がＮ
＋１の場合（ま、ライン１０２−１３にＮ　＋　２番地
の内容が出力され、ライン１０２−２３にＮ　−＋−１
番地の内容が出力−きれ、ライン１０２−１４にＮ　＋
３３番地内容が出力され、ライン１０２−２４にＮ　４
−２　ｍ地の内容が出力される。先頭番地がＮ＋２の１
８合は、ライン１０２−１３にＮ　＋　２番地の内容が
出力され、ラインゴ０２−２３にＮ（−３番地の内容が
出力され、ライン１０２１４にＮ（−３番地の内容が出
力され、ライン１０２−２４にＮ番地の内容が出力され
る。 先頭番地がＮ　−＋−３の場合【よ、ライン１０２−１
３にＮ番地の内容が出力され、°ツイン１０２−２３に
Ｎ＋３番地の内容が出力され、ライン１０２−１４にＮ
＋１番地の内容が出力され、ライン１０２−２４にＮ番
地の内容が出力されろ。 セレクタ３．−１．３−２は夫々ライン１０２−１３と
１０２−２３及びライン・１０２１／ｌど１０２、−２
　／１から１６ビツ１−の−、’　−′Ｊ／１−合成す
る。 セレクタ／１１はビットマッ−ゾメ七り１１へ１−４の
出ノフど図示さｎζρい７４部の’Ａ　Ｕ：（（Ｌ二ど
え１、［文字バタン発イ１装置）の出ツノからいＩれか
・プＪ４セレク１−する。 バレルジーツタ５−１．５−２は、図】Ｉ５されイｉい
制御回路の制６＋１によりデスｉ−インーシ１ンのドラ
［−アト１ノス（１「１に応じで入力ｊ′−タをローデ
ー；へする。このバレルシフタ５１．５）　２の出力（
よレジスタ６−１　、６−、、、２に保）、７される２
、△ＬＵ７は３系統の入力データを一対応・ＪろＬ′ツ
Ｉ＝ｆｉｊに論理１ｌｉＪＯする。１（′Ｊじツ１−の
マスクレジスタ！　（１）　−１。 １０−２　ｉまバス１０９からの７’−夕を戸月定のマ
スクによりマスクしＣ出力する。バレルシフタ１１−１
．１１−２は図示されない制御回路の制御によってｆス
テイネ−シコンのドラ１〜アドレス値に応じて人力デー
タをＤ　−７−−１〜する。 合成回路２０はΔｉ、、−Ｕ　７−１゜７−２の出力を
デスティネーションの読出し先頭番地の値に応じて合成
して３２ピッ１−のデータを作り、更にこの３２ビツト
のｆ〜夕を＼）シベて６４ごツ１−とし、ｊ゛スｊイネ
−シコンのデータとしτビット７ツブメ［りから読み出
ｌ、た６４１でツＩ〜のｊ′−タから６４ビットのデー
タを合成し、ピッ１−マップメ」ニリに出力する。 なお、第１図には図示されていないが、じツｈマツプメ
モリ１−１−１、−４からデータを一所定のタイミング
で読み出し表示器に供給−ｉｊればビットマツプメモリ
により文字、図彫が表示゛（゛きる表示”Ａ　’Ｊｅｔ
が実現でき、このデータをレーザビームプリンタに供給
すれば、ベー・ジプリンタが実現て°さ゛る。 次に第２図から第５図を用いて動作を説明する。 ピッ１−マッゾメｔす＋　、、−１＝　１−４の出ツノ
〔よライン１０１−１−へ−１０１、−４に出力さ４１
．るが’５１　Ｊム出（〕先頭番地がいくつかによ−）
−（第２　図（１１）　）−・・（ｅ　）に示（ｊよう
にセレ々り２１−１．２１２によりセレクトされ−Ｃ１
ノジスタ２−１．２−ユ？を介してライン１０２−１３
．１０２−２３゜１０２−１４．１０２−２４に出すさ
れる２、読出し先頭番地がＮの場合についで第１３図を
用い−（、ｌｔＪ明し、読出し先頭番地がＮ十゛１の場
合（、二′丁）いＵ　Ｘｌｆ！４図を用い（説明する、
。 第３図（ａ　）　ｌ；ｈはＮ番地の′１２じツｉ　ｉｌ
かｔ′）３２ビットの−ｆ−タがＭ番１ｔ！Ｉの４じツ
１−目１６叉Ｆ　Ｉ；：移ＩＪＪする場合の様子を示し
ていイ１ｏｔｌ／クタ′、＞８１．２−２に【よ第：３
図（ｂ）に示−４様に、第２［ｖ）（ｔ））従−）て夫
々３２ビツトのゲー・夕がｔ・・ソトされる１、この７
′−タは第３図（Ｃ）の様にし１．ノ′２り３−１．３
−２により１０ピツ］・・にｌ−τレフトされる。更に
デスティネーションどソースのビ・ソト（）”、！四の
差に応じ−Ｃバレルジッタ！−３１ｒ　ｙ、”ｌ　−２
ｋｌより第３図（（ｊ　）　ｋ二示す様に［１−・ｔ−
１・、されｄ）１．このデータはレジスタ６　１．６−
２を介してＡ　Ｌ　Ｕ　１０７−１　、　１０７−２に
入力される。今１；ｎ甲のためマスクレジスタ１０−１
．１−２には全て１が廿ツ１−され一ンスクオフの場合
を考える。 マスクデータもマスクレジスタ１０−１．１０−２、バ
レルシフタ１１−１．１１−２を介してΔＬＵ７−１．
７−２に供給される。今ＡＬＵ７−１，７−のモードが
リゾレース（ＲＥＰＬ八ＣＥへ）とづれぼ第３図（ｅ）
に示す様にライン１０７−１゜１０７−２には第３図（
ｃｊ）と同じものが出力される。 合成回路２０では第５３図（ｆ）に示す様にライン１０
７−１．１０７−２上のデータを複写し、ＩＦ５の３２
ピッ１−幅のデータが作られる。この複写は第５図（ａ
　）に示す様に制御されＪ３こなわれる。 次に第５図（ｂ）に示′ｒｊ様に１＋４．２ｉ３の合成
が、１３こなわれる。この合成はデスラーイネーション
アドレスの九〇ｒ＋　（ぽ（により制御される。第３３
図（ｆ）にこの合成の様Ｔ−を示す。史に合成されたデ
ータの複Ｖ）゛がＪ３こ４ρわれ、６４ピツ（−のデー
タが作成される。デスディネーシ−」ンど（・τ読み出
されたピッ１−マップメｔす１−１・へ・１−４の出力
は合成回路２０に供給されており、合成回路２０ではそ
のアドレスに対応してソース側ｔ？Ｌツク１−、デステ
ィネーシーｊン側セレク１−の信号が作られる。 第３図（ｇ）は読み出されたデータと、ソース側セレク
ト、デスティネーシ」ン側セレクｉ−〜示１１図である
。第３図（ｆ）で作られたｊ″−りと第３図（ｇ）に示
すデータの合成が、１３こなわれ、第３図（ｈ）に示す
データがピッ１−マツプメｔす１１・〜１−４に供給さ
れ、書き込まｔする。以−１−の様にして第３図（５１
）に示ｉ１ピッｉパＪノツー１メ（−リ１−１〜１−４
におけるｆ−タの移動がなされる。 次に読出し先頭番１１！ｉがＮ）−１の揚台について説
明Ｊる。 第４図（ａ）にはＮ＋１番地の１２ピツ［−１１から３
２ビツトのγ−タがＭ＋１番地の４ビ・ソト［」以下に
移動される様子を示しである５、セ１．ノクタ２−１．
２−２には第３３図（ｂ）に示す一様トー第２　Ｌ’Ｊ
（Ｃ）に従って大々３２ピッ１−のｆ−夕が１ごツトさ
れる。このデータは第３図（ｌの様にセレクタ３−１．
３−２により１６ビツ１−にレレク１−される。さらに
デステイネーシヨンとソースのビット位首の差に応じて
バレルジッタ５−１　、５−２により第３図（ｄ）に示
（様に［」−アー１−される。 このデータはレジスタ６−１．６〜を介しく一ΔＬＬＪ
１０７−１，１０７−２に入力される。今マスクレジス
タ１０−１．１（’）−２には第３図と同様全て１がセ
ットされマスフォラの場合を考える。又ＡＬＵ　７−１
　、　７−２（７）’Ｅ−トモｆａｆ様’Ｊ’７レース
とする。従つＣ第４図（ｅ）に示−！１様にライン１０
７−１，１０７−２には第４図（（」）と同ししのが出
力される。合成回路２０では第４図（ｆ）示で様にライ
ン１０７−１，１０７−士のデータを複写しイ８の３２
ビット幅のデータが作られる。この複写は第５図（ａ）
に示１様にイ１す陣されＪ３こなわれる。次に第５図（
ｂ）に示ＩＬ様に１＋、、４．２＋３の合成がおこなわ
れる。この合成はデステイネーシ」ンノ′ドレスの先頭
伯にＪ：り制御される。第４図（ｆ）にこの合成の様子
を承り。 史（、−合成５き４’Ｌ　ｒ、：データの複″７Ｊ′／
へに　Ｌ、、、−’、デ↑′）れ、（３４ピッ１−のｊ
′−夕が作成されイ）　、　７−′スフーイアーシー１
ンどして（１にみ出されたげツ１へマップメ■：す１１
−１−４の出力は合成回路２０に供給、＼れ（Ｌｉ２条
）、合成回路２０　ｒ　Ｌ、ｔそのｉ′ド１ノス１゛対
ｊ１（〉じ′Ｃ−ソース側トレク１゛・、デスス−ずオ
ー２」ン側しレフ１−の信号が作られる３、第４図（（
１）ｉ、を読み出さ１）、た１′−タと、ソース側ｔコ
レクト、ｆスｊ−インーシ巳１ン側しＬツク［−を承り
図である。第４図（１）Ｃ作らＨＩごデータど第４図（
（コ）に不Ｆｌ−ｔ’−・りの合成が・１ｊＪイρわれ
第４Ｅ’１５＜ト１）ｌ、：示す−Ｉ′−９がビ・・・
トマ・Ｉプヌトリ１−１＝１−４に供給され、古。Ａ′
込まイする。以ｌ−６の様に１，７　’（、、第４図（
２１）は示１ｊビ・・ノド−、ノツプメモリ１１・・・
ｉ　−、ｉに、ｊ３けるデー′ノの移動がｔ′、：され
る。 ト記実施例では第３図（Ｑ　）　、　　（１１）　’、
”＜　ｆ、を第・−１図１）（ｈ）の合成ＭＪ、りじツ
ト−ンツブメ（−りは完全に古さ込みの８］ンｌ　［−
１−、、ｌｌｙがなさ４１４Ｉ：い、リードフ戸イドラ
イト型の５のＣ・あ−）たび、これば限定さｈるわので
はない４、 〔発明の効果〕 以上の通り本発明によれば動作周波数をあげずにデータ
の移動速度をあげることができ、昌速の記憶素子、論理
素子を使わないですみ経演的に実現でさる。また、バス
幅を大きくせず基本バス幅のユニットを並列につないで
動作させるしのであるため、ＬＳＩ化に適している。

【図面の簡単な説明】

第１図ｆ、１本発明の一実施例によるピッ１−マツブメ
しり制御装置のブＬ】ツク図、第２図乃至第５図は同ピ
ッ１−マツプメ七り制ｔａｌｌ装置の動作を説明するた
めの図、第６図は従来のピッ１−マツダメしり制御装？
１を示す図、第７図は従来の他のどツ１〜マツプメモリ
制御装置を示１図である。 １１．１−２．１、−３．１−／Ｉ・・・ピッ１へノツ
プメモリ、２−１．２−２・・・レジスタ、３−１゜３
−２・・・ピシフタ、４−１．４−２・・・セレクタ、
５　１．５−２・・・バレルシフタ、６−１．６−２・
・・１ノジスタ、７−１．７−２・・・ＡＬＵ、１０〜
１゜１０−２・・・マスクレジスタ、１１−１．１１−
２・・・バレルシック、２０・・・８成回路５゜出願人
代理人　　佐　　藤　　−・　　雄范２図 宅す図 毛３区

Claims (1)

1. 【特許請求の範囲】 ビットマップメモリの第１のドットアドレスを先頭とす
   る所定ドット数のソースデータを、前記ビットマップメ
   モリの第２のドットアドレスを先頭とするデスティネー
   ション領域に書込むビットマップメモリ制御装置におい
   て、 前記ビットマップメモリから前記ソースデータの前半部
   分を含む番地のデータを、この番地に応じてセレクトし
   て第１のセレクトデータを発生する第１のセレクト手段
   と、 前記ビットマップメモリから、前記ソースデータの後半
   部分を含む番地のデータを、この番地に応じてセレクト
   して第２のセレクトデータを発生する第２のセレクト手
   段と、 前記第１のドットアドレスに基づいて前記第１のセレク
   トデータから前記ソースデータの前半部分を抽出する第
   １の抽出手段と、 前記第１のドットアドレスに基づいて前記第２のセレク
   トデータから前記ソースデータの後半部分を抽出する第
   ２の抽出手段と、 前記第１の抽出手段により抽出された前半ソースデータ
   の前半部分を、前記第１のドットアドレスおよび前記第
   ２のドットアドレスに応じてドット循環させて第１の循
   環データを発生する第１の循環手段と、 前記第２の抽出手段により抽出された前記ソースデータ
   の後半部分を、前記第１のドットアドレスおよび前記第
   ２のドットアドレスに応じてドット循環させて第２の循
   環データを発生する第２の循環手段と、 前記第１の循環データと前記第２の循環データを前記デ
   スティネーション領域を含む番地のデータと合成する合
   成手段と を備えたことを特徴とするビットマップメモリ制御装置
   。