JPH0430176B2 - - Google Patents
Info
- Publication number
- JPH0430176B2 JPH0430176B2 JP58025025A JP2502583A JPH0430176B2 JP H0430176 B2 JPH0430176 B2 JP H0430176B2 JP 58025025 A JP58025025 A JP 58025025A JP 2502583 A JP2502583 A JP 2502583A JP H0430176 B2 JPH0430176 B2 JP H0430176B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- polycrystalline silicon
- silicon layer
- oxygen
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Non-Volatile Memory (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、多結晶シリコンを酸化して２層の
電極間の層間絶縁層とする半導体装置の製造方法
の改良に関するものである。
電極間の層間絶縁層とする半導体装置の製造方法
の改良に関するものである。
以下、二層ゲート電極構造半導体装置の製造方
法を例に取つて説明する。
法を例に取つて説明する。
第１図は従来の方法で製造された二層ゲート電
極構造半導体装置の主要部の断面図である。第１
図において、１は半導体基体、２は半導体基体１
の表面部に形成された隣りあう素子間の絶縁を行
うために形成されたフイールド酸化膜、３はフイ
ールド酸化膜２上から第１ゲート酸化膜（フイー
ルド酸化膜２に紙面に垂直方向に連らなつている
が図示されていない。）上にわたつて所定のパタ
ーンに形成された第１の多結晶シリコン層の後述
の第２ゲート酸化膜が熱酸化により形成されたと
きに酸化されなかつた残存部分からなる第１層ゲ
ート電極、４は第１の多結晶シリコン層を酸化す
ることによつて形成された第２ゲート酸化膜、５
は第２ゲート酸化膜４上に形成された第２の多結
晶シリコン層からなる第２ゲート電極である。
極構造半導体装置の主要部の断面図である。第１
図において、１は半導体基体、２は半導体基体１
の表面部に形成された隣りあう素子間の絶縁を行
うために形成されたフイールド酸化膜、３はフイ
ールド酸化膜２上から第１ゲート酸化膜（フイー
ルド酸化膜２に紙面に垂直方向に連らなつている
が図示されていない。）上にわたつて所定のパタ
ーンに形成された第１の多結晶シリコン層の後述
の第２ゲート酸化膜が熱酸化により形成されたと
きに酸化されなかつた残存部分からなる第１層ゲ
ート電極、４は第１の多結晶シリコン層を酸化す
ることによつて形成された第２ゲート酸化膜、５
は第２ゲート酸化膜４上に形成された第２の多結
晶シリコン層からなる第２ゲート電極である。
上記の二層ゲート電極構造半導体装置の製造に
おいては、フイールド酸化膜２上および第１ゲー
ト酸化膜上にわたつて気相成長法によつて第１の
多結晶シリコン層を生成させる。次の第１の多結
晶シリコン層にリンを拡散させて比抵抗を下げ
る。次に第１の多結晶シリコン層の表面側を熱酸
化することにより第２ゲート酸化膜４を形成す
る。このとき、第１の多結晶シリコン層の残存部
分が第１層ゲート電極３となる。さらに、この第
２ゲート酸化膜４上に第２の多結晶シリコン層か
らなる第２層ゲート電極５を形成することによつ
て製造工程の主要部が完了する。
おいては、フイールド酸化膜２上および第１ゲー
ト酸化膜上にわたつて気相成長法によつて第１の
多結晶シリコン層を生成させる。次の第１の多結
晶シリコン層にリンを拡散させて比抵抗を下げ
る。次に第１の多結晶シリコン層の表面側を熱酸
化することにより第２ゲート酸化膜４を形成す
る。このとき、第１の多結晶シリコン層の残存部
分が第１層ゲート電極３となる。さらに、この第
２ゲート酸化膜４上に第２の多結晶シリコン層か
らなる第２層ゲート電極５を形成することによつ
て製造工程の主要部が完了する。
第２ゲート酸化膜４はリンを拡散させた第１の
多結晶シリコン層の表面側を熱酸化させて形成す
るが、熱酸化方法の違いに伴つて、第２ゲート酸
化膜４の下にある第１の多結晶シリコン層の残存
部分である第１層ゲート電極３の表面形状が非常
に異なつた状態になり、第１層ゲート電極３と第
２層ゲート電極５との耐圧も影響を受ける。
多結晶シリコン層の表面側を熱酸化させて形成す
るが、熱酸化方法の違いに伴つて、第２ゲート酸
化膜４の下にある第１の多結晶シリコン層の残存
部分である第１層ゲート電極３の表面形状が非常
に異なつた状態になり、第１層ゲート電極３と第
２層ゲート電極５との耐圧も影響を受ける。
すなわち、従来の第２ゲート酸化膜４は、第１
の多結晶シリコン層の熱酸化によつて形成されて
いたが、第１の多結晶シリコン層はリン拡散を行
うので熱酸化した場合、第２ゲート酸化膜４の下
の第１層ゲート電極３は、リンと熱とによる影響
で多結晶シリコンの再結晶が起こり、表面に凹凸
が生じ、電界集中が起こつて第１層ゲート電極３
と第２層ゲート電極５との間の耐圧が低下する。
の多結晶シリコン層の熱酸化によつて形成されて
いたが、第１の多結晶シリコン層はリン拡散を行
うので熱酸化した場合、第２ゲート酸化膜４の下
の第１層ゲート電極３は、リンと熱とによる影響
で多結晶シリコンの再結晶が起こり、表面に凹凸
が生じ、電界集中が起こつて第１層ゲート電極３
と第２層ゲート電極５との間の耐圧が低下する。
この発明は、従来のものの前述の欠点を除去す
る目的でなされたもので、二層電極構造の半導体
装置の製造に際して、半導体基体上に絶縁膜を介
してまたは介さずに形成した下敷電極層上に形成
した酸素ドープ多結晶シリコン層の上面側を酸化
させて層間絶縁層とすると共に酸素ドープ多結晶
シリコン層の酸化されずに残存した部分と下敷電
極層との複合層を第１層目電極とすることによつ
て第１層目電極の上面部の凹凸を無くし、第１層
目電極と第２層目電極との間の耐圧を向上させる
半導体装置の製造方法を提供するものである。
る目的でなされたもので、二層電極構造の半導体
装置の製造に際して、半導体基体上に絶縁膜を介
してまたは介さずに形成した下敷電極層上に形成
した酸素ドープ多結晶シリコン層の上面側を酸化
させて層間絶縁層とすると共に酸素ドープ多結晶
シリコン層の酸化されずに残存した部分と下敷電
極層との複合層を第１層目電極とすることによつ
て第１層目電極の上面部の凹凸を無くし、第１層
目電極と第２層目電極との間の耐圧を向上させる
半導体装置の製造方法を提供するものである。
以下、この発明を二層ゲート電極構造半導体装
置の製造に適用した実施例に基づいて、この発明
を説明する。
置の製造に適用した実施例に基づいて、この発明
を説明する。
第２図は実施例の方法で製造された二層ゲート
電極構造半導体装置の主要部の断面図である。第
２図において、第１図と同一符号は第１図にて示
したものと同様のものを表わている。３ａはフイ
ールド酸化膜２上から第１ゲート酸化膜（図示せ
ず）上にわたつて形成され第１層ゲート電極の一
部を構成するリンドーブ多結晶シリコン層、３ｂ
はリンドーブ多結晶シリコン層３ａ上に形成され
た酸素ドープ多結晶シリコン層の後述の第２ゲー
ト酸化膜が熱酸化により形成されたときに酸化さ
れなかつた残存部分である。リンドープ多結晶シ
リコン層３ａと酸素ドープ多結晶シリコン層の残
存部分３ｂとが第１層ゲート電極３を構成する。
４ａは酸素ドープ多結晶シリコン層の上面側の酸
化によつて形成された第２ゲート酸化膜である。
電極構造半導体装置の主要部の断面図である。第
２図において、第１図と同一符号は第１図にて示
したものと同様のものを表わている。３ａはフイ
ールド酸化膜２上から第１ゲート酸化膜（図示せ
ず）上にわたつて形成され第１層ゲート電極の一
部を構成するリンドーブ多結晶シリコン層、３ｂ
はリンドーブ多結晶シリコン層３ａ上に形成され
た酸素ドープ多結晶シリコン層の後述の第２ゲー
ト酸化膜が熱酸化により形成されたときに酸化さ
れなかつた残存部分である。リンドープ多結晶シ
リコン層３ａと酸素ドープ多結晶シリコン層の残
存部分３ｂとが第１層ゲート電極３を構成する。
４ａは酸素ドープ多結晶シリコン層の上面側の酸
化によつて形成された第２ゲート酸化膜である。
次に、実施例の方法について説明する。
第１層ゲート電極の一部となるリンドープ多結
晶シリコンは減圧法によつて気相成長で生成さ
せ、リンを拡散することによつて比抵抗を下げ
る。次に、酸素ドープ多結晶シリコン層を温度
630℃、シランガス（SiH4）、亜酸化窒素ガス
（N2O）、ヘリウムガス（He）の条件のもとで減
圧気相成長法により膜厚が1000Åのものを生成さ
せる。この時の酸素濃度は30原子百分率である。
晶シリコンは減圧法によつて気相成長で生成さ
せ、リンを拡散することによつて比抵抗を下げ
る。次に、酸素ドープ多結晶シリコン層を温度
630℃、シランガス（SiH4）、亜酸化窒素ガス
（N2O）、ヘリウムガス（He）の条件のもとで減
圧気相成長法により膜厚が1000Åのものを生成さ
せる。この時の酸素濃度は30原子百分率である。
この酸素ドープ多結晶シリコンを1000Åのうち
の上面側700Åを熱酸化することにより第２ゲー
ト酸化膜４ａを形成する。第２ゲート酸化膜４ａ
を酸素ドープ多結晶シリコンで形成した場合、第
２ゲート酸化膜４ａの下にある酸化されずに残存
している酸素ドープ多結晶シリコン中にはトラツ
プが多く存在し、それによりリンが入りこまない
ので、熱による多結晶シリコンの再結晶がほとん
ど起こらない。この効果により、第１層ゲート電
極３の表面には凹凸がなくなり、電界集中が少な
くなるので、第１層ゲート電極３と第２層ゲート
電極５との間の耐圧が上がつた。
の上面側700Åを熱酸化することにより第２ゲー
ト酸化膜４ａを形成する。第２ゲート酸化膜４ａ
を酸素ドープ多結晶シリコンで形成した場合、第
２ゲート酸化膜４ａの下にある酸化されずに残存
している酸素ドープ多結晶シリコン中にはトラツ
プが多く存在し、それによりリンが入りこまない
ので、熱による多結晶シリコンの再結晶がほとん
ど起こらない。この効果により、第１層ゲート電
極３の表面には凹凸がなくなり、電界集中が少な
くなるので、第１層ゲート電極３と第２層ゲート
電極５との間の耐圧が上がつた。
上記の説明においては、リンが添加されていな
い多結晶シリコン層にリンを拡散させてリンドー
プ多結晶シリコン層とする場合について説明した
が、拡散の代りにリンをイオン注入してもよく、
また、リンの雰囲気中で多結晶シリコン層を生成
させてリンドープ多結晶シリコン層としてもよ
い。
い多結晶シリコン層にリンを拡散させてリンドー
プ多結晶シリコン層とする場合について説明した
が、拡散の代りにリンをイオン注入してもよく、
また、リンの雰囲気中で多結晶シリコン層を生成
させてリンドープ多結晶シリコン層としてもよ
い。
また、上記の実施例では、この発明を二層ゲー
ト構造半導体装置の製造に適用した場合について
述べたが、この発明は、その他に多結晶シリコン
層を酸化させて層間絶縁層とする半導体装置の製
造に広く適用することができるものである。
ト構造半導体装置の製造に適用した場合について
述べたが、この発明は、その他に多結晶シリコン
層を酸化させて層間絶縁層とする半導体装置の製
造に広く適用することができるものである。
さらに、上記の実施例では、第１層目電極が酸
素ドープ多結晶シリコン層の下にリンドープ多結
晶シリコン層が介在する場合について述べたが、
酸素ドープ多結晶の下に他の電極層、例えば、モ
リブデンシリサイド層が介在する場合にも、この
発明を適用することができる。
素ドープ多結晶シリコン層の下にリンドープ多結
晶シリコン層が介在する場合について述べたが、
酸素ドープ多結晶の下に他の電極層、例えば、モ
リブデンシリサイド層が介在する場合にも、この
発明を適用することができる。
この発明の半導体装置の製造方法においては、
第１層目電極の上面側を構成する酸素ドープ多結
晶シリコン層の上面部に凹凸が生じないので、第
１層目電極と第２層目電極との間の耐圧が向上す
る。
第１層目電極の上面側を構成する酸素ドープ多結
晶シリコン層の上面部に凹凸が生じないので、第
１層目電極と第２層目電極との間の耐圧が向上す
る。
第１図は従来の方法で製造された二層ゲート電
極構造半導体装置の主要部の断面図、第２図はこ
の発明の一実施例の方法で製造された二層ゲート
電極構造半導体装置の主要部の断面図である。 図において、１は半導体基体、２はフイールド
酸化膜（絶縁膜）、３は第１層ゲート電極（第１
層目電極）、３ａはリンドープ多結晶シリコン層
（下敷電極層）、３ｂは酸素ドープ多結晶シリコン
層の酸化されなかつた残存部分、４，４ａは第２
ゲート酸化膜（層間絶縁層）、５は第２層ゲート
電極（第２層目電極）である。なお、図中同一符
号はそれぞれ同一または相当部分を示す。
極構造半導体装置の主要部の断面図、第２図はこ
の発明の一実施例の方法で製造された二層ゲート
電極構造半導体装置の主要部の断面図である。 図において、１は半導体基体、２はフイールド
酸化膜（絶縁膜）、３は第１層ゲート電極（第１
層目電極）、３ａはリンドープ多結晶シリコン層
（下敷電極層）、３ｂは酸素ドープ多結晶シリコン
層の酸化されなかつた残存部分、４，４ａは第２
ゲート酸化膜（層間絶縁層）、５は第２層ゲート
電極（第２層目電極）である。なお、図中同一符
号はそれぞれ同一または相当部分を示す。
Claims (1)
- 【特許請求の範囲】 １ 半導体基体上に絶縁膜を介してまたは介さず
に下敷電極層を形成する工程、上記下敷電極層上
に酸素ドープ多結晶シリコン層を形成する工程、
上記酸素ドープ多結晶シリコン層の上面側を酸化
させて層間絶縁層とすると共に上記酸素ドープ多
結晶シリコン層の酸化されずに残存した部分と上
記下敷電極層とによつて第１層目電極を構成する
工程、および上記層間絶縁層上に第２層目電極を
形成する工程を備えたことを特徴とする半導体装
置の製造方法。 ２ 酸素ドープ多結晶シリコン層の酸素濃度が１
原子百分率以上であることを特徴とする特許請求
の範囲第１項記載の半導体装置の製造方法。 ３ 下敷電極層が拡散またはイオン注入によつて
リンが添加された多結晶シリコン層であることを
特徴とする特許請求の範囲第１項または第２項記
載の半導体装置の製造方法。 ４ 下敷電極層がリンを含有した雰囲気中で形成
されたリンが添付された多結晶シリコン層である
ことを特徴とする特許請求の範囲第１項または第
２項記載の半導体装置の製造方法。 ５ 下敷電極層がモリブデンシリサイドであるこ
とを特徴とする特許請求の範囲第１項または第２
項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58025025A JPS59149061A (ja) | 1983-02-15 | 1983-02-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58025025A JPS59149061A (ja) | 1983-02-15 | 1983-02-15 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59149061A JPS59149061A (ja) | 1984-08-25 |
| JPH0430176B2 true JPH0430176B2 (ja) | 1992-05-21 |
Family
ID=12154366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58025025A Granted JPS59149061A (ja) | 1983-02-15 | 1983-02-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59149061A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0785493B2 (ja) * | 1985-06-29 | 1995-09-13 | ソニー株式会社 | 半導体装置 |
-
1983
- 1983-02-15 JP JP58025025A patent/JPS59149061A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59149061A (ja) | 1984-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5442223A (en) | Semiconductor device with stress relief | |
| JP2679639B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0465548B2 (ja) | ||
| JPS61214555A (ja) | 半導体装置 | |
| JPS61134055A (ja) | 半導体装置の製造方法 | |
| US4460417A (en) | Method of manufacturing insulating film and electric device utilizing the same | |
| US5237196A (en) | Semiconductor device and method for manufacturing the same | |
| JP3290776B2 (ja) | 絶縁ゲート型電界効果トランジスタ | |
| JPS6262544A (ja) | 半導体装置の製造方法 | |
| EP0287031A2 (en) | High breakdown voltage insulating film provided between polysilicon layers | |
| JPS6286838A (ja) | 集積回路の製造方法 | |
| JPH0430176B2 (ja) | ||
| JP2603088B2 (ja) | 半導体装置 | |
| JPH0528501B2 (ja) | ||
| JPH0376033B2 (ja) | ||
| JP2945023B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2950620B2 (ja) | 半導体装置 | |
| JPS6196748A (ja) | 誘電体分離基板及びその製造方法 | |
| JPH0754827B2 (ja) | 半導体装置の製造方法 | |
| JPS6018935A (ja) | 半導体装置の製造方法 | |
| JPS58130555A (ja) | 半導体装置 | |
| JPS6115372A (ja) | 半導体装置およびその製造方法 | |
| JPS6252949B2 (ja) | ||
| JPS5895868A (ja) | 半導体装置の製造方法 | |
| JPS61174742A (ja) | 半導体装置の製造方法 |