JPS6018935A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6018935A JPS6018935A JP12670383A JP12670383A JPS6018935A JP S6018935 A JPS6018935 A JP S6018935A JP 12670383 A JP12670383 A JP 12670383A JP 12670383 A JP12670383 A JP 12670383A JP S6018935 A JPS6018935 A JP S6018935A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- silicon oxide
- layer polysilicon
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 78
- 230000003647 oxidation Effects 0.000 claims abstract description 22
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 14
- 230000001590 oxidative effect Effects 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 10
- 239000012535 impurity Substances 0.000 claims abstract description 6
- 229920005591 polysilicon Polymers 0.000 claims description 70
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 39
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 39
- 239000000463 material Substances 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 5
- 239000011574 phosphorus Substances 0.000 abstract description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 4
- 230000005684 electric field Effects 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 51
- 238000009413 insulation Methods 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 150000003017 phosphorus Chemical class 0.000 description 1
- 229920002635 polyurethane Polymers 0.000 description 1
- 239000004814 polyurethane Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の鵬する技術分野〕
本発明は、半導体装置の製造方法に関し、特に二層ポリ
シリコン構造を有する半導体装置の製造方法に関する。
シリコン構造を有する半導体装置の製造方法に関する。
一般に、ポリシリコンを熱酸化したときに得られるシリ
コン酸化膜は、単結晶シリコン酸化し次ときに得られる
シリコン酸化膜と比較して、絶縁性が悪く、これを改善
するには、高温酸化が効果があるということは、公知で
ある。
コン酸化膜は、単結晶シリコン酸化し次ときに得られる
シリコン酸化膜と比較して、絶縁性が悪く、これを改善
するには、高温酸化が効果があるということは、公知で
ある。
しかし、第１層ポリシリコンに段差部分を持つ場合には
、この部分で電界集中が生じ、絶縁性の量素子等のよう
に薄いシリコン酸化膜が必要なときに段差部分で絶縁性
が低下するという欠点がある。
、この部分で電界集中が生じ、絶縁性の量素子等のよう
に薄いシリコン酸化膜が必要なときに段差部分で絶縁性
が低下するという欠点がある。
本発明の目的は、上記欠点を除去し、第１層ポリシリコ
ン膜の段差部分での電界集中を緩和し、絶縁性の高い第
１層ポリシリコン−第２層ポリクリヨン間酸化膜を持っ
た二層ポリシリコン構造の半導体装置の製造方法を提供
することにある。
ン膜の段差部分での電界集中を緩和し、絶縁性の高い第
１層ポリシリコン−第２層ポリクリヨン間酸化膜を持っ
た二層ポリシリコン構造の半導体装置の製造方法を提供
することにある。
〔発明の構成〕
本発明の第１の発明の半導体装置の製造方法は、表面に
絶縁膜を有する半導体基体の上部表面に第１層ポリシリ
コン膜を成長する工程と、該第１層ポリシリコン膜を所
望の形状にバターニングする工程と、前記バターニング
された第１層ポリシリコン膜表面に高温酸化雰囲気中で
シリコン酸化膜を形成する工程と、該シリコン酸化膜を
除去する工程と、前記シリコン酸化膜を除去した第１層
ポリシリコン膜表面に高温酸化雰囲気中で再度クリコン
酸化膜を形成する工程と、前記シリコン酸化膜に扱われ
た全表面に第２層ポリシリコン膜を成長する工程とを含
んで構成される。
絶縁膜を有する半導体基体の上部表面に第１層ポリシリ
コン膜を成長する工程と、該第１層ポリシリコン膜を所
望の形状にバターニングする工程と、前記バターニング
された第１層ポリシリコン膜表面に高温酸化雰囲気中で
シリコン酸化膜を形成する工程と、該シリコン酸化膜を
除去する工程と、前記シリコン酸化膜を除去した第１層
ポリシリコン膜表面に高温酸化雰囲気中で再度クリコン
酸化膜を形成する工程と、前記シリコン酸化膜に扱われ
た全表面に第２層ポリシリコン膜を成長する工程とを含
んで構成される。
本発明の第２の発明の半導体装置の製造方法は表面に絶
縁膜を有する半導体基体２・の上部表面に第１層ポリシ
リコン膜を成長する工程と、該第１層ポリシリコン膜上
に耐酸化性材料膜を成長する工程と、該耐酸化性材料膜
と前記第１層ポリシリコン膜を順次所望する形状にパタ
ーニングする工程と、前記耐酸化性材料膜をマスクとし
高温酸化雰囲気中で酸化し前記第１層ポリシリコン膜側
面にシリコン酸化膜を成長する工程と、該７リコン酸化
膜をエツチング除去する工程と、前記耐酸化性材料膜を
エツチング除去する工程と、前記シリコン酸化膜及び耐
酸化性材料膜を除去した第１層ポリシリコン膜表面に高
温酸化雰囲気中でシリコン酸化膜を形成する工程と、前
記シリコン酸化膜に覆われた全表面に第２層ポリシリコ
ン膜を成長する工程とを含んで構成される。
縁膜を有する半導体基体２・の上部表面に第１層ポリシ
リコン膜を成長する工程と、該第１層ポリシリコン膜上
に耐酸化性材料膜を成長する工程と、該耐酸化性材料膜
と前記第１層ポリシリコン膜を順次所望する形状にパタ
ーニングする工程と、前記耐酸化性材料膜をマスクとし
高温酸化雰囲気中で酸化し前記第１層ポリシリコン膜側
面にシリコン酸化膜を成長する工程と、該７リコン酸化
膜をエツチング除去する工程と、前記耐酸化性材料膜を
エツチング除去する工程と、前記シリコン酸化膜及び耐
酸化性材料膜を除去した第１層ポリシリコン膜表面に高
温酸化雰囲気中でシリコン酸化膜を形成する工程と、前
記シリコン酸化膜に覆われた全表面に第２層ポリシリコ
ン膜を成長する工程とを含んで構成される。
次に、本発明の実施例について、図面を参照して詳細に
説明する。
説明する。
第１図（ａ）〜（ｄ）は、本発明の第１の発明の詳細な
説明のための工程順に示した断面図である。
説明のための工程順に示した断面図である。
先ず、第１図（ａ）に示すように、半導体基体Ｊ上にク
リコン酸化膜２を５００尤の厚さに成長させる。次にシ
リコン酸化膜２上に第１層ポリシリコン膜３をＣＶＤ法
により２０００＾の厚さに成長させ、次いで通常の気相
からの熱拡散法より、Ｎ型不純物であるリンを第１層ポ
リシリコン膜３に拡散する。このリンの導入はイオン注
入法によっ°Ｃもよい。
リコン酸化膜２を５００尤の厚さに成長させる。次にシ
リコン酸化膜２上に第１層ポリシリコン膜３をＣＶＤ法
により２０００＾の厚さに成長させ、次いで通常の気相
からの熱拡散法より、Ｎ型不純物であるリンを第１層ポ
リシリコン膜３に拡散する。このリンの導入はイオン注
入法によっ°Ｃもよい。
次に、第１図（ｂ）に示すように、第１層ポリシリコン
膜３を通常のレジストをマスクとしたプラズマエツチン
グにより所望の形状にパターニングし第１層ポリシリコ
ン膜３′を形成後、該第１層ポリシリコン膜３′を１１
００℃の高温酸素雰囲気中で熱酸化し、厚さ約８０ＯＡ
のシリコン酸化膜４を形成する。
膜３を通常のレジストをマスクとしたプラズマエツチン
グにより所望の形状にパターニングし第１層ポリシリコ
ン膜３′を形成後、該第１層ポリシリコン膜３′を１１
００℃の高温酸素雰囲気中で熱酸化し、厚さ約８０ＯＡ
のシリコン酸化膜４を形成する。
次に、第１図（Ｃ）に示すように、シリコン酸化膜４を
バッフアートフッ酸によりエツチング除去したのち、再
度１１００℃の高温乾燥雰囲気中で熱酸化を行って、最
終的な第１ポリシリコン膜−第２ポリシリコン膜間のシ
リコン酸化膜５を４０ＯＡの厚さに成長させる。
バッフアートフッ酸によりエツチング除去したのち、再
度１１００℃の高温乾燥雰囲気中で熱酸化を行って、最
終的な第１ポリシリコン膜−第２ポリシリコン膜間のシ
リコン酸化膜５を４０ＯＡの厚さに成長させる。
しかるときは、第１層ポリシリコン膜３′は最初の酸化
膜形成並びにその後のエツチング除去により段差が少く
なっているので第１図（Ｃ）のように角部は丸味を帯び
、その上に形成されたシリコン酸化膜５は均一な厚さに
形成されている。
膜形成並びにその後のエツチング除去により段差が少く
なっているので第１図（Ｃ）のように角部は丸味を帯び
、その上に形成されたシリコン酸化膜５は均一な厚さに
形成されている。
次に、第１図（ｄ）に示すように、シリコン酸化膜５の
上にＣＶＤ法により第２層ポリシリコン膜６を５００Ｏ
Ａの厚さに成長させると二層ポリシリコン構造の容量素
子が形成できる。
上にＣＶＤ法により第２層ポリシリコン膜６を５００Ｏ
Ａの厚さに成長させると二層ポリシリコン構造の容量素
子が形成できる。
以上により形成された二層ポリシリコン構造の半導体装
置、例えば容量素子は本発明のプロセスにより角部は丸
味を帯びて形成されているのでその上に形成された第１
層、第２層ポリシリコン間の絶縁膜は角部のないなめら
かな、しかも膜厚が均一に形成されているので絶縁性が
向上しリーク電流は小さくなる。また、第１層ポリシリ
コン膜３′にはＮ型不純物が拡散されているので、この
部分の抵抗が少くなり、容量素子の特性が大幅に向上す
る。
置、例えば容量素子は本発明のプロセスにより角部は丸
味を帯びて形成されているのでその上に形成された第１
層、第２層ポリシリコン間の絶縁膜は角部のないなめら
かな、しかも膜厚が均一に形成されているので絶縁性が
向上しリーク電流は小さくなる。また、第１層ポリシリ
コン膜３′にはＮ型不純物が拡散されているので、この
部分の抵抗が少くなり、容量素子の特性が大幅に向上す
る。
第２図（ａ）〜（ｅ）は本発明の第２の発明の詳細な説
明のだめの工程順に示した断面図である。
明のだめの工程順に示した断面図である。
先ず、第２図（ａ）に示すように、シリコン基体１上に
シリコン酸化膜２を５０ＯＡの厚さに成長させる。次い
でシリコン酸化膜２上に、第１層ポリシリコン膜３をＣ
Ｖ’Ｄ法により２０００＾の厚さに成長させ、通常気相
からの熱拡散法によって、Ｎ型不純物であるリンを拡散
する。なお本工程でポリシリコン膜成長方法はＣＶＤ法
以外の方法によってもよい。またリンの導入はイオン注
入法によってもよい。次に全面にＣＶＤ法によりシリコ
ン窒化膜７を４００にの厚さ成長させる。
シリコン酸化膜２を５０ＯＡの厚さに成長させる。次い
でシリコン酸化膜２上に、第１層ポリシリコン膜３をＣ
Ｖ’Ｄ法により２０００＾の厚さに成長させ、通常気相
からの熱拡散法によって、Ｎ型不純物であるリンを拡散
する。なお本工程でポリシリコン膜成長方法はＣＶＤ法
以外の方法によってもよい。またリンの導入はイオン注
入法によってもよい。次に全面にＣＶＤ法によりシリコ
ン窒化膜７を４００にの厚さ成長させる。
次に、第２・図（ｂ）に示すように、シリコン窒化膜７
と第１層ポリシリコン膜３を通常のレジストをマスクと
したプラズマエツチングにより、順次所望の形状にパタ
ーニングし第１層ポリシリコン膜３′およびシリコン窒
化膜７′を形成する。
と第１層ポリシリコン膜３を通常のレジストをマスクと
したプラズマエツチングにより、順次所望の形状にパタ
ーニングし第１層ポリシリコン膜３′およびシリコン窒
化膜７′を形成する。
次に、第２図（ｃ）に示すようＫ、シリコン窒化膜７′
をマスクとして第１層ポリシリコン膜３′の側面に、１
１００℃高温乾燥酸素雰囲気中で酸化し、シリコン酸化
膜８を形成する。このとき第１ｍのポリシリコン膜３′
の角部は酸化により丸味を帯びる。
をマスクとして第１層ポリシリコン膜３′の側面に、１
１００℃高温乾燥酸素雰囲気中で酸化し、シリコン酸化
膜８を形成する。このとき第１ｍのポリシリコン膜３′
の角部は酸化により丸味を帯びる。
次に、第２図（ｄ）に示すように、第１層ポリシリコン
膜３′の側面に成長したシリコン酸化膜８をバッフアー
トフッ酸によりエツチング除去し、次いで耐酸化性マス
クとしたシリコン窒化膜７′を熱リン酸によって、順次
エツチング除去する。次いで、絽出された第１層ポリシ
リコン膜３′の表面を１１００℃の高温乾燥酸素雰囲気
中で熱酸化を行い、シリコン酸化膜５を４０ＯＡの厚さ
に成長させる。
膜３′の側面に成長したシリコン酸化膜８をバッフアー
トフッ酸によりエツチング除去し、次いで耐酸化性マス
クとしたシリコン窒化膜７′を熱リン酸によって、順次
エツチング除去する。次いで、絽出された第１層ポリシ
リコン膜３′の表面を１１００℃の高温乾燥酸素雰囲気
中で熱酸化を行い、シリコン酸化膜５を４０ＯＡの厚さ
に成長させる。
次に、第２図（ｅ）に示すように、シリコン酸化膜５上
にＣＶＤ法により第２層ポリシリコン膜６を５００ＯＡ
成長させると二層ポリシリコン’ｔｌＪ造の容量素子が
形成できる。
にＣＶＤ法により第２層ポリシリコン膜６を５００ＯＡ
成長させると二層ポリシリコン’ｔｌＪ造の容量素子が
形成できる。
本発明の第２の発明による上記実施例では、前記実施例
と同じ効果を発揮すると共に一回目の高温酸化及びエツ
チング工程において、第１層ポリシリコン膜３′表面は
、耐酸化制料膜であるシリコン膜表面状態の悪化は起こ
らず、従来例と同様な第１層ポリシリコン膜の表面状態
を保っている。
と同じ効果を発揮すると共に一回目の高温酸化及びエツ
チング工程において、第１層ポリシリコン膜３′表面は
、耐酸化制料膜であるシリコン膜表面状態の悪化は起こ
らず、従来例と同様な第１層ポリシリコン膜の表面状態
を保っている。
このため第１層ポリシリコン膜段差のエッヂ鈍化による
絶縁性良化の効果が、第１層ポリシリコン膜表面状態の
悪化により低減されることがないので、第１層ポリシリ
コン膜段差のない平坦な構造の場合と同等の絶縁性を示
す。また本実施例においても第１層ポリシリコン膜にＮ
型不純物が添加されているので完成された容量素子の特
性を大幅に改善することができる。
絶縁性良化の効果が、第１層ポリシリコン膜表面状態の
悪化により低減されることがないので、第１層ポリシリ
コン膜段差のない平坦な構造の場合と同等の絶縁性を示
す。また本実施例においても第１層ポリシリコン膜にＮ
型不純物が添加されているので完成された容量素子の特
性を大幅に改善することができる。
第３図は、第１層ポリシリコン膜に段差のない二層ポリ
シリコン構造の容量素子の断面図で比較のため引用した
。
シリコン構造の容量素子の断面図で比較のため引用した
。
第４図は上記した本発明の第１発明及び第２発明及び平
坦構造及び従来例の容量素子のリーク電流−電圧特性図
を示す。
坦構造及び従来例の容量素子のリーク電流−電圧特性図
を示す。
図より、明らかなように、本発明の第１発明の実施例は
従来例に比べ高い絶縁性を示すが、本発明の第２発明の
実施例では第１発明の実施例より更に高い絶縁性を示し
Ｃいる。そして第３図に示すような平坦構造の容量素子
と同等のＩ−Ｖ特性となっていることが明らかである。
従来例に比べ高い絶縁性を示すが、本発明の第２発明の
実施例では第１発明の実施例より更に高い絶縁性を示し
Ｃいる。そして第３図に示すような平坦構造の容量素子
と同等のＩ−Ｖ特性となっていることが明らかである。
以上説明したとおり、本発明によれば第１層ポリシリコ
ン膜の段差部分のエッチを鈍化し、その部分での電界集
中を緩和し、リークを抑制し、絶練性の高い第１層ポリ
シリコン膜−第２層ポリシリコン膜間の酸化膜を持った
二層ポリシリコン構造の半導体装置が得られる。
ン膜の段差部分のエッチを鈍化し、その部分での電界集
中を緩和し、リークを抑制し、絶練性の高い第１層ポリ
シリコン膜−第２層ポリシリコン膜間の酸化膜を持った
二層ポリシリコン構造の半導体装置が得られる。
第１図（ａ）〜（ｄ）は本発明の第１の発明の詳細な説
明のための工程順に示した断面図、第２図（ａ）〜（ｅ
）は本発明の第２の発明の詳細な説明のための工程順に
示した断面図、第３図は第１層ポリシリコン膜に段差の
ない二層ポリシリコン構造の容量素子の断面図、第４図
は本発明の第１の発明及び第２の発明の一実施例並びに
従来例及び平坦構造の容量素子のリーク電流−電圧の特
性図である。 １°゛°°°°シリコン半導体基体、２・−・・・・シ
リコン酸化膜、３・・・・・・第１層ポリシリコン膜、
４・・・・・・シリコン酸化膜、５・・・・・・第１層
−第２層ポリシリコン膜間絶縁膜、６゛゛・°゛第第２
ポポリシリコン膜７・・。 ・・・マスク窒化膜、８・・・・・・シリコン酸化膜。 ３ ９ ８３区 第４図
明のための工程順に示した断面図、第２図（ａ）〜（ｅ
）は本発明の第２の発明の詳細な説明のための工程順に
示した断面図、第３図は第１層ポリシリコン膜に段差の
ない二層ポリシリコン構造の容量素子の断面図、第４図
は本発明の第１の発明及び第２の発明の一実施例並びに
従来例及び平坦構造の容量素子のリーク電流−電圧の特
性図である。 １°゛°°°°シリコン半導体基体、２・−・・・・シ
リコン酸化膜、３・・・・・・第１層ポリシリコン膜、
４・・・・・・シリコン酸化膜、５・・・・・・第１層
−第２層ポリシリコン膜間絶縁膜、６゛゛・°゛第第２
ポポリシリコン膜７・・。 ・・・マスク窒化膜、８・・・・・・シリコン酸化膜。 ３ ９ ８３区 第４図
Claims (3)
- （１） 表面に絶縁膜を有する半導体基体の上部表面に
第１層ポリシリコン膜を成長する工程と、該第１層ポリ
シリコン膜を所望の形状にバターニングする工程と、前
記バターニングされた第１層ポリシリコン膜表面に高温
酸化雰囲気中でシリコン酸化膜を形成する工程と、該シ
リコン酸化膜を除去する工程と、前記シリコン酸化膜を
除去した第１層ポリシリコン膜表面に高温酸化雰囲気中
で再度シリコン酸化膜を形成する工程と、前記シリコン
酸化膜に覆われた全表面に第２層ポリシリコン膜を成長
する工程とを含むことを特徴とする半導体装置の製造方
法。 - （２）表面に絶縁膜を有する半導体基体ｔの上部表面に
第１層ポリシリコン膜を成長する工程と、該第１層ポリ
シリコン膜上に耐酸化性材料膜を成長する工程と、該耐
酸化性材料膜と前記第１層ポリシリコン膜を順次所望す
る形状にバターニングする工程と、前記耐酸化性材料膜
をマスクとし高温酸化雰囲気中で酸化し前記第１層ポリ
シリコン模似面にシリコン酸化膜を成長する工程と、該
シリコン酸化膜をエツチング除去する工程と、前記耐酸
化性材料膜をエツチング除去する工程と、前記シリコン
酸化膜及び耐酸化性材１膜を除去した第１層ポリシリコ
ン膜表面に高温酸化雰囲気中でシリコン酸化膜を形成す
る工程と、前記シリコン酸化膜に櫟われた全表面に第２
層ポリシリコン膜を成長する工程とを含むことを特徴と
する半導体装置の製造方法。 - （３）第１漸ポリシリコン膜にＮ型不純物が添加されて
いることを特徴とする特許請求の範囲第（１）項又は第
（２）項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12670383A JPS6018935A (ja) | 1983-07-12 | 1983-07-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12670383A JPS6018935A (ja) | 1983-07-12 | 1983-07-12 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6018935A true JPS6018935A (ja) | 1985-01-31 |
Family
ID=14941758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12670383A Pending JPS6018935A (ja) | 1983-07-12 | 1983-07-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6018935A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62269339A (ja) * | 1986-05-19 | 1987-11-21 | Nec Corp | 半導体装置の製造方法 |
| JPH0725388A (ja) * | 1993-09-06 | 1995-01-27 | Kawasaki Heavy Ind Ltd | 小型滑走艇の操向装置 |
-
1983
- 1983-07-12 JP JP12670383A patent/JPS6018935A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62269339A (ja) * | 1986-05-19 | 1987-11-21 | Nec Corp | 半導体装置の製造方法 |
| JPH0725388A (ja) * | 1993-09-06 | 1995-01-27 | Kawasaki Heavy Ind Ltd | 小型滑走艇の操向装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11289006A (ja) | 集積回路にトレンチアイソレ―ションを形成する方法 | |
| JP3173114B2 (ja) | 薄膜トランジスタ | |
| JPS5923476B2 (ja) | 半導体装置の製造方法 | |
| JPH0268930A (ja) | 半導体装置の製造法 | |
| JPH03116968A (ja) | 半導体装置の製造方法 | |
| JPS6123363A (ja) | 半導体装置およびその製造方法 | |
| JPS6178138A (ja) | 半導体装置の製造方法 | |
| JP2943383B2 (ja) | 半導体装置の製造方法 | |
| JP2546650B2 (ja) | バイポ−ラトランジスタの製造法 | |
| JPH01260857A (ja) | 半導体素子およびその製造方法 | |
| JPS5895868A (ja) | 半導体装置の製造方法 | |
| JPH01192157A (ja) | 半導体装置 | |
| JPS6188543A (ja) | 半導体装置の製造方法 | |
| JPH02246374A (ja) | 半導体記憶装置およびその製造方法 | |
| JPH0267728A (ja) | 素子分離用酸化膜の形成方法 | |
| JPS5968950A (ja) | 半導体装置の製造方法 | |
| JPS62199052A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH05102145A (ja) | ポリシリコン配線の形成方法 | |
| JPS6345865A (ja) | 浮遊ゲ−ト型ｍｏｓ半導体装置 | |
| JPS6213048A (ja) | 半導体集積回路の製造方法 | |
| JPH02295130A (ja) | 半導体装置の製造方法 | |
| JPS63157473A (ja) | 半導体素子の製造方法 | |
| JPS58110076A (ja) | 半導体装置の製造方法 | |
| JPS6365664A (ja) | 半導体集積回路の製造方法 | |
| JPS61147575A (ja) | 半導体装置の製造方法 |