JPH04301B2 - - Google Patents

Description

【発明の詳細な説明】 発明の対象 本発明は浮動小数点演算方式に係り、特に通常
の浮動小数点表示による数値と、これによつては
表示し得ず別個の浮動小数点表示を必要とする数
値とを混在させて、しかも効率よく処理するのに
好適な浮動小数点演算方式に関するものである。

従来技術 第１図は現在多くのデータ処理装置で用いられ
ている浮動小数点表示の一例で、１は１ビツトの
符号、２は７ビツトの64余りコードによる指数
部、３は56ビツトよりなる16進14桁の仮数部であ
る。浮動小数点表示は通常正規化して使用され、
仮数部３の最上位の４ビツトからなる桁は表示の
全ビツトが０である真の０の場合を除いて一般に
０ではない。この状態で第１図の表示で表現でき
る絶対値最大の数をΩ、絶対値最小の数をωとす
ると Ω＝（１−16^-14）16⁶³ ω＝16^-1・16^-64＝16^-65 である。従つて、演算結果の絶対値がΩを超えた
り、ω未満になることがある。Ωを越えると上位
溢れ、０でなくかつω未満になると下位溢れの状
態となる。データ処理装置における処理は上位溢
れの場合には割込みを起して、以後の扱いはプロ
グラムに季せ、下位溢れの場合にはプログラマの
選択によつて割込みを起させて以後プログラムで
処理するか、あるいは割込みを起させないで結果
を強制的に真の０にして演算を続行する。この方
式では、プログラムで処理する場合にはユーザの
負担となり、また下位溢れの場合、結果を真の０
にすれば精度が悪くなるという欠点があつた。従
つてより広い範囲の数値を表示できる方式が望ま
れる理由がある。

第２図は実際の計算機に組込まれたことはない
が、教料書などに示されている方式で、より広い
範囲の数値を表示できるように考えられたもので
ある。第２図において、４は１ビツトの符号、５
は可変長の指数部、６は可変長の仮数部、７は指
数部の長さを指定するための表示制御部である。
この方式は表示すべき数値によつて指数部５と仮
数部６の境界を動的に移動させ、大きな指数部を
必要とする数値については仮数部の精度は減少す
るがこれを短かくすることによつて対処するもの
で、シミユレーシヨンによつてその有効性が示さ
れている。しかしながら大きな欠点として第１図
に示すような現用されている通常の浮動小数点表
示方式と全く異る方式であり、従来の蓄積されて
きたプログラムが全然使えなくなるということが
ある。シミユレーシヨンによる有効性が示されて
いながら、実際に計算機に組込まれないのはこの
理由による。

発明の目的 本発明の目的は前記の欠点を除い、従来用いら
れている通常の浮動小数点表示を基本形式として
使用し、基本形式では表示できない範囲の数値が
生じたとき基本形式とは区別し得る特別形式によ
つてこれを表示することにより、従来のプログラ
ムの蓄積がそのまゝ使用でき、しかもユーザは溢
れを意識せずまた精度を失なうことなく使用でき
る浮動小数点演算方式を提供することにある。

発明の総括的説明 上記の目的を達成するためには、従来用いられ
ている通常の浮動小数点表示方式を全く変更する
ことなく、そのまゝ基本形式として採用し、しか
もこれと区別し得る特別形式を案出する必要があ
る。例えば基本形式の指数部に相当する部分の全
ビツトが１の場合には特別形式とするという方式
が一応は考えられるが、指数部の全ビツトが１で
ある表示は通常の浮動小数点表示方式で許されて
いる表示であるから、これを基本形式から除外す
れば、従来のプログラムは使用できないことにな
る。本発明では浮動小数点表示のもとで数値は通
常は正規化されていて、仮数部の最上位の桁は０
ではないことに注目し、特別形式では基本形式の
仮数部に相当する部分の最上位桁を０とすること
により、従来のプログラムはそのまゝ使用でき
て、なおかつ基本形式と特別形式とを区別して演
算する方式である。

発明の実施例 以下、本発明の一実施例を図面を参照して詳細
に説明する。

第３図および第４図は本発明の一実施例で採用
される浮動小数点の表示形式を示す。

第３図は第１図に一例を示した現在多くの電子
計算機に用いられている浮動小数点表示に合致さ
せた基本形式で、１は１ビツトの符号（ビツト
０）、２は７ビツトよりなる64余りコードによる
指数部（ビツト１−７）、３は56ビツトよりなる
16進14桁の仮数部（ビツト12−63）、８は仮数部
３の一部分で仮数部の最上位桁（４ビツト）であ
る。浮動小数点表示は精度を保持するために通常
正規化して用いられ、仮数部の最上位桁８は通常
０ではない。例外は符号１、指数部２、仮数部３
各部のすべてのビツトが０である真の０である。
この実施例での浮動小数点表示の基本形式とは、
第３図に示す形式で、真の０を表示し、また真の
０でない場合は部分８の４ビツトのうち少くとも
１ビツトが１であるようなすべてのビツトパター
ンを指すものである。

第４図はこの基本形式に対応する特別形式を示
し、９は常に０である４ビツトからなり、第３図
の基本形式の仮数部の最上位桁８と同じビツト位
置にあるタブ部（ビツト８−１１）で、特別形式
を基本形式から区別するためのものであり、１０
は１ビツトの符号（ビツト０）、１１は指数部、
１２は仮数部の最上位桁（ビツト４−７）、１３
は仮数部の残りの桁、１４は３ビツトからなる非
数表示部である。指数部１１の長さは基本形式の
指数部より十分長くとり、基本形式で上位溢れあ
るいは下位溢れとなる数値を実用上殆んどすべて
の場合に表示し得るものである。例えば指数部に
は20〜32ビツトを与えることが可能である。仮数
部は最上位桁１２に続く残りの桁１３によつて構
成され、指数部に20ビツトを与えれば、仮数部は
16進９桁、32ビツトを与えても６桁となり、実用
上多くの場合になお十分な精度を保つことができ
る。正規化により仮数部の最上位桁１２の４ビツ
トのうち少くとも１ビツトは１であるから、これ
によつて基本形式の真の０と区別することができ
る。特別形式ではこのように基本形式に較べて指
数部を十分長くとつてはいるが、その範囲は有限
であるから、この指数部でもなお上位溢れ、ある
いは下位溢れを生ずる場合がある。これらの場合
のために本実施例の特別形式には第４図に示す非
数表示部１４を設け、無限大、無限小、不定、な
どの表示ができるようになつている。

本発明では本実施例に示すように従来用いられ
ている通常の浮動小数点表示をそのまゝ基本形式
として採用しているので、蓄積されている従来の
プログラムは変更することなくそのまゝ使用する
ことができる。基本形式で下位溢れあるいは上位
溢れが生じた場合に、従来の演算制御装置ではこ
れを検出し、現在実行中のプログラムに割込みを
起し得るようになつている。本実施例では演算制
御装置を第５図にその一例を示す構成とすること
により、割込みを起させる代わりに、その信号を
利用して結果を特別形式に切換え、またこのよう
にして生成された特別形式の浮動小数点表示と、
基本形式の表示を混在させて使用して、オペラン
ドとして何れの形式が与えられるかによつて演算
機構をそれぞれの形式に適合するように切換え
る。以下これらの機構の一実施例である第５図に
ついて説明する。

第５図において１５，１６は演算に先つてそれ
ぞれ第１オペランド、第２オペランドを収容する
レジスタ、１７，１８はそれぞれ第１オペラン
ド、第２オペランドが基本形式、特別形式のいず
れであるかを検出する回路、１９，２０は第１オ
ペランド、第２オペランドをそれぞれの形式検出
回路１７，１８の制御に基いて仮数と指数に分解
する回路、２１，２２はそれぞれ第１オペランド
の仮数、指数を収容するレジスタ、２３，２４は
それぞれ第２オペランドの仮数、指数を収容する
レジスタ、２５，２６はこのように分解された仮
数同志、指数同志に対してそれぞれ浮動小数点演
算命令によつて指定された演算を施す回路、２７
は演算結果について基本形式では上位あるいは下
位の溢れが起るかどうかを検出する回路、２８は
結果を溢れ検出回路２７の制御に従つていずれか
の形式に合成する回路である。

さて浮動小数点演算命令の実行に際してオペラ
ンドがレジスタ１５および１６に与えられると、
形式検出回路１７および１８はそれぞれ与えられ
たオペランドが基本形式か特別形式かを検出す
る。この検出は基本形式および特別形式の仮数部
の最上位桁に相当する部分を参照することにより
行なう。即ちオペランドのビツト４−１１（第３
図、第４図参照）を参照する。基本形式の仮数部
の最上位桁に相当する部分（ビツト８−１１）が
０であり、かつ特別形式の仮数部の最上位桁に相
当する部分（ビツト４−７）が０でないならば特
別形式のオペランドと検出する。このケース以
外、即ちビツト４−１１がいずれも０の場合、あ
るいはビツト８−１１が０でない場合は基本形式
と検出する。形式検出回路１７および１８は検出
した形式に応じて演算機構を動作させる。まず検
出回路１７および１８は分解回路１９および２０
に検出した形式を伝える。分解回路１８，１９は
これに従つて指数部と仮数部に分解し、それぞれ
レジスタ２１，２３，２２，２４に送る。勿論第
１および第２オペランドが共に基本形式か特別形
式であつてもよいし、一方が基本形式で他方が特
別形式であつてもよい。

仮数演算回路２５と指数演算回路２６はそれぞ
れ２１，２３と２２と２４の仮数、指数に対して
指定した演算を施す。演算にあたつて両オペラン
ドの桁合わせをして行なう。結果合成回路２８は
両演算回路２５，２６からの演算結果を溢れ検出
回路２７の制御に従つていずれかの形式に合成す
る。溢れ検出回路２７は基本形式では溢れが生ず
る演算結果が得られると、溢れが上位であるか下
位であるかの表示も伴なつて結果合成回路２８に
信号を与える。結果合成回路２８は溢れ検出回路
２７から信号が与えられないと基本形式で表示す
るようにし、信号が与えられると特別形式で表示
するように動作を切換える。この結果は第５図で
は第１オペランドを収容していたレジスタ１５に
戻すようになつているが、勿論、記憶装置に書込
むこともできる。このようにして基本形式による
表示と特別形式による表示は混在して用いられる
ことになる。

以上の説明ではオペランドが特別形式で非数で
ある場合について触れていない。この場合形式検
出回路１７はまず特別形式であることを検出した
のち、第４図の非数表示部１４の３ビツトのう
ち、少くとも１ビツトが１であることを検出し、
非数の処理に入る。非数の場合の処理は第５図の
例に較べて極めて簡単なものであり、本発明の本
質的な部分ではないのでこゝでは省略する。

上記の実施例では特別形式の合成も、分解もと
もにハードウエアによつて行つているが、溢れの
検出と形式の検出はハードウエアで行い、検出信
号によつて現在実行中のプログラムに割込んで、
特別形成を合成することおよびこれを分解するこ
との一方あるいは双方を割込処理プログラムに季
ねることも可能である。溢れ検出回路２７はもと
もと現在の大部分の計算機に備わつているので、
新らしくハードウエアとして用意するのは形式検
出回路１７および１８およびこれの信号による割
込機構だけで、演算装置の大部分については基本
形式だけを扱う現用のものでよいことになる。

また特別形式についても、第４図に示したもの
は一実施例にすぎず、種々の変形が考えられる。
第６図に変形による一実施例を示す。第６図にお
いて、９，１０，１１は第４図と同じであり、２
９は仮数のアドレス部、３０は仮数、３１，３２
はともに用途を定めていない未使用部である。こ
の実施例では仮数部の桁数を基本形式と同じにし
て精度を保つために、仮数は別の語に収容し、２
９にそのアドスを収容している。真の０との区別
は未使用部３１に１ビツトこれを区別するビツト
を設けてもよいが、２９のアドレスから全ビツト
が０のアドレスを除いておいてもよい。同様に非
数表示部を３１に設けてもよいが、仮数アドレス
の一部を非数の指定に当ててもよい。

さらにこれらの実施例は、現在多くの電子計算
機で用いられている浮動小数点表示の第１図に示
す一例に基本形式を合致させたものであるが、正
規化した浮動小数点表示で、仮数の最上位桁が０
でない表示であれば、常に現用の形式を基本形式
とし、その仮数部の最上位桁に相当する部分をタ
グ部として特別形式を作ることができる。なお、
第１図の表示では基数は１６であつたが、２を基
数とする表示で、正規化されている場合には、仮
数部の最上位ビツトが常に１であることから、こ
のビツトを省略する表示があるが、この表示には
本発明の方式は適用できない。しかしこの表示を
採用している電子計算機は稀れである。

また浮動小数点表示を正規化して使用するのが
原則であるが、演算結果を正規化しないで残す命
令をも持つていて、正規化されていないオペラン
ドを許している電子計算機もある。この種の電子
計算機に本発明を適用する場合には、非正規化演
算命令を使用しないようにすることが一つの方法
であるが、それではこれらの命令をすでに使用し
ているプログラムが使えなくなるので、別の方法
としてこれらの命令が正規化命令と同機能になる
ようにハードウエアを変更することが考えられ
る。この変更を行つても大部分のプログラムの動
作には支障がなく、プログラムの変更は極く一部
の特殊なものに止まる。

発明の効果 本発明によれば、従来のプログラムを使用して
より広い範囲の数値も表示できる異なる形式もと
ることができ、しかもユーザは溢れを意識せずま
た精度を失なうことなく使用できる。

【図面の簡単な説明】

第１図は現在多く用いられている浮動小数点表
示を示す図、第２図は他の浮動小数点表示を示す
図、第３図および第４図は本発明を説明するため
の浮動小数点表示を示す図、第５図は本発明の一
実施例を示すブロツク図、第６図は本発明を説明
する他の浮動小数点表示を示す図である。 １および１０……符号、２および１１……指数
部、３，１２，１３……仮数部、８および１２…
…仮数部の最上位桁、１５および１６……オペラ
ンドレジスタ、１７および１８……形式検出回
路、１９および２０……分解回路、２１および２
３……仮数レジスタ、２２および２４……指数レ
ジスタ、２５……仮数演算回路、２６……指数演
算回路、２７……溢れ検出回路、２８……結果合
成回路。

Claims (1)

1. 【特許請求の範囲】 １ 指数部、仮数部および符号よりなる浮動小数
   点表示の数値を扱うデータ処理装置において、浮
   動小数点表示の形式として、上記指数部、仮数部
   および符号の全ビツトが０である真の０を除いて
   仮数部の最上位桁が０でない第１の形式と、該第
   １の形式と指数部、仮数部のビツト数が異なり、
   該第１の形式の仮数部の最上位桁に相当する部分
   が０とされ、かつ仮数部の最上位桁が０でない第
   ２の形式とを有し、上記第１および第２の形式の
   仮数部の最上位桁に相当する部分から表示形式を
   検出し、これに応じて演算機構を動作させること
   を特徴とする浮動小数点演算方式。 ２ 上記演算機構における演算結果に応じていず
   れかの表示形式をとることを特徴とする特許請求
   の範囲第１項記載の浮動小数点演算方式。