JPH04302155A - 半導体集積回路のスクリーニング方法 - Google Patents
半導体集積回路のスクリーニング方法Info
- Publication number
- JPH04302155A JPH04302155A JP3066142A JP6614291A JPH04302155A JP H04302155 A JPH04302155 A JP H04302155A JP 3066142 A JP3066142 A JP 3066142A JP 6614291 A JP6614291 A JP 6614291A JP H04302155 A JPH04302155 A JP H04302155A
- Authority
- JP
- Japan
- Prior art keywords
- screening
- voltage
- burn
- semiconductor integrated
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012216 screening Methods 0.000 title claims abstract description 33
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000000034 method Methods 0.000 title claims abstract description 14
- 230000007547 defect Effects 0.000 claims description 24
- 230000002950 deficient Effects 0.000 abstract description 10
- 230000001186 cumulative effect Effects 0.000 description 9
- 238000012790 confirmation Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000032683 aging Effects 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000035882 stress Effects 0.000 description 2
- 230000000593 degrading effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路のスクリ
ーニング方法に関し、特にバーンインスクリーニングに
関する。
ーニング方法に関し、特にバーンインスクリーニングに
関する。
【０００２】
【従来の技術】従来のバーンインスクリーニングはスク
リーニングを行なおうとする半導体集積回路の動作保証
電源電圧よりも高い単一の電圧を加え、且つ動作保証温
度よりも高い温度環境下で電圧・温度加速エージングを
行ない、不良品をスクリーニングしていた。
リーニングを行なおうとする半導体集積回路の動作保証
電源電圧よりも高い単一の電圧を加え、且つ動作保証温
度よりも高い温度環境下で電圧・温度加速エージングを
行ない、不良品をスクリーニングしていた。
【０００３】例えば、動作保証電源電圧が５Ｖ±１０％
、動作保証温度範囲が−１０℃〜７０℃である一般的な
動作保証を行なっている半導体集積回路であれば、概ね
電源電圧６〜８Ｖ、動作温度１００〜１３０℃の範囲か
ら単一の電圧及び温度を選択し、数時間から数十時間の
電圧・温度加速エージングを行なうことによりスクリー
ニングが行なわれていた。
、動作保証温度範囲が−１０℃〜７０℃である一般的な
動作保証を行なっている半導体集積回路であれば、概ね
電源電圧６〜８Ｖ、動作温度１００〜１３０℃の範囲か
ら単一の電圧及び温度を選択し、数時間から数十時間の
電圧・温度加速エージングを行なうことによりスクリー
ニングが行なわれていた。
【０００４】図２は従来の半導体集積回路のスクリーニ
ング方法により出現する累積不良率を示す図である。
ング方法により出現する累積不良率を示す図である。
【０００５】図２に示すように、動作保証電源電圧が５
Ｖ±１０％、動作保証温度範囲が−１０℃〜７０℃であ
る半導体集積回路に対して温度１２０℃で印加電圧５，
５Ｖのスクリーニングを行ったときの累積不良率曲線Ｃ
は７０時間で累積不良率６％の初期不良率（Ｆ１）の収
束が認められ、温度１２０℃で印加電圧８．０Ｖのスク
リーニングを行ったときの累積不良率曲線Ｄは１０時間
で累積不良率１６％の初期不良率（Ｆ２）の収束が認め
られる。
Ｖ±１０％、動作保証温度範囲が−１０℃〜７０℃であ
る半導体集積回路に対して温度１２０℃で印加電圧５，
５Ｖのスクリーニングを行ったときの累積不良率曲線Ｃ
は７０時間で累積不良率６％の初期不良率（Ｆ１）の収
束が認められ、温度１２０℃で印加電圧８．０Ｖのスク
リーニングを行ったときの累積不良率曲線Ｄは１０時間
で累積不良率１６％の初期不良率（Ｆ２）の収束が認め
られる。
【０００６】
【発明が解決しようとする課題】この従来の半導体集積
回路のスクリーニング方法では、単一の印加電圧（バー
ンイン電圧）でスクリーニングを行っている為、バーン
イン電圧が低すぎた場合には、初期不良の除去に多大な
時間を要し、逆にバーンイン電圧が高すぎた場合には、
初期不良は短時間で除去されるが、スクリーニング完了
後にバーンイン電圧より低い電源電圧によって比較的短
時間内に不良に至る個体が母体中に残ることがある。
回路のスクリーニング方法では、単一の印加電圧（バー
ンイン電圧）でスクリーニングを行っている為、バーン
イン電圧が低すぎた場合には、初期不良の除去に多大な
時間を要し、逆にバーンイン電圧が高すぎた場合には、
初期不良は短時間で除去されるが、スクリーニング完了
後にバーンイン電圧より低い電源電圧によって比較的短
時間内に不良に至る個体が母体中に残ることがある。
【０００７】この為、バーンイン電圧を低く抑えた場合
には、スクリーニングに要する時間が長くなり生産性が
著しく低下し、バーンイン電圧を高く設定した場合には
、出荷時点の品質を劣化させる危険があるという問題点
があった。
には、スクリーニングに要する時間が長くなり生産性が
著しく低下し、バーンイン電圧を高く設定した場合には
、出荷時点の品質を劣化させる危険があるという問題点
があった。
【０００８】
【課題を解決するための手段】本発明の半導体集積回路
のスクリーニング方法は、半導体集積回路の動作保証電
源電圧よりも高い第１の電圧を前記半導体集積回路に印
加して第１のバーンインスクリーニングを行ない初期不
良を除去する工程と、前記第１の電圧よりも低く、且つ
前記動作保証電源電圧より高い第２の電圧を前記半導体
集積回路に印加して第２のバーンインスクリーニングを
行なう工程とを含んで構成される。
のスクリーニング方法は、半導体集積回路の動作保証電
源電圧よりも高い第１の電圧を前記半導体集積回路に印
加して第１のバーンインスクリーニングを行ない初期不
良を除去する工程と、前記第１の電圧よりも低く、且つ
前記動作保証電源電圧より高い第２の電圧を前記半導体
集積回路に印加して第２のバーンインスクリーニングを
行なう工程とを含んで構成される。
【０００９】
【実施例】次に本発明の実施例について図面を参照して
説明する。
説明する。
【００１０】図１は本発明の一実施例により出現する累
積不良率を示す図である。
積不良率を示す図である。
【００１１】まず、従来例と同様の動作保証電圧及び動
作保証温度範囲を有する半導体集積回路に対して温度１
２０℃，印加バーンイン電圧を８Ｖに設定したバーンイ
ンスクリーニングの初期不良が殆んど除去される（累積
不良率曲線Ａが飽和する）様な時点ｔ１までの時間（本
例では１０時間）までバーンインを継続し、次に、バー
ンイン電圧を５．５Ｖに設定して時点ｔ２までバーンイ
ンを継続する（本例では時点ｔ１から時点ｔ２までの時
間は４時間）この場合、ワイブル理論に従った理論的な
不良発生確率は曲線Ｂの様になり、バーンイン電圧を下
げた時点ｔ１から不良発生確率はほぼ０になる筈である
が、実際は時点ｔ１後しばらくの間不良発生が継続し、
後に理論値と同様に不良発生確率はほぼ０となる。
作保証温度範囲を有する半導体集積回路に対して温度１
２０℃，印加バーンイン電圧を８Ｖに設定したバーンイ
ンスクリーニングの初期不良が殆んど除去される（累積
不良率曲線Ａが飽和する）様な時点ｔ１までの時間（本
例では１０時間）までバーンインを継続し、次に、バー
ンイン電圧を５．５Ｖに設定して時点ｔ２までバーンイ
ンを継続する（本例では時点ｔ１から時点ｔ２までの時
間は４時間）この場合、ワイブル理論に従った理論的な
不良発生確率は曲線Ｂの様になり、バーンイン電圧を下
げた時点ｔ１から不良発生確率はほぼ０になる筈である
が、実際は時点ｔ１後しばらくの間不良発生が継続し、
後に理論値と同様に不良発生確率はほぼ０となる。
【００１２】これは８Ｖバーンインによる不良スクリー
ニングが微視的に見ると《８Ｖバーンインによってのみ
短時間で除去可能な欠陥《（図２におけるＦ１〜Ｆ２の
間で不良に至る欠陥）》にストレスを加え、《５．５Ｖ
バーンインによっても比較的短時間で除去可能な欠陥（
図２におけるＦ１以下で不良に至る欠陥）》に変化させ
る過程と、《５．５Ｖバーンインによっても比較的短時
間で除去可能な欠陥》にさらにストレスを加え、不良に
至らしめる２つの過程によって構成されると想定され、
８Ｖバーンインをある時点で打ち切ると、《５．５Ｖバ
ーンインによっても比較的短時間で除去可能な欠陥》を
有する固体が、ある確率で母体中に残る為と考えられる
。
ニングが微視的に見ると《８Ｖバーンインによってのみ
短時間で除去可能な欠陥《（図２におけるＦ１〜Ｆ２の
間で不良に至る欠陥）》にストレスを加え、《５．５Ｖ
バーンインによっても比較的短時間で除去可能な欠陥（
図２におけるＦ１以下で不良に至る欠陥）》に変化させ
る過程と、《５．５Ｖバーンインによっても比較的短時
間で除去可能な欠陥》にさらにストレスを加え、不良に
至らしめる２つの過程によって構成されると想定され、
８Ｖバーンインをある時点で打ち切ると、《５．５Ｖバ
ーンインによっても比較的短時間で除去可能な欠陥》を
有する固体が、ある確率で母体中に残る為と考えられる
。
【００１３】従来のスクリーニング方法では、スクリー
ニング完了後にさらに品質確認の為に５．５Ｖ，１０時
間バーンインを行なった場合、約１％の不良発生率であ
った半導体集積回路が、本発明によるスクリーニング方
法では同様のスクリーニング完了後の品質確認において
、不良発生率が約０．１％まで改善される事が確認され
た。
ニング完了後にさらに品質確認の為に５．５Ｖ，１０時
間バーンインを行なった場合、約１％の不良発生率であ
った半導体集積回路が、本発明によるスクリーニング方
法では同様のスクリーニング完了後の品質確認において
、不良発生率が約０．１％まで改善される事が確認され
た。
【００１４】また、従来のスクリーニング完了後の同様
の品質確認において、不良発生率約０．２％であった他
の品種については、本発明によるスクリーニング方法に
よってスクリーニングを行なった場合、同様の品質確認
での不良発生率は約０．０４％まで改善される事も確認
された。
の品質確認において、不良発生率約０．２％であった他
の品種については、本発明によるスクリーニング方法に
よってスクリーニングを行なった場合、同様の品質確認
での不良発生率は約０．０４％まで改善される事も確認
された。
【００１５】
【発明の効果】以上説明したように本発明によれば、前
述の５．５Ｖ，１０時間バーンインスクリーニングによ
る品質確認結果が半導体集積回路の納入時品質に相当す
ると考えられることから、納入時不良混入率１０，００
０ｐｐｍであった製品は１，０００ｐｐｍに、不良混入
率２，０００ｐｐｍであった製品は４００ｐｐｍとなり
、大幅な品質向上を実現できるという効果を有する。
述の５．５Ｖ，１０時間バーンインスクリーニングによ
る品質確認結果が半導体集積回路の納入時品質に相当す
ると考えられることから、納入時不良混入率１０，００
０ｐｐｍであった製品は１，０００ｐｐｍに、不良混入
率２，０００ｐｐｍであった製品は４００ｐｐｍとなり
、大幅な品質向上を実現できるという効果を有する。
【図１】本発明の一実施例により出現する累積不良率を
示す図である。
示す図である。
【図２】従来の半導体集積回路のスクリーニング方法に
より出現する累積不良率を示す図である。
より出現する累積不良率を示す図である。
Claims (1)
- 【請求項１】 半導体集積回路の動作保証電源電圧よ
りも高い第１の電圧を前記半導体集積回路に印加して第
１のバーンインスクリーニングを行ない初期不良を除去
する工程と、前記第１の電圧よりも低く、且つ前記動作
保証電源電圧より高い第２の電圧を前記半導体集積回路
に印加して第２のバーンインスクリーニングを行なう工
程とを含むことを特徴とする半導体集積回路のスクリー
ニング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3066142A JP2720620B2 (ja) | 1991-03-29 | 1991-03-29 | 半導体集積回路のスクリーニング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3066142A JP2720620B2 (ja) | 1991-03-29 | 1991-03-29 | 半導体集積回路のスクリーニング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04302155A true JPH04302155A (ja) | 1992-10-26 |
| JP2720620B2 JP2720620B2 (ja) | 1998-03-04 |
Family
ID=13307316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3066142A Expired - Lifetime JP2720620B2 (ja) | 1991-03-29 | 1991-03-29 | 半導体集積回路のスクリーニング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2720620B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58204716A (ja) * | 1982-05-21 | 1983-11-29 | 株式会社東芝 | 自動点検装置 |
-
1991
- 1991-03-29 JP JP3066142A patent/JP2720620B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58204716A (ja) * | 1982-05-21 | 1983-11-29 | 株式会社東芝 | 自動点検装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2720620B2 (ja) | 1998-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920003432A (ko) | 반도체 집적회로장치의 제조방법 | |
| JPH04302155A (ja) | 半導体集積回路のスクリーニング方法 | |
| JP2688548B2 (ja) | 液晶パネル駆動用半導体装置 | |
| CN111785316A (zh) | 一种克服擦除干扰的方法、系统、存储介质和终端 | |
| US3066050A (en) | Fabrication of semiconductor devices | |
| CN108389809A (zh) | 一种光刻胶回刻蚀工艺中改善晶圆表面颗粒缺陷的方法 | |
| Kong | Tool commonality analysis for yield enhancement | |
| JP3235153B2 (ja) | Ｌｓｉの製造法 | |
| US5798281A (en) | Method for stressing oxide in MOS devices during fabrication using first and second opposite potentials | |
| DE10051938A1 (de) | Anordnung mit einem Substrat und einem Träger | |
| US20120064645A1 (en) | Manufacturing method of semiconductor device | |
| US20030072196A1 (en) | Method for manufacturing an integrated memory circuit and an integrated memory circuit | |
| JP3012242B2 (ja) | 半導体集積回路の製造方法 | |
| US6639860B2 (en) | Method of screening non-volatile memory devices | |
| JPH09127189A (ja) | バーンイン方法及び装置 | |
| JPH04346452A (ja) | 半導体集積回路 | |
| JPH07142547A (ja) | チップ毎に冗長回路を有するｉｃメモリのテスト方法お よびテストシステム | |
| JPH04134842A (ja) | 絶縁膜の信頼性評価方法及び装置 | |
| JPS5999733A (ja) | 集積回路装置の製造方法 | |
| JPH05326535A (ja) | シリコンウエーハの処理方法 | |
| JPH05243288A (ja) | 半導体装置のリペア方法 | |
| US20050046434A1 (en) | System LSI | |
| JPH0629301A (ja) | 半導体装置の試験方法 | |
| JP2003130921A (ja) | 半導体集積回路のストレス試験回路、及びこの回路を用いたストレス試験方法 | |
| JPH04285799A (ja) | 半導体メモリ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971021 |