JPH0430215B2 - - Google Patents
Info
- Publication number
- JPH0430215B2 JPH0430215B2 JP58010045A JP1004583A JPH0430215B2 JP H0430215 B2 JPH0430215 B2 JP H0430215B2 JP 58010045 A JP58010045 A JP 58010045A JP 1004583 A JP1004583 A JP 1004583A JP H0430215 B2 JPH0430215 B2 JP H0430215B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- counting
- time
- circuit
- time difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 claims description 17
- 238000001208 nuclear magnetic resonance pulse sequence Methods 0.000 claims description 3
- 108010076504 Protein Sorting Signals Proteins 0.000 abstract description 7
- 238000009751 slip forming Methods 0.000 abstract 1
- 238000012935 Averaging Methods 0.000 description 13
- 238000005070 sampling Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000005259 measurement Methods 0.000 description 7
- 238000009825 accumulation Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04F—TIME-INTERVAL MEASURING
- G04F10/00—Apparatus for measuring unknown time intervals by electric means
- G04F10/04—Apparatus for measuring unknown time intervals by electric means by counting pulses or half-cycles of an AC
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/05—Electric or magnetic storage of signals before transmitting or retransmitting for changing the transmission rate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Measuring Frequencies, Analyzing Spectra (AREA)
- Measurement Of Unknown Time Intervals (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】
発明の分野
この発明はPCM技術の分野における２つの信
号のパルスエツジ間の時間差を測定する方法に関
し、特に、２つの走査信号の２つの走査時間の間
の（特に、走査速度コンバータの入力および出力
走査時間の間の）時間差を測定する方法に関する
ものである。
号のパルスエツジ間の時間差を測定する方法に関
し、特に、２つの走査信号の２つの走査時間の間
の（特に、走査速度コンバータの入力および出力
走査時間の間の）時間差を測定する方法に関する
ものである。
２つの信号の走査時間の時間差、例えば出力信
号の走査時間と比較された入力信号の走査時間の
時間差を測定することの課題は、普通計数回路に
よつて解決され、この計数回路において、カウン
タ用の時間信号は入力信号の走査速度およびカウ
ンタ用の開始／停止命令から引き出されると共
に、カウンタ内容の読み出しは、出力信号の走査
時間に対応する時間信号によつて決定される。こ
の型の走査速度コンバータはこの目的のためにか
なりの回路の経費を必要とし、それはこのような
計数回路のタイミングパルス速度が所望の信号品
質の結果として非常に高いからである。もし例え
ば変換されるべき周波数が約50KHzであるなら
ば、そしてもし信号品質が16ビツト形式のものに
対応するならば、必要なタイミングパルス速度は
約1.6GHzである。このように急速に作用する回
路は、対応する最高品質の要素だけから構成され
得るのが明らかであるが、他方いまだに使用され
得る回路設計上の重大な制限もある。
号の走査時間と比較された入力信号の走査時間の
時間差を測定することの課題は、普通計数回路に
よつて解決され、この計数回路において、カウン
タ用の時間信号は入力信号の走査速度およびカウ
ンタ用の開始／停止命令から引き出されると共
に、カウンタ内容の読み出しは、出力信号の走査
時間に対応する時間信号によつて決定される。こ
の型の走査速度コンバータはこの目的のためにか
なりの回路の経費を必要とし、それはこのような
計数回路のタイミングパルス速度が所望の信号品
質の結果として非常に高いからである。もし例え
ば変換されるべき周波数が約50KHzであるなら
ば、そしてもし信号品質が16ビツト形式のものに
対応するならば、必要なタイミングパルス速度は
約1.6GHzである。このように急速に作用する回
路は、対応する最高品質の要素だけから構成され
得るのが明らかであるが、他方いまだに使用され
得る回路設計上の重大な制限もある。
発明の目的および開示
この発明の課題は、２つの走査信号、特に走査
速度コンバータの２つのクロツク時間の間の時間
差を測定する方法を提供することであり、走査速
度コンバータは一方では少なくとも16ビツト形式
の信号品質に対応し、他方では普通の速度で動作
する容易に入手可能な集積回路で構成され得る。
それ故、未来のいまだ知られていない技術のもの
である特に急速な回路を使用する必要はない。
速度コンバータの２つのクロツク時間の間の時間
差を測定する方法を提供することであり、走査速
度コンバータは一方では少なくとも16ビツト形式
の信号品質に対応し、他方では普通の速度で動作
する容易に入手可能な集積回路で構成され得る。
それ故、未来のいまだ知られていない技術のもの
である特に急速な回路を使用する必要はない。
この発明の課題はまた、次の条件を処理するこ
とのできる方法を提供することである。
とのできる方法を提供することである。
１ １つの周波数、例えば入力走査周波数が他の
周波数すなわち出力走査周波数と同じかまたは
小さく、そして ２ １つの周波数、例えば入力走査周波数が他の
周波数すなわち出力周波数よりも大きい。
周波数すなわち出力走査周波数と同じかまたは
小さく、そして ２ １つの周波数、例えば入力走査周波数が他の
周波数すなわち出力周波数よりも大きい。
この発明のさらなる課題は、時間的に可変の走
査周波数の場合でさえも、正確な時間差測定を与
える方法を提供することである。このことはこの
方法が２つの周波数の乱雑周波数応答の場合使用
可能であるだろうことを意味する。
査周波数の場合でさえも、正確な時間差測定を与
える方法を提供することである。このことはこの
方法が２つの周波数の乱雑周波数応答の場合使用
可能であるだろうことを意味する。
上記課題を解決するため、この発明によれば、
第１及び第２の信号のパルスエツジ間の時間差
を測定する方法であつて、 前記時間差が測定されるべき時間点の周波数よ
り実質的に高くかつ前記第１の信号のパルスエツ
ジの周波数に比例する周波数を有するパルス・シ
ーケンスを提供する段階と、 前記第２の信号の２つのパルスエツジにより限
定される時間間隔内で与えられる前記パルス・シ
ーケンスのパルス数を測定する段階と、 複数の前記時間間隔中に測定された前記パルス
数の平均値を創設する段階と、 一対の平均値を一緒に加算する段階と、 前記加算する段階から得られる結果に関連する
予め設定された値を限定する段階と、 前記平均値を加算することから得られた前記結
果が前記予め設定された値よりも大きいときに、
該結果から前記予め設定された値を差し引く段階
と、 を含んだ第１および第２の信号のパルスエツジ間
の時間差を測定する方法が提供される。
を測定する方法であつて、 前記時間差が測定されるべき時間点の周波数よ
り実質的に高くかつ前記第１の信号のパルスエツ
ジの周波数に比例する周波数を有するパルス・シ
ーケンスを提供する段階と、 前記第２の信号の２つのパルスエツジにより限
定される時間間隔内で与えられる前記パルス・シ
ーケンスのパルス数を測定する段階と、 複数の前記時間間隔中に測定された前記パルス
数の平均値を創設する段階と、 一対の平均値を一緒に加算する段階と、 前記加算する段階から得られる結果に関連する
予め設定された値を限定する段階と、 前記平均値を加算することから得られた前記結
果が前記予め設定された値よりも大きいときに、
該結果から前記予め設定された値を差し引く段階
と、 を含んだ第１および第２の信号のパルスエツジ間
の時間差を測定する方法が提供される。
実施例
以下、これに制限されるべきでない実施例およ
び図面に関連してこの発明を詳細に説明する。
び図面に関連してこの発明を詳細に説明する。
詳細な説明入る前に研究の必要な方向付けを行
う。簡単さのため、例えば走査速度コンバータに
関連させたとき、時間差を測定することの標準の
方法は、入力信号の１つのエツジと出力信号の１
つのエツジとの間のパルスを数え出すことから成
る。時間測定がこの時間差内で、より正確でなけ
ればならないほど、測定されるべき２つのエツジ
間の計数パルスはより密かつより短かくなければ
ならない。すなわち計数パルスの周波数が高けれ
ば高いほど、カウンタの計数周波数が高くなけれ
ばならない。もし特に解像度に厳密な要求が為さ
れるならば、普通の回路で測定される時の計数周
波数は不確かな値を占る。
う。簡単さのため、例えば走査速度コンバータに
関連させたとき、時間差を測定することの標準の
方法は、入力信号の１つのエツジと出力信号の１
つのエツジとの間のパルスを数え出すことから成
る。時間測定がこの時間差内で、より正確でなけ
ればならないほど、測定されるべき２つのエツジ
間の計数パルスはより密かつより短かくなければ
ならない。すなわち計数パルスの周波数が高けれ
ば高いほど、カウンタの計数周波数が高くなけれ
ばならない。もし特に解像度に厳密な要求が為さ
れるならば、普通の回路で測定される時の計数周
波数は不確かな値を占る。
この発明の基本概念は、比較的制限された解像
度をもつて、入力信号の１つのエツジと出力信号
の１つのエツジとの間の時間測定を行うことであ
り、その結果は次に引き続くクロツク時間測定の
値の助けによつて平均することによつて改善され
る。このことは使用可能な制限内で測定時間を増
加するけれども、この測定の正確さは努力および
経費に対して不釣合に増加する。2K−状態のよう
な制限された解像度を有する、例えば普通の方法
と比較してゆつくりしたカウンタを使用し、かつ
数サイクル、例えば2L−サイクルにわたつて平均
を行うとき、あたかも2L+K−状態の非常に早いカ
ウンタが使用されるのと同じ正確さが得られる
が、それにおいて引き続く平均はない。この関係
を示すことは比較的簡単である。この方法を行う
ために、一定ベースで、すなわち各サイクルの後
ごとにまたは各出力時刻ごとに平均値が引き続き
再形成されなければならない。一定の実際の平均
値の引き続く形成はまた、ここに開示された方法
の部分を形成する。
度をもつて、入力信号の１つのエツジと出力信号
の１つのエツジとの間の時間測定を行うことであ
り、その結果は次に引き続くクロツク時間測定の
値の助けによつて平均することによつて改善され
る。このことは使用可能な制限内で測定時間を増
加するけれども、この測定の正確さは努力および
経費に対して不釣合に増加する。2K−状態のよう
な制限された解像度を有する、例えば普通の方法
と比較してゆつくりしたカウンタを使用し、かつ
数サイクル、例えば2L−サイクルにわたつて平均
を行うとき、あたかも2L+K−状態の非常に早いカ
ウンタが使用されるのと同じ正確さが得られる
が、それにおいて引き続く平均はない。この関係
を示すことは比較的簡単である。この方法を行う
ために、一定ベースで、すなわち各サイクルの後
ごとにまたは各出力時刻ごとに平均値が引き続き
再形成されなければならない。一定の実際の平均
値の引き続く形成はまた、ここに開示された方法
の部分を形成する。
第１図は、引き続き説明される用語、計数周波
数および制御周波数をもたらすことによつて時間
的に可変の走査速度の場合と同様、出力走査速度
に対する入力走査速度の可能なすべての比を單一
的な態様で処理されることを可能とする方法をブ
ロツク図で示している。簡單化された形態でブロ
ツク図は、制御周波数および計数周波数を相応し
て作り出すための４つの必須の構成要素を有して
いる。これら４つの構成要素は、反転スイツチ４
０と、計数回路４１と、一時記憶回路４２と、決
定ロジツク４３とである。決定ロジツク４３は非
常に簡單化された形態で示される反転スイツチ４
０を制御し、その反転スイツチ４０に入力走査周
波数および出力サンプリング周波数が与えられ
る。混乱を避けるために、入力信号Ｅすなわち入
力走査周波数は、そのサンプル値および周波数に
ついて完全に既知であるが、出力信号Ａすなわち
出力サンプリング周波数からは、第１の信号Ｅの
サンプルに関連したサンプル周波数および位相シ
フトだけが既知であり、サンプルの値は既知でな
いという事実に気付かなければならない。反転ス
イツチの出力には、制御周波数Ｓおよび計数周波
数Ｚが得られる。反転スイツチ４０は、２−オン
−１マルチプレクサを用いて構成されるのが有利
であり、そのように構成すれば、反転スイツチ４
０の入力の１つに与えられる信号の一方が、計数
周波数Ｚとして選択され、他方が制御周波数Ｓと
して指定される。反転スイツチの位置は、計数回
路４１の入力に並列形態で直接読み取られる実際
のサンプリング周波数の大きさと、一時記憶回路
すなわちストア４２に記憶されたスイツチ４０の
前のスイツチ状態とによつて決定される。決定ロ
ジツク４３は正確な反転スイツチの位置が存在す
るデータの関数として使用されているということ
を確実にする。
数および制御周波数をもたらすことによつて時間
的に可変の走査速度の場合と同様、出力走査速度
に対する入力走査速度の可能なすべての比を單一
的な態様で処理されることを可能とする方法をブ
ロツク図で示している。簡單化された形態でブロ
ツク図は、制御周波数および計数周波数を相応し
て作り出すための４つの必須の構成要素を有して
いる。これら４つの構成要素は、反転スイツチ４
０と、計数回路４１と、一時記憶回路４２と、決
定ロジツク４３とである。決定ロジツク４３は非
常に簡單化された形態で示される反転スイツチ４
０を制御し、その反転スイツチ４０に入力走査周
波数および出力サンプリング周波数が与えられ
る。混乱を避けるために、入力信号Ｅすなわち入
力走査周波数は、そのサンプル値および周波数に
ついて完全に既知であるが、出力信号Ａすなわち
出力サンプリング周波数からは、第１の信号Ｅの
サンプルに関連したサンプル周波数および位相シ
フトだけが既知であり、サンプルの値は既知でな
いという事実に気付かなければならない。反転ス
イツチの出力には、制御周波数Ｓおよび計数周波
数Ｚが得られる。反転スイツチ４０は、２−オン
−１マルチプレクサを用いて構成されるのが有利
であり、そのように構成すれば、反転スイツチ４
０の入力の１つに与えられる信号の一方が、計数
周波数Ｚとして選択され、他方が制御周波数Ｓと
して指定される。反転スイツチの位置は、計数回
路４１の入力に並列形態で直接読み取られる実際
のサンプリング周波数の大きさと、一時記憶回路
すなわちストア４２に記憶されたスイツチ４０の
前のスイツチ状態とによつて決定される。決定ロ
ジツク４３は正確な反転スイツチの位置が存在す
るデータの関数として使用されているということ
を確実にする。
決定ロジツクの詳細に入ることなく、例えば認
められかつ相応して変換されなければならない、
以下にしばしば生ずる場合を論ずることが必要で
ある： ａ） 入力走査周波数は常に出力走査周波数より
もかなり大きく、その場合において制御周波数
は入力走査周波数と同一でありかつ計数周波数
は明確に定義された関連によつて出力走査周波
数と同一である。
められかつ相応して変換されなければならない、
以下にしばしば生ずる場合を論ずることが必要で
ある： ａ） 入力走査周波数は常に出力走査周波数より
もかなり大きく、その場合において制御周波数
は入力走査周波数と同一でありかつ計数周波数
は明確に定義された関連によつて出力走査周波
数と同一である。
ｂ） 入力走査周波数は常に出力走査周波数より
も低く、その場合において制御周波数は出力走
査周波数と同一であり、計数周波数は定義され
た関連によつて入力走査周波数と同一である。
も低く、その場合において制御周波数は出力走
査周波数と同一であり、計数周波数は定義され
た関連によつて入力走査周波数と同一である。
時間的に一定の走査速度の場合において、計数
周波数は常に制御周波数より低い。それ故第１図
の回路位置において制御または計数周波数として
入力および出力走査周波数の入力データに依存す
る宣言がある。
周波数は常に制御周波数より低い。それ故第１図
の回路位置において制御または計数周波数として
入力および出力走査周波数の入力データに依存す
る宣言がある。
第２Ａ図は、計数信号Ｚのパルスの前縁もしく
は前エツジと、該計数信号Ｚのパルスの実際のエ
ツジのすぐ後に生じる制御信号Ｓの最初のパルス
の前縁もしくは前エツジとの間の時間間隔である
時間差の概念の定義を示している。この時間差は
計数周波数の関数として、すなわち計数サイクル
中に計数された計数信号Ｚのパルスの数として定
義される。時間差はこの番号の整数部分として表
わされている。それ故、第２Ａ図において一番上
の時間軸には、簡單のために１として選ばれてい
る計数パルス間隔をもつた計数周波数のプロツト
が示されており、その下の時間軸では計数周波数
のパルス間隔よりも小さいパルス間隔をもつた制
御周波数がプロツトされている。時間的に一定の
走査速度の場合においては、計数周波数が制御周
波数よりも低くなければならないということが指
摘されている。走査回数１，２，３などが一番下
の時間軸にプロツトされている。
は前エツジと、該計数信号Ｚのパルスの実際のエ
ツジのすぐ後に生じる制御信号Ｓの最初のパルス
の前縁もしくは前エツジとの間の時間間隔である
時間差の概念の定義を示している。この時間差は
計数周波数の関数として、すなわち計数サイクル
中に計数された計数信号Ｚのパルスの数として定
義される。時間差はこの番号の整数部分として表
わされている。それ故、第２Ａ図において一番上
の時間軸には、簡單のために１として選ばれてい
る計数パルス間隔をもつた計数周波数のプロツト
が示されており、その下の時間軸では計数周波数
のパルス間隔よりも小さいパルス間隔をもつた制
御周波数がプロツトされている。時間的に一定の
走査速度の場合においては、計数周波数が制御周
波数よりも低くなければならないということが指
摘されている。走査回数１，２，３などが一番下
の時間軸にプロツトされている。
対応する時間差d1，d2，d3，…などは、一番下
の時間軸の上にプロツトされている。かかる時間
差は、計数周波数Ｚに対応する時間点において開
始し、制御周波数Ｓに対応する時間点において終
了する。一番下の時間軸には、制御信号Ｓのサン
プリング時刻もしくは時間点が示されている。こ
れは、どの時間差が得られるかを示すだけであ
り、それら時間差がいかに得られるかは示されて
いない。というのは、このプロセスのために残さ
れた未だ多くのステツプがあるからである。時間
差を得るためのプロセスは、再度、第２Ｂ図のテ
ーブルもしくは表に表形態で示されており、第２
Ｂ図におけるサンプリング時刻１，２，３，…，
５は、第２Ａ図の一番下の時間軸における制御信
号Ｓのサンプリング時間点もしくはサンプリング
時刻に対応している。時間的に一定の走査速度の
場合におけるテーブルの第２欄である平均のため
の開始値は各々の場合において、計数周波数のパ
ルス間隔１に関連した制御周波数のパルス間隔の
制御周波数の90％に対応している。次の２つの欄
は第３図の回路と関係して説明されるデータに関
しているが、そこにプロツトされた数値からそれ
らは求められる時間差d1〜d5と同一でなければな
らないということが明らかである。
の時間軸の上にプロツトされている。かかる時間
差は、計数周波数Ｚに対応する時間点において開
始し、制御周波数Ｓに対応する時間点において終
了する。一番下の時間軸には、制御信号Ｓのサン
プリング時刻もしくは時間点が示されている。こ
れは、どの時間差が得られるかを示すだけであ
り、それら時間差がいかに得られるかは示されて
いない。というのは、このプロセスのために残さ
れた未だ多くのステツプがあるからである。時間
差を得るためのプロセスは、再度、第２Ｂ図のテ
ーブルもしくは表に表形態で示されており、第２
Ｂ図におけるサンプリング時刻１，２，３，…，
５は、第２Ａ図の一番下の時間軸における制御信
号Ｓのサンプリング時間点もしくはサンプリング
時刻に対応している。時間的に一定の走査速度の
場合におけるテーブルの第２欄である平均のため
の開始値は各々の場合において、計数周波数のパ
ルス間隔１に関連した制御周波数のパルス間隔の
制御周波数の90％に対応している。次の２つの欄
は第３図の回路と関係して説明されるデータに関
しているが、そこにプロツトされた数値からそれ
らは求められる時間差d1〜d5と同一でなければな
らないということが明らかである。
従つて、所望の時間差は計数動作からの結果だ
けでなく、その後の平均および蓄積動作からも得
られなければならないということが分かる。
けでなく、その後の平均および蓄積動作からも得
られなければならないということが分かる。
第３図は、入力信号のパルス及び出力信号のサ
ンプリング時刻のパルス間の時間差測定するため
の必須の作用の構成要素を示すブロツク図であ
る。これらの基本の構成要素は位相ロツクループ
（PLL）４４と直列接続された計数回路４５とを
備えている。これらの２つの回路ブロツクは一緒
になつて第１図の計数回路４１を形成している。
２つの入力ＺおよびＳは計数周波数および制御周
波数を与えられる。計数回路の出力は、実際の制
御サイクルに対する測定値から2L−値にわたつ
て平均するための回路４６に導き、その出力を経
て制御サイクルの実際の平均値に対するデータが
アキユムレータ回路４７に与えられる。ストア４
８のループ接続はアキユムレータ回路４７と関連
される。計数周波数は2K、例えばPLL回路４４の
助けによつて１：28の係数によつて増加される。
計数回路４１において、計数周波数は、PLL回
路４４の助けによつて2Kの係数だけ、例えば１：
28すなわち１／28だけ増加される。この増加され
た計数周波数の場合、測定された時間点を２進形
態で表わすことが一層便宜的であり、第２Ｂ図の
２欄において、その値は整数値として表わされ得
る。このようにして得られた現時点の速いサンプ
リング・シーケンスは、計数回路４５のクロツク
もしくはタイミング入力に与えられる。計数回路
４１の部分を形成する計数回路４５は、この時点
で、制御信号Ｓのパルス・エツジが開始／停止入
力に現われるまでの間だけ計数を行う。パルス・
エツジが現われた時点で、計数値は、算術平均回
路４６に供給され、それと同時に計数回路はリセ
ツトされる。制御信号Ｓのパルスの各対応のエツ
ジ（すなわち各開始エツジ〔前縁〕もしくは各終
端エツジ〔後縁〕）の後に、すなわち各制御サイ
クルの後に、新しい平均値が２進形態で平均回路
４６の出力に現われる。この平均値は、平均回路
４８により前に発生された時間差の値と一緒に、
アキユムレータ４７に供給され、該アキユムレー
タ４７の出力には、所望の時間差が現われる。時
間差の結果もまた再びストア４８に与えられ、そ
れ故この値は以下の制御エツジを測定する時新し
い時間差を計算するために使われることができ
る。計算は時間差に対する最下位の（Ｋ＋Ｌ）−
ビツトのみを取るのでアキユムレータのオーバー
フローは重要でない。これにおいて2Lは平均が生
ずるサイクルの数であり、2KはPLL４４による走
査速度の増加係数である。時間差の測定の間の最
初の状態もまた重要でなく、それ故ストア４８は
常に値零で開始される。
ンプリング時刻のパルス間の時間差測定するため
の必須の作用の構成要素を示すブロツク図であ
る。これらの基本の構成要素は位相ロツクループ
（PLL）４４と直列接続された計数回路４５とを
備えている。これらの２つの回路ブロツクは一緒
になつて第１図の計数回路４１を形成している。
２つの入力ＺおよびＳは計数周波数および制御周
波数を与えられる。計数回路の出力は、実際の制
御サイクルに対する測定値から2L−値にわたつ
て平均するための回路４６に導き、その出力を経
て制御サイクルの実際の平均値に対するデータが
アキユムレータ回路４７に与えられる。ストア４
８のループ接続はアキユムレータ回路４７と関連
される。計数周波数は2K、例えばPLL回路４４の
助けによつて１：28の係数によつて増加される。
計数回路４１において、計数周波数は、PLL回
路４４の助けによつて2Kの係数だけ、例えば１：
28すなわち１／28だけ増加される。この増加され
た計数周波数の場合、測定された時間点を２進形
態で表わすことが一層便宜的であり、第２Ｂ図の
２欄において、その値は整数値として表わされ得
る。このようにして得られた現時点の速いサンプ
リング・シーケンスは、計数回路４５のクロツク
もしくはタイミング入力に与えられる。計数回路
４１の部分を形成する計数回路４５は、この時点
で、制御信号Ｓのパルス・エツジが開始／停止入
力に現われるまでの間だけ計数を行う。パルス・
エツジが現われた時点で、計数値は、算術平均回
路４６に供給され、それと同時に計数回路はリセ
ツトされる。制御信号Ｓのパルスの各対応のエツ
ジ（すなわち各開始エツジ〔前縁〕もしくは各終
端エツジ〔後縁〕）の後に、すなわち各制御サイ
クルの後に、新しい平均値が２進形態で平均回路
４６の出力に現われる。この平均値は、平均回路
４８により前に発生された時間差の値と一緒に、
アキユムレータ４７に供給され、該アキユムレー
タ４７の出力には、所望の時間差が現われる。時
間差の結果もまた再びストア４８に与えられ、そ
れ故この値は以下の制御エツジを測定する時新し
い時間差を計算するために使われることができ
る。計算は時間差に対する最下位の（Ｋ＋Ｌ）−
ビツトのみを取るのでアキユムレータのオーバー
フローは重要でない。これにおいて2Lは平均が生
ずるサイクルの数であり、2KはPLL４４による走
査速度の増加係数である。時間差の測定の間の最
初の状態もまた重要でなく、それ故ストア４８は
常に値零で開始される。
第３図と関連して再度第２Ｂ図を参照すると、
時間差の形成が４つの欄の助けによつて表わされ
ている。計数周波数および制御周波数は時間的に
一定であり、そして９：10の比であるということ
が例えば仮定されている。デイジタル回路は２進
数で動作するけれども、計算方法は図では十進法
で表わされており、このことは原理を何も変更し
ていない。
時間差の形成が４つの欄の助けによつて表わされ
ている。計数周波数および制御周波数は時間的に
一定であり、そして９：10の比であるということ
が例えば仮定されている。デイジタル回路は２進
数で動作するけれども、計算方法は図では十進法
で表わされており、このことは原理を何も変更し
ていない。
計算は第３図のアキユムレータ４７およびスト
ア４８によつて行われる。走査周波数がここでは
一定であるので、平均ユニツト４６は常に同じ値
0.9を供給し、これはテーブルの第２欄から集め
られ得る。ストア４８は任意の形態で値零で開始
され、時間差の形成中に一定の加算が重要でな
く、計数信号に対する制御信号の一定の遅延に対
応しているだけである。第２Ｂ図のテーブルの最
後の欄において、時間差が最下位ビツト（LSB）
の形態で示されている。最上位のビツト（MSB）
は使用されず、記号削除によつて示されている。
終りから２番目の欄はストア４８の最初の値を示
し、そのストア４８内において実際の時間差の値
に対して１つの走査点によつて常に変位された前
の値が生じる。それ故、この例において求められ
た時間差は、d1＝0.9、d2＝0.8、d3＝0.7、d4＝
0.6、d5＝0.5である。
ア４８によつて行われる。走査周波数がここでは
一定であるので、平均ユニツト４６は常に同じ値
0.9を供給し、これはテーブルの第２欄から集め
られ得る。ストア４８は任意の形態で値零で開始
され、時間差の形成中に一定の加算が重要でな
く、計数信号に対する制御信号の一定の遅延に対
応しているだけである。第２Ｂ図のテーブルの最
後の欄において、時間差が最下位ビツト（LSB）
の形態で示されている。最上位のビツト（MSB）
は使用されず、記号削除によつて示されている。
終りから２番目の欄はストア４８の最初の値を示
し、そのストア４８内において実際の時間差の値
に対して１つの走査点によつて常に変位された前
の値が生じる。それ故、この例において求められ
た時間差は、d1＝0.9、d2＝0.8、d3＝0.7、d4＝
0.6、d5＝0.5である。
第４図は回路部分４６を詳細に示しており、そ
の回路は測定された制御サイクルの平均に対する
ブロツク表示である。2L−走査値によつて遅らさ
れた前の入力語はＫビツト長さの入力語から差引
かれる。前の制御サイクルで決定された出力結果
は中間結果に加えられる。この加算の結果は実際
に平均された出力結果を表し、それは第３図のア
キユムレータ４７に与えられそして（Ｌ＋Ｋ）−
ビツトによつて表わされる。この回路が作るまで
2L−走査値を待つ事が必要である。これは時間平
均距離を作り出す遅延線５０によつて得られる。
負の符号をもつて遅延線５０の出力は加算ノード
に導かれ、その加算ノードは、計数回路４５から
の実際の制御サイクルのための信号を、正の符号
をもつた別の入力に受ける。別の遅延線５１は１
つの走査値によつて実際の平均値を遅らし、それ
は事実正の符号をもつて加算ノード５５に与えら
れる前の平均値に帰結する。ほぼ50KHzの走査周
波数をもつて例えば2-15の正確さで時間差を決定
するために、計数周波数はPLL４４の助けによ
つて256ずつ、すなわちＫ＝８で増加されること
ができ、続いて平均が128の走査された値すなわ
ちＬ＝７にわたつて生ずる。計数回路５１２まで
を計数し、そしてアキユムレータは16ビツトを有
する。制御サイクルは約20ミリ秒続き、そして達
成し得る正確さはほぼ300ピコ秒である。この実
施例によれば最初の時間差の測定に関連した重要
でない遅延は2.56ミリ秒である。
の回路は測定された制御サイクルの平均に対する
ブロツク表示である。2L−走査値によつて遅らさ
れた前の入力語はＫビツト長さの入力語から差引
かれる。前の制御サイクルで決定された出力結果
は中間結果に加えられる。この加算の結果は実際
に平均された出力結果を表し、それは第３図のア
キユムレータ４７に与えられそして（Ｌ＋Ｋ）−
ビツトによつて表わされる。この回路が作るまで
2L−走査値を待つ事が必要である。これは時間平
均距離を作り出す遅延線５０によつて得られる。
負の符号をもつて遅延線５０の出力は加算ノード
に導かれ、その加算ノードは、計数回路４５から
の実際の制御サイクルのための信号を、正の符号
をもつた別の入力に受ける。別の遅延線５１は１
つの走査値によつて実際の平均値を遅らし、それ
は事実正の符号をもつて加算ノード５５に与えら
れる前の平均値に帰結する。ほぼ50KHzの走査周
波数をもつて例えば2-15の正確さで時間差を決定
するために、計数周波数はPLL４４の助けによ
つて256ずつ、すなわちＫ＝８で増加されること
ができ、続いて平均が128の走査された値すなわ
ちＬ＝７にわたつて生ずる。計数回路５１２まで
を計数し、そしてアキユムレータは16ビツトを有
する。制御サイクルは約20ミリ秒続き、そして達
成し得る正確さはほぼ300ピコ秒である。この実
施例によれば最初の時間差の測定に関連した重要
でない遅延は2.56ミリ秒である。
第５図は算術平均および累積動作がいかに行わ
れるかの一例を詳細に示す。それは平均ユニツト
４６とアキユムレータユニツト４７とに関係して
いる。全ての動作は商業的に入手可能な算術ロジ
ツクユニツト（ALU）の助けによつて行われ、
その目的のために母線構造がデータ伝送のために
使用されている。
れるかの一例を詳細に示す。それは平均ユニツト
４６とアキユムレータユニツト４７とに関係して
いる。全ての動作は商業的に入手可能な算術ロジ
ツクユニツト（ALU）の助けによつて行われ、
その目的のために母線構造がデータ伝送のために
使用されている。
計数回路４５からのデータはレジスタ６０を経
て16ビツト母線６８に行く。求められた時間差
は、これも16ビツト母線に接続されているレジス
タ６１の出力に現われる。ALU６４もまたレジ
スタ６２および６３を横切つて母線に接続されて
おり、マイクロプログラムに従つて必要な算術動
作を連続的に行う。平均ユニツト４６内の遅延線
５０は外部のストア５０でもつて実現され、簡単
なALU６４ではない。ストア５０はレジスタ６
６および６７によつて16ビツト母線６８に接続さ
れる。
て16ビツト母線６８に行く。求められた時間差
は、これも16ビツト母線に接続されているレジス
タ６１の出力に現われる。ALU６４もまたレジ
スタ６２および６３を横切つて母線に接続されて
おり、マイクロプログラムに従つて必要な算術動
作を連続的に行う。平均ユニツト４６内の遅延線
５０は外部のストア５０でもつて実現され、簡単
なALU６４ではない。ストア５０はレジスタ６
６および６７によつて16ビツト母線６８に接続さ
れる。
２つの走査された信号の走査時間の間の時間差
を測定するための説明した方法は、測定される上
述の型の時間依存量の基準が基本として使用され
るようなすべての適用に適している。それ故、例
えばデイジタル速度制御が行われ得る。
を測定するための説明した方法は、測定される上
述の型の時間依存量の基準が基本として使用され
るようなすべての適用に適している。それ故、例
えばデイジタル速度制御が行われ得る。
２つの信号シーケンス以上を比較する時、２つ
の信号シーケンスの第１の比較結果は、基準とし
て第３の信号シーケンスと比較され、２つの間の
時間差が測定される。同じ方法で、順序を入れ換
えた形態または所望の順序のいずれかでの信号シ
ーケンスを比較することが可能である。
の信号シーケンスの第１の比較結果は、基準とし
て第３の信号シーケンスと比較され、２つの間の
時間差が測定される。同じ方法で、順序を入れ換
えた形態または所望の順序のいずれかでの信号シ
ーケンスを比較することが可能である。
第１図は、入力および出力走査周波数の関数と
して計数周波数および制御周波数を決定するため
に使用される、この発明の回路装置の一部を示す
ブロツク回路図、第２Ａ図および第２Ｂ図は時間
差の概念を論じるためのグラフ、第３図は時間測
定を行うための回路装置の別の部分を示すブロツ
ク回路図、第４図は測定された制御サイクルを平
均するための回路装置を示すブロツク回路図、第
５図は、平均および累積と関連して算術動作を行
うための回路装置を示すブロツク回路図である。
図において、４０は反転スイツチ、４１は計数回
路、４２は一時記憶回路、４３は決定ロジツク、
４４はPLL、４５は計数回路、４６は算術平均
回路、４７はアキユムレータ回路、４８はスト
ア、５０は遅延線、５１は遅延線、６０，６１，
６２，６３はレジスタ、６４はALU、６６，６
７はレジスタ、６８は母線である。
して計数周波数および制御周波数を決定するため
に使用される、この発明の回路装置の一部を示す
ブロツク回路図、第２Ａ図および第２Ｂ図は時間
差の概念を論じるためのグラフ、第３図は時間測
定を行うための回路装置の別の部分を示すブロツ
ク回路図、第４図は測定された制御サイクルを平
均するための回路装置を示すブロツク回路図、第
５図は、平均および累積と関連して算術動作を行
うための回路装置を示すブロツク回路図である。
図において、４０は反転スイツチ、４１は計数回
路、４２は一時記憶回路、４３は決定ロジツク、
４４はPLL、４５は計数回路、４６は算術平均
回路、４７はアキユムレータ回路、４８はスト
ア、５０は遅延線、５１は遅延線、６０，６１，
６２，６３はレジスタ、６４はALU、６６，６
７はレジスタ、６８は母線である。
Claims (1)
- 【特許請求の範囲】 １ 第１および第２の信号のパルスエツジ間の時
間差を測定する方法であつて、 前記時間差が測定されるべき時間点の周波数よ
りも実質的に高くかつ前記第１の信号のパルスエ
ツジの周波数に比例する周波数を有するパルス・
シーケンスを提供する段階と、 前記第２の信号の２つのパルスエツジにより限
定される時間間隔内で与えられる前記パルス・シ
ーケンスのパルス数を測定する段階と、 複数の前記時間間隔中に測定された前記パルス
数の平均値を創設する段階と、 一対の平均値を一緒に加算する段階と、 前記加算する段階から得られる結果に関連する
予め設定された値を限定する段階と、 前記平均値を加算することから得られた前記結
果が前記予め設定された値よりも大きいときに、
該結果から前記予め設定された値を差し引く段階
と、 を含んだ第１および第２の信号のパルスエツジ間
の時間差を測定する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CH476/82-2 | 1982-01-26 | ||
| CH47682 | 1982-01-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58133061A JPS58133061A (ja) | 1983-08-08 |
| JPH0430215B2 true JPH0430215B2 (ja) | 1992-05-21 |
Family
ID=4187873
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58010045A Granted JPS58133061A (ja) | 1982-01-26 | 1983-01-26 | 第１および第２の信号のパルスエッジ間の時間差を測定する方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4564918A (ja) |
| EP (1) | EP0084592B1 (ja) |
| JP (1) | JPS58133061A (ja) |
| AT (1) | ATE19570T1 (ja) |
| DE (1) | DE3270868D1 (ja) |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3477535D1 (en) * | 1983-10-06 | 1989-05-03 | Studer Willi Ag | Method and device to convert a sampled input signal sequence into a sampled output signal sequence |
| GB8421378D0 (en) * | 1984-08-23 | 1984-09-26 | British Broadcasting Corp | Variable speed replay |
| US4613951A (en) * | 1984-10-11 | 1986-09-23 | Hewlett-Packard Company | Time interval measuring apparatus and method |
| US4689744A (en) * | 1985-01-14 | 1987-08-25 | Halliburton Company | Control method for a recording device |
| JP2600236B2 (ja) * | 1987-12-29 | 1997-04-16 | ソニー株式会社 | サンプリング周波数変換回路 |
| US4939659A (en) * | 1988-01-15 | 1990-07-03 | Allied-Signal, Inc. | Speed/rpm transmitting device |
| GB8805105D0 (en) * | 1988-03-03 | 1988-03-30 | Scan Technologies Ltd | Improvements relating to instruments |
| US5091870A (en) * | 1988-05-27 | 1992-02-25 | Ncr Corporation | Apparatus for measuring the speed of transmission of digital characters |
| JP2711111B2 (ja) * | 1988-07-29 | 1998-02-10 | 株式会社日立製作所 | データ処理装置、計測方法及び制御方法 |
| US5218693A (en) * | 1988-07-29 | 1993-06-08 | Hitachi, Ltd. | Timer unit and data processing apparatus including the same |
| US4974180A (en) * | 1989-01-27 | 1990-11-27 | Honeywell Inc. | Method and apparatus for testing signal quality in a burner control system |
| US4974179A (en) * | 1989-01-27 | 1990-11-27 | Honeywell Inc. | Method and apparatus for preventing race conditions in a control system |
| US4965755A (en) * | 1989-01-27 | 1990-10-23 | Honeywell Inc. | Method and apparatus for monitoring AC input signals |
| US5023816A (en) * | 1989-01-27 | 1991-06-11 | Honeywell Inc. | Method and apparatus for conditioning AC input signals |
| DE4213717A1 (de) * | 1992-04-25 | 1993-10-28 | Asea Brown Boveri | Verfahren zur Ermittlung eines Häufigkeits-Zeitprofils von Ereignissen sowie Vorrichtung zur Durchführung des Verfahrens |
| US5475628A (en) * | 1992-09-30 | 1995-12-12 | Analog Devices, Inc. | Asynchronous digital sample rate converter |
| US5512895A (en) * | 1994-04-25 | 1996-04-30 | Teradyne, Inc. | Sample rate converter |
| US5696708A (en) * | 1995-03-30 | 1997-12-09 | Crystal Semiconductor | Digital filter with decimated frequency response |
| US5652585A (en) * | 1995-04-05 | 1997-07-29 | Crystal Semiconductor Corp. | Multiple function analog-to-digital converter with multiple serial outputs |
| US5719573A (en) * | 1995-06-01 | 1998-02-17 | Cirrus Logic, Inc. | Analog modulator for A/D converter utilizing leap-frog filter |
| US5638010A (en) * | 1995-06-07 | 1997-06-10 | Analog Devices, Inc. | Digitally controlled oscillator for a phase-locked loop providing a residue signal for use in continuously variable interpolation and decimation filters |
| US5777909A (en) * | 1995-12-29 | 1998-07-07 | Crystal Semiconductor Corporation | High pass filter with coefficient switching to improve settling time |
| US5777912A (en) * | 1996-03-28 | 1998-07-07 | Crystal Semiconductor Corporation | Linear phase finite impulse response filter with pre-addition |
| US6356872B1 (en) | 1996-09-25 | 2002-03-12 | Crystal Semiconductor Corporation | Method and apparatus for storing digital audio and playback thereof |
| US6061410A (en) * | 1997-02-27 | 2000-05-09 | Advanced Micro Devices | Frequency ratio estimation arrangement and method thereof |
| US6005901A (en) * | 1997-02-27 | 1999-12-21 | Advanced Micro Devices | Arrangement for asynchronous decimation using a frequency ratio estimator and method thereof |
| US6487573B1 (en) | 1999-03-26 | 2002-11-26 | Texas Instruments Incorporated | Multi-rate digital filter for audio sample-rate conversion |
| SE521462C2 (sv) * | 1999-07-08 | 2003-11-04 | Ericsson Telefon Ab L M | Förfarande och anordning för sändning av information i ett telekommunikationssystem |
| FR2818424B1 (fr) * | 2000-12-20 | 2003-02-28 | St Microelectronics Sa | Procede et systeme d'ajustement d'une temporisation interne ou d'une reference associee dans un circuit integre et circuit integre correspondant |
| AT414175B (de) * | 2003-12-23 | 2006-09-15 | Riegl Laser Measurement Sys | Verfahren zur messung von zeitintervallen |
| SG137726A1 (en) * | 2006-06-06 | 2007-12-28 | Sony Corp | A method and apparatus for measuring distance between a target and a receiver in a ranging system |
| KR101749583B1 (ko) * | 2011-05-30 | 2017-06-21 | 삼성전자주식회사 | 시간차 가산기, 시간차 누산기, 시그마-델타 타임 디지털 변환기, 디지털 위상 고정 루프 및 온도 센서 |
| US11140102B1 (en) * | 2019-03-29 | 2021-10-05 | Verizon Media Inc. | Systems and methods for initiating communication between users based on machine learning techniques |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3611298A (en) * | 1969-03-07 | 1971-10-05 | Computer Transceiver Systems | Data transmission system |
| FR2045661B2 (ja) * | 1969-06-17 | 1973-11-16 | Comp Generale Electricite | |
| US3631343A (en) * | 1970-08-27 | 1971-12-28 | Hewlett Packard Co | Time interval averaging circuit |
| JPS5034366B1 (ja) * | 1971-04-30 | 1975-11-07 | ||
| US3809874A (en) * | 1971-07-30 | 1974-05-07 | Finike Italiana Marposs | Device for calculating the mean value of a succession of data |
| US4085287A (en) * | 1975-12-19 | 1978-04-18 | Neptune Water Meter Company | Data transmitting apparatus |
| US4199817A (en) * | 1977-01-25 | 1980-04-22 | Conkling Laboratories | Digital averager |
| DE2914072C2 (de) * | 1979-04-07 | 1985-06-20 | Kernforschungsanlage Jülich GmbH, 5170 Jülich | Schaltungsanordnung zur Ermittlung der Periodendauer und/oder davon abgeleiteten Größen eines im wesentlichen periodischen Signals |
| US4458206A (en) * | 1981-12-21 | 1984-07-03 | Motorola, Inc. | Circuit for synchronizing the demodulation of phase modulated transmission bursts |
-
1982
- 1982-08-26 EP EP82107843A patent/EP0084592B1/de not_active Expired
- 1982-08-26 DE DE8282107843T patent/DE3270868D1/de not_active Expired
- 1982-08-26 AT AT82107843T patent/ATE19570T1/de not_active IP Right Cessation
-
1983
- 1983-01-21 US US06/459,972 patent/US4564918A/en not_active Expired - Lifetime
- 1983-01-26 JP JP58010045A patent/JPS58133061A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58133061A (ja) | 1983-08-08 |
| EP0084592A1 (de) | 1983-08-03 |
| DE3270868D1 (en) | 1986-06-05 |
| EP0084592B1 (de) | 1986-04-30 |
| US4564918A (en) | 1986-01-14 |
| ATE19570T1 (de) | 1986-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0430215B2 (ja) | ||
| JPH03220814A (ja) | パルス位相差符号化回路 | |
| US8050148B2 (en) | Flash time stamp apparatus | |
| US7930121B2 (en) | Method and apparatus for synchronizing time stamps | |
| JPH0578973B2 (ja) | ||
| EP0177557B1 (en) | Counting apparatus and method for frequency sampling | |
| JPS63190425A (ja) | カウンタ回路 | |
| JPH06284014A (ja) | パルス位相差符号化回路 | |
| JP2590741Y2 (ja) | 半導体試験装置用タイミング発生器 | |
| JPH06347569A (ja) | 周波数逓倍回路及びパルス時間間隔測定装置 | |
| JP3346017B2 (ja) | 物理量検出装置 | |
| CN114967411A (zh) | 一种具备自动复位机制的多级时间数字转换器 | |
| JPH04346069A (ja) | 速度信号生成回路 | |
| JP3196183B2 (ja) | 時間測定装置 | |
| JP2563366B2 (ja) | 信号周期計測装置 | |
| JPH06104740A (ja) | 入力信号のエッジ時刻測定回路及びディジタルｐｌｌ装置 | |
| SU1653153A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
| RU2742710C2 (ru) | Устройство для измерения частоты | |
| RU2037198C1 (ru) | Устройство для определения корреляционной функции | |
| JPS6348456B2 (ja) | ||
| JPH06104741A (ja) | ディジタルｐｌｌ装置 | |
| JP2827446B2 (ja) | 電動機の速度検出方法 | |
| SU594579A2 (ru) | Устройство дл формировани четвертичных последовательностей | |
| JPS59214920A (ja) | パルス周波数演算方式 | |
| SU1177907A1 (ru) | Делитель частоты следовани импульсов |