JPS58133061A - 第１および第２の信号のパルスエッジ間の時間差を測定する方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の分野 この発明％”！ＰＣＭ技術の分野Ｋ１１ｌシ、特に、一
つの走査信号の２つの走査時間の間の（４１１に、走査
速度コンバータの入力および出力走査時間の間の）時間
差ｖｓ定する方法、およびこの方法を実施するための回
路装置に関するものである。

２つの信号の◆青時間の時間差、例えば出力信号の走査
時間と比較された入力信号の走査時間の時間差Ｖｌｌ定
することの課ＩＩ　ｔｚ　ｓ普通計数回路によって湊決
され、この計数回路において、カウンタ用の時間償“号
ｔｘ入力信号の走査速度およびカウンタの開始／停止命
令から引き出されると共に、カウンタ内容の読み出し汀
、出力信号の走査時間に対応する時間信号によって決定
される。この濠の走査速度コンバータはこの目的のため
虻かなりの回路の経費な必要とし、それを１このような
計数回路のタイミングパルス速度が所望の信号品質の結
果として非常に高いからである。もし例えば変換される
ぺ側周波数が約ｊ　ＯＫＨ，であるならば、そしてもし
信号品質が７４ビット形式のものに対応するならば、必
要なタイミングパルス速度・１約／、４０Ｉ［、である
、このように急速に作用する回路は、対応ｊる最高品質
の要素だけから構成され得るのが明らかであるが、他方
いまだに使用され得る回路設計上の重大な制限もある。

この発明の課題は、一つの走査信号％　’１ＩｔＫ走査
速度コンバータの一つのクロック時間の間の時間差を測
定する方法を提供することであり、走査速度コンバータ
は一方では少なくとも／４ビット形式の信号品質に対応
し、他方では普通の速度で動作する容易にλ手可能な集
積回路で構成され得る。それ故、未来のいまだ知られて
いない技術のものである１％に急速な回路を使用する必
［はない。

この発明の課題はまた、次の条件を処理することのでき
る方法を提供することである。

１１つの周波数、例えば入力走査周波数が他の周波数丁
なわち出力走査周波数と同じかまたを１小さく、そして ユ　１つの周波数、例えば入力走査周波数が他のの周波
数すなわち出力周波数よりも大きい。

この発明のさらなる課題は、時間可変走査周波数の場合
でさえも、正確な時間差測定を与える方法な提供するこ
とである。このことを１この方法が一つの周波数の乱雑
周波数応答の場合使用可能であるだろうことを意味する
。

最１１ｅｃこの発明の課題は、この発明の方法を実現す
るための回路装置を提供することである。

実施例 以下、これに制限されるべきでない実施例および図面に
関連してこの発明の詳細な説明する。

詳細な説明入る前に研究の必要な方向付けを行う。例え
ば走査速度コンバータに対する簡翠さのために関連され
たとき、時間差ｖ＃ｌＪ定することの標準の方法は、入
力信号の１つのエツジと出力信号の１つのエツジとの間
のパルスを数え出すことから成る。時間測定がこの時間
差内に、より正確になければならないほど、測定される
べき一つのエツジ間の計数パルスＩ工よす密かつより短
かくなければならない。丁なわち計数パルスの周波数が
高ければ高いほど、カウンタの計数周波数が高くなけれ
ばならない。もし特に解像度に厳密な要求が為されるな
らば、普通の回路に測定される時の計数周波数は不確か
な値を占る。

この発明の基本概念ｔＸ、比較的制限されｔ解像度をも
って、入力信号の１つのエツジと出力信号の１つのエツ
ジとの間の時間測定を行うことであ９％その結果を１次
に引ぎ続くクロック時間測定の値の助けによって平均す
ることによって改善される。このことＩ１使用可能な制
限内で測定時間を増加するけれども、この測定の正確さ
は努力および経費に対して不釣合に増加する。

例えば普通の方法と比較してゆっくりし九カワンタを使
用し、かつ例えば−に−状態の制限され几解像度を有す
る時、数サイクル例えばコム−サイクルにわ友って平均
を行うが、同じ正確Ｌ＋に さは、あたかも−−状態の非常に早いカウンタが使用さ
れ几かのように得られ、それにおいて引き続く平均にな
い。この関係を示すこと＆工比較的簡翠である。この方
法を行うために、平均値が一定基本で、丁なわち各サイ
クルの後にまたは各出力時間ごとに引き続、き再形成さ
れなければならない。一定の実際の平均値の引き続く形
成はＩｔ、ここに開示された方法の部分を形成する。

第２図・工、引き続き説明される用語、計数周波数およ
び制御周波数をもたら丁ことによって時間可変走査速度
の場合と同様、出力走査速度に対する入力走査速度の可
能な丁ぺての比を箪−的な態様で処理されることを可能
とする方法をブロック図で示している。簡軍化され念形
態でブロック図は、制御ＩＩｌ！＠波数および計数周波
ゝ数を相応して作り出てための撃つの必須の構成要素を
有してい・ろ。これらダつの構成要素は、反転スイッチ
参〇と、計数回路４１／と、一時記憶回路ダコと、決定
ロジックダ３とである。決定ロジックダ３は非常に簡軍
化された形態で示されろ反転スイッチ参〇を制御し、そ
の反転スィッチ４ＩＯＫ入力走査周波数および出力走査
周波数が与えられると共にそのスイッチｔＩ０の出力に
与えられ、次にそのスイッチ参〇の出力において制御周
波数および計数周波数が出力される。

反転スイッチ参Ｏは長所的ＶＣヲ了島−オン一ノーマル
チプレクサの助けを借枦て実現され、それ故入力および
出力走査周波数は前記スイッチ４１０に達して、計数お
よび制御周波数がその出力に表れる０反転スイッチ１１
０の位置は、計数回路Ｉｔ／の出力和並列形体で直接読
みとられる奏際の走査周波数と、一時記憶回路丁なわち
ストア参−に記憶されたスイダチ参劇へ前のスイッチ状
ｍつよ（りて決定さ・れぺ。決定ロジックＩＩＪは正確
な反転スイッチの位置が存在するデータの関数として使
用されているということを確実にする。

決定ロジックの詳細に入ることなく、例えば認められか
つ相応して変換されなければならない、以下にしばしば
生ずる場合を論することが必要であＰＪ： ａ）入力走査周波数は常に出力走査周波数よりもかなり
太き（、その場合において制御周波数を工入力走査局波
数と同一でありかつ計数周波数は明確に定義され九関連
によって出力走査周波数と同一である。

ｂ）入力走査周波数は常に出力走査周波数よりも低く、
その場合において制御１１ｗ４波数ｔＸ出力　−された
関連によって入力走査周波数と同一である。

時定数走査速度の場合において、計数周波数は常に制御
周波数より低い、それ故第１図の回路位置において制御
または計数周波数として入力および出力走査周波数の入
力データに依存する宣言がある。第２Ａ図Ｉ工実際の制
御エツジとその実際の制御エツジのあとに丁ぐ生じる第
１の力９ンタエツジとの間の時間である時間差の概念を
定義している。この時間差は計数周波数の関数として定
義され、その目的のために２つの電力番号が計数サイク
ルと関連していり。時間差・工この番号の整数部分とし
て表わされている。それ故、第一八図において一番上の
時間軸には、簡軍のために／として選ばれている計数パ
ルス間隔をもった計数周波数のプロットが示されており
、その下の時間軸でに計数周波数のパルス間隔よりも小
さいパルス間隔をもった制御局波数がプーットされてい
る０時定数走査速度の場合において・；、計数周波数が
制御周波鉱りも低くなければならないということが指摘
されている。

走査回数１．コ、Ｊなどが一番下の時間軸にプロットさ
れている。

対応する時間差ｄ、　　、（１，、ｄ、などは、計数周
波数を参照してかつ走査時間に対応して時間軸上にプロ
ットされている。時間差プ四セ名Ｉ工再び第コＢのテー
ブルにおいて表で示′されている。走査時間／−！は第
一八図の一番下の時間軸のものに対応している０時定数
走査速度の場合におけるテーブルの第１種である平均の
念めの開始０１は各々の場合において、計数周波数のパ
ルス間隔／に関連し九制御周波数のパルス間隔の制御周
波数の９０参に対応している。次の一つの欄は第３図の
回路と関係して説明されるデータに関しているが、そこ
にプロットされた数値からそれらを１求められる時間差
（１，＋（１゜と同一でなければならないということが
明らかである。

第３図は一つのクロック周波数の時間差な測定するため
の必須の作用の構成要素を示すブ四ツタ図である。これ
らの基本の構成要素は位相ロックループ（ＰＬＬ）参参
と直列接続された計数回路＃！とを備えている。これら
一つの回路ブロックは一緒になって第１図の計数回路ｆ
／を形成している。Ｊつの入力２およびＳ　ｔＸ計数数
周数および制御局波数を与えられる。計数回路の出−力
は、実際の制御０″ｆイクルに対するＩＩＩ定値からＪ
Ｌ−値にわたって平均するための回路参４に導き、その
出力を経て制御Ｉすイクルの実際の平均値に対するデー
タがアキエムレータ回路ダクに与えられる。ストアａｔ
のループ接続はアキエムレータ参りと関連される。計数
周波数はＪＫ、例えばＰＩ、Ｌ　回Ｉ！ダダの助けによ
って／ニー〇の係数によって増加される。計数サイクル
はこの係数と関連され、第一八図に示すよ５に！進形態
の時間差を表丁ように働く。このよ５Ｋして得られｔ急
速な走査シーケンスｅｘ計数回路４１３のり讃ツクまた
はタイミング人力に与えられる。出力回路参Ｉの部分を
形成する計数回路ｗＢ工、制御エツジが開始／停止入力
に表れるまでの間のみ計数する。この時刻忙おいて、計
数・工算術平均回路４１４に供給され、それと同時にカ
ウンタＴＩエリセットされる。各制御エツジのあとに、
制御サイクルの期間を有する実質的に新しい平均値が４
進形態で平均回路の出力に表れる。この平均値ｔ’ｓ時
間差の前の値と一緒にアキエムレータ４１７に供給され
、そのアキュムレータダクの出力において所望の時間差
を生ずる。時間差の結果もまた再びストアｗｅＫ与えら
れ、それ故この値は以下の制御エツジを測定する時折し
い時間差を計算する念めに使われることができる。計算
Ｉ″Ｌ時間差に対″ｔｏ最下位の（Ｋ＋Ｌ）−ビットの
みを取るのでアキエムレータのオーバーフローは重要で
ない。これにおいてコＬ６エ平均が生ずるサイクルの数
であり、−にはＰＬＬ　　びりによる走査速度の増加係
数である。時間差の測定の間の最初の状態もまた重要で
なく、それ故ストアｕＢｘ常に値零で開始される。

第ＪＩＩと関連して再度第ＪＢを参照すると、時間差の
形成が参つの欄の助は忙よって表わされている。計数周
波数および制御周波数は時定数および？：１０の比であ
るということが例えば仮定されている。ディジタル回路
は一進数で動作するけれども、計算方法は図では十進法
で表わされており、このことｔ】Ｗ埋を何も変更してい
ない。

計算＋ｘ　ｔｌｉ　ｓ図のアキュムレータダクおよびス
トアｆｆによって行われる。走査周波数がここで・ニ一
定であるので、平均ユニットダ６は常に同じ値０．９を
供給し、これ會エテーブルの第１種から集められ得る。

ストア＊ｔｔｘ任意の形態で値零で開始され、時間差の
形成中に一定の加算が重要でなく、計数信号に対丁も制
−信号の一定の遅ｌ！に対応しているだけである。第１
Ｂ図のテーブルの最後の欄において１時間差が最下位ピ
ッ）　（Ｌ８Ｂ）の形態で示されていり、最上位のピッ
）（Ｍ２Ｒ）ｔＸ使用されず、記号削除によって示され
ている。終りから一番目の欄はストア４Ｉｔの最初の値
を示し、そのストアミｔ円において実際の時間差の＠に
対して１つの渚査膚によって常に変位された前の値が生
じる。それ故、この例において求められた時間差は、ｄ
　　＝０．９、ａ、＝ｏ、ｔ％（１，＝０．７、（１，
；＝０．４、ｄ　　＝０．ｊ　　である。

藝 第ダ図は回路部分４１＆を詳細に示しており、その回路
は測定された１ｌｆｆ制御サイクルの平均に対するブロ
ック表示であり。１Ｌ−走査値によって遅らされた前の
入力語はにビット長さの入力語から差引れる。前の制御
サイクルで決定され次出力結果を１中間結果に加えられ
る。この加算の結果は実際に平均された出力結果を表し
、それを１第Ｊ図のアキエムレータ４１７に与えられそ
して（Ｌ十Ｋ）−ビットによって表わされる。この回路
が作るまで−１−走査値を待つ事が必要である。これは
時間平均距離を作り出て遅延線５Ｏｖｃよつ（得られる
。負の符号をもつ【遅延ＩｋＳθの出力１ｍ加算ノード
に導かれ、その加算ノードは、計数回路ｔｉｓからの実
際の制御サイクルのための信号を、正の符号なもった別
の入力に受ける。別の遅延線ｊ／ｌ工１つの走査値によ
って実際の平均値を遅らし１．それを工事実正の符号′
をもって加算ノード１ｔｉｌｃ与えられる前の平均値に
＃ｉ結する。はぼ！ＯＫＨ，の走査周波数をもって例え
ば−一１５　　の正確さで時間差を決定するために、計
数周波数をｌＰＬＬ　　４１ダの助けによってコｊ４ず
つ１丁なわちに＝ｔで増加されることができ、続いて平
均がｌコｌの走査された値すなわちＬ＝７にわたって生
ずる。計数回路Ｓ／Ｊまでを計数し、そしてアキュムレ
ータを工／４ビットな有する。制御サイクルをＩ約−〇
ミリ秒続き、そして達成し得る正確さ＆ＸはぼＳＯＯピ
コ秒である。この実施例によれば最初の時間差の測定に
関連した重要でない遅延は↓ｊ６ぼり秒である。

第Ｓ図は算術平均および累積動作がいかに行われるかの
一例を詳細に示す、それ舎工平均ユニツ）＄４とアキュ
ムレータユニットダ７とに関係している。全ての動作を
工商業的に入手可能な算術ロジックエニツ）（ＡＬＵ）
の助けによって行われ、その目的のために母線構造がデ
ータ伝送のために使用されている。

計数回路ダ！からのデータＩエレジスタ４ｏを経て７６
ビツト母線＆ｔＫ行＜０．求められた時間差ヲ１．これ
も７６ビツト母線に接続されているレジスタ６／の出力
に現われる。ＡＬＵ４４Ｉもまたレジスタ６コおよび４
Ｊを槽切って母線に接続されており、マイクロプログラ
ムに従って必要な算術動作を連続的に行う。平均ユニッ
ト４１！６円の遅延線５ｏｂｓ外部のストアＳＯでもっ
て実現され、簡単なＡＬＵ　　Ａダではない。ストア３
０はレジスタ６６および６７によって７６ビツト母Ｈｂ
ｔに接続される。

一つの走査された信号の走査時間の間の時間差な測定す
るための説明した方法は、測定される上述の型の時間依
存量の基準が基本として使用されるようなすべての適用
に適している。それ故、例えばディジタル速度制御が行
われ得心。

コ９の信号シーケンス以上を比較する時、コとして第Ｊ
の信号シーケンスと比較され、２つの間の時間差が測定
される。同じ方法で、順序を入れ換えた形態または所望
の順序のいずれかで別の信号シーケンスを比較すること
が可能である。

【図面の簡単な説明】

第１図は、入力および出方走査周波数の関数として計数
周波数および制御周波数を決定するため虻使用される、
この発明の回路装置の一部を示すブロック回路図、第Ｊ
Ａ図および第１８図は時間差の概念を−じるためのグラ
フ、第３図は時間測定を行うｔめの回路装置の別の部分
を示すブロック回路図、第ダ図は測定された制御サイク
ルを平均する九めの回路装置を示すブロック回路図、第
５ｒＩＡは、平均および累積と関連して算術動作を行う
ための回路装置な示すブロック回路図である。図におい
て、す。會工反転スイッチ、＃１６ｘ計数回路、＜１１
Ｊは一時紀憶回路、ｆＪは決定ロジック、炉４ＩはＰＬ
Ｌ、＄１　ｊは計数回路、４１６は算術平均回路ｓ４’
？＋’Ｘアキエムレータ回路、＃Ｉはストア、！ｏは遅
篭線、ｊ／を１遅延線、ｔｏ、ｔｉ、ｔコ、６Ｊはレジ
スタ、６ｑはＡＬＵ％６４，４りはレジスタ、６ｔは母
線である。

Claims (1)

1. 【特許請求の範囲】 （Ｉｌｌ／のパルスエツジの到着から第２のパルスエツ
   ジの到着までの時間中、等間隔の時間パルｘｔ計ａする
   段階と、一つの特定のパルスエツジ間の間隔中に計数さ
   れる等間隔一時間パルスの部分と、一つのパルスエツジ
   間の直ぐ前の間隔の等間隔時間パルスの部分とを平均し
   、制御サイクルの実際の平均値を与える段階と、罰の制
   御サイクルの平均値と一緒に制御サイクルの実１ｉア平
   均値を累積する段階とを含んだ、Ｊつの走査される信号
   の走査点の間の時間差を測定する方法。 偉）　走査速度コンバータの入力および出力走査時間の
   間の時間差を測定する九めに、さらに、＆）制御局波数
   処理または計数周波数処理のために入力走査周波数およ
   び出力走査周波数を適用する段階と、 ｂ）前記適用から生じた計数周波数を増加する段階と。 を含んだ特許請求の範囲第１項記載の２つの走査される
   信号の走査点の間の時間差を測定する方法。 （３）時間差を決定する九めに測定される。より高い周
   波数が、制御周波数処理と、計数周波数処理のための他
   の周波数とに対して適用される特許請求の範囲第コ項ｔ
   ！歌のりつの走査される信号の走査点の間の時間差を測
   定する方法。 （４）第１のパルスエツジと第一のパルスエツジとが１
   つの異った走査シーケンスに属し、その−万會工計数周
   波数に対して適用され、他方は制御周波数のｔめに適用
   される特許請求の範囲第１項記載の１つの走査される信
   号の走査点の間の時間差ｔ’ｌＩＩ定する方法。 （四　次の段階を備えた特許請求の範囲第３項または第
   参項記載の２つの走査される信号の走査点の間の時間差
   を測定する方法。 ａ）／、Ｊ　　だけ計数周波数における増加、ｂ）コし
   一走査値だけ実際の制御サイクルの遅延、 Ｃ）／Ｊ！査値による実際の平均値への遅延、ｄ）正の
   符号をもつ几実際の制御サイクルと、負の符号をもって
   コム−走査値だけ遅らされた制軍サイクルと、正の符号
   をもってｌ走査慣だけ遅らされ几平均筐との合計、ｅ）
   （Ｋ十Ｌ）−ビットへの実際の平均値の累積、 ｆ）別の処理のためＫ（Ｋ＋Ｌ）ビットからＬ８Ｂ　の
   分離。 （６１ｔｌｓ／のパルスエツジの到着から第一のパルス
   エツジの到着までの時間中、等間隔の時間パルスを計数
   する段階と、一つの特定のパルスエツジ間の間隔中に計
   数された勢間隔時間パルスの部分と、ａつのパルスエツ
   ジ間の直ぐ前の間隔の等間隔時間パルスの部分とを平均
   し、制御サイクルの実際の平均値を与える段階と、前の
   制御サイクルの平均値と一緒に制御サイクルの実際の平
   均値を累積する段階とを含んだ、一つの走査される信号
   の走査点の間の時間差を測定する方法な実施するために
   、入力走査周波数および出力走査周波数を制御または計
   数周波数処理と関連させるための反転スイッチと、計数
   周波数および制御局波数を処理するための計数回路と、
   平均回路と、アキュムレータ回路とを備えた、一つの走
   査される信号の走査点の間の時間差を測定する回路装置
   。 （１）　　計数回路・工位相ロックループおよびカウン
   タから形成された特許請求の範囲８４項記載の一つの走
   査される信号の走査点の間の時間差を測定する回路装置
   。 （８）　１つのストアがそのストアの出力側でループ接
   続における前記アキエムレータと関連している特許請求
   の範囲第６項また（工第７項記戦の一つの走査される信
   号の走査点の間の時間差會測定する回路装置。 １９）　　平均回路は館ｌの遅延線、第一の遅鷺線、お
   よび加算ノードな備え、それにより加算ノードには一つ
   の遅鷺曽の出力および計数回路の出力が与えられる特許
   請求の範囲第を項記撃の一つの走査される信号の走査点
   の間の時間差ｖｍ定する回路装！。 鱒　ロジック回路、および切換データな配憶するための
   ストアが反転スイッチと関連した特許請求の範囲第６項
   また舎１第ｆ項記載の１つの走査される信号の走査点の
   間の時間差を測定する回路装置。