JPH04302586A - 映像信号増幅回路 - Google Patents
映像信号増幅回路Info
- Publication number
- JPH04302586A JPH04302586A JP3093666A JP9366691A JPH04302586A JP H04302586 A JPH04302586 A JP H04302586A JP 3093666 A JP3093666 A JP 3093666A JP 9366691 A JP9366691 A JP 9366691A JP H04302586 A JPH04302586 A JP H04302586A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- clamp
- amplifier circuit
- level
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】テレビ受像機、テレビモニタ、プ
ロジェクションテレビ等映像関連機器の映像信号増幅回
路における複数段構成のクランプ回路に関する。
ロジェクションテレビ等映像関連機器の映像信号増幅回
路における複数段構成のクランプ回路に関する。
【０００２】
【従来技術】映像信号処理部および受像管ＣＲＴ ドラ
イブ部からなるテレビ受像機等の映像信号増幅回路にお
いて、通常、■信号処理部でクランプレベルを設定しＣ
ＲＴ ドライブ部で黒レベルの設定をする方法と、■
ＣＲＴドライブ部から帰還回路を介して信号処理部でク
ランプレベルを設定する方法とがある。しかし、ＣＲＴ
の大型化に伴って映像信号処理部とＣＲＴ ドライブ
部との配線距離が長くなると、前記■においては直流結
合回路の動作上不安定となる要素があり、また、前記■
においては ＣＲＴのカットオフ電圧に対する帰線期間
のレベル自体を変えることになるので、 ＣＲＴ画面に
帰線が現れ画質を損なう可能性がある。
イブ部からなるテレビ受像機等の映像信号増幅回路にお
いて、通常、■信号処理部でクランプレベルを設定しＣ
ＲＴ ドライブ部で黒レベルの設定をする方法と、■
ＣＲＴドライブ部から帰還回路を介して信号処理部でク
ランプレベルを設定する方法とがある。しかし、ＣＲＴ
の大型化に伴って映像信号処理部とＣＲＴ ドライブ
部との配線距離が長くなると、前記■においては直流結
合回路の動作上不安定となる要素があり、また、前記■
においては ＣＲＴのカットオフ電圧に対する帰線期間
のレベル自体を変えることになるので、 ＣＲＴ画面に
帰線が現れ画質を損なう可能性がある。
【０００３】
【発明が解決しようとする課題】本発明は上記従来例に
鑑みてなされたもので、大形化したテレビ受像機等の映
像信号増幅回路における映像信号処理部と受像管ドライ
ブ部との距離の離れた設計条件において、受像画面に帰
線等認められない極めて安定した直流再生画像を再現す
る映像信号増幅回路を提供するものである。
鑑みてなされたもので、大形化したテレビ受像機等の映
像信号増幅回路における映像信号処理部と受像管ドライ
ブ部との距離の離れた設計条件において、受像画面に帰
線等認められない極めて安定した直流再生画像を再現す
る映像信号増幅回路を提供するものである。
【０００４】
【課題を解決するための手段】本発明は、映像信号増幅
回路の映像信号処理部においてブランキング処理および
直流レベルを設定すると共に、受像管ドライブ部で帰還
クランプをする複数段構成のクランプ回路を特徴とする
。
回路の映像信号処理部においてブランキング処理および
直流レベルを設定すると共に、受像管ドライブ部で帰還
クランプをする複数段構成のクランプ回路を特徴とする
。
【０００５】
【作用】図１に示すように、映像信号１６を入力とする
クランプパルスＢによるペデスタルクランプ回路１、バ
ッファアンプ回路４、差分検出回路５、スイッチ回路８
、バッファアンプ回路９、受像管ドライブ用差動増幅回
路１０、帰還用バッファアンプ回路１３、サンプルホー
ルド回路１５、クランプ用差動増幅回路１１の構成から
なり、差分検出回路５出力による帰線期間Ｔｒ （図２
）のクランプレベルと黒レベル１８との差Ｖをセットし
た映像信号Ｄを差動増幅回路１０、帰還用バッファアン
プ回路１３および差動増幅回路１１において基準電圧Ｖ
ｒｅｆ １７を基に帰線期間Ｔｒフィードバッククラン
プする。
クランプパルスＢによるペデスタルクランプ回路１、バ
ッファアンプ回路４、差分検出回路５、スイッチ回路８
、バッファアンプ回路９、受像管ドライブ用差動増幅回
路１０、帰還用バッファアンプ回路１３、サンプルホー
ルド回路１５、クランプ用差動増幅回路１１の構成から
なり、差分検出回路５出力による帰線期間Ｔｒ （図２
）のクランプレベルと黒レベル１８との差Ｖをセットし
た映像信号Ｄを差動増幅回路１０、帰還用バッファアン
プ回路１３および差動増幅回路１１において基準電圧Ｖ
ｒｅｆ １７を基に帰線期間Ｔｒフィードバッククラン
プする。
【０００６】
【実施例】図１に映像信号処理部（ＶＩＤＥＯ ＰＲＯ
ＣＥＳＳ ）と受像管ＣＲＴ ドライブ部（ＣＲＴ Ｄ
ＲＩＶＥ ）とからなる複数段クランプ回路構成のテレ
ビ受像機の映像信号増幅回路を示す。また、図２に同図
１の各部動作波形を示す。１は映像信号１６を入力とす
る結合コンデンサ２と水平同期信号から生成したクラン
プパルス（ＣＬＭ．Ｐ ）Ｂ（図２のＢ）制御のスイッ
チ回路３とからなるペデスタルレベルＰをクランプした
映像信号Ａ（図２のＡ）を出力するペデスタルクランプ
回路、４は同映像信号Ａ入力のバッファアンプ回路、５
は同バッファアンプ回路４出力信号のクランプパルスＢ
によるクランプレベルのサンプルホールド回路６と、受
像管のカットオフ電圧を設定するための所定の黒レベル
電圧（ＶＢＬ）１８を反転入力とする差動増幅回路７と
からなるクランプレベルと黒レベルとの差Ｖ１ （図２
のＶ１ ）を出力する差分検出回路、８はブランキング
パルス（ＢＬＫ．Ｐ）Ｃ（図２のＣ）制御により帰線期
間Ｔｒ 同差分検出回路５出力に切り換えて映像信号Ｄ
（図２のＤ）を ＣＲＴドライブ部に出力するマルチプ
レクサ用映像信号処理部のスイッチ回路、９は ＣＲＴ
ドライブ部入力のバッファアンプ回路、１０は ＣＲＴ
のカソード回路（図示せず）ドライブ用同期正極性の映
像信号Ｅ（図２のＥ）を出力する差動増幅回路、１２，
１４はクランプのための信号検出用分割抵抗、１３は
同分割抵抗１２， １４検出信号帰還用バッファアンプ
回路、１５は同バッファアンプ回路１３出力のクランプ
パルスＢによるクランプレベルのサンプルホールド回路
、１１は同サンプルホールド回路出力レベルを非反転入
力、所定の基準電圧（Ｖｒｅｆ ）１７を反転入力とす
る帰還クランプループの差動増幅回路である。
ＣＥＳＳ ）と受像管ＣＲＴ ドライブ部（ＣＲＴ Ｄ
ＲＩＶＥ ）とからなる複数段クランプ回路構成のテレ
ビ受像機の映像信号増幅回路を示す。また、図２に同図
１の各部動作波形を示す。１は映像信号１６を入力とす
る結合コンデンサ２と水平同期信号から生成したクラン
プパルス（ＣＬＭ．Ｐ ）Ｂ（図２のＢ）制御のスイッ
チ回路３とからなるペデスタルレベルＰをクランプした
映像信号Ａ（図２のＡ）を出力するペデスタルクランプ
回路、４は同映像信号Ａ入力のバッファアンプ回路、５
は同バッファアンプ回路４出力信号のクランプパルスＢ
によるクランプレベルのサンプルホールド回路６と、受
像管のカットオフ電圧を設定するための所定の黒レベル
電圧（ＶＢＬ）１８を反転入力とする差動増幅回路７と
からなるクランプレベルと黒レベルとの差Ｖ１ （図２
のＶ１ ）を出力する差分検出回路、８はブランキング
パルス（ＢＬＫ．Ｐ）Ｃ（図２のＣ）制御により帰線期
間Ｔｒ 同差分検出回路５出力に切り換えて映像信号Ｄ
（図２のＤ）を ＣＲＴドライブ部に出力するマルチプ
レクサ用映像信号処理部のスイッチ回路、９は ＣＲＴ
ドライブ部入力のバッファアンプ回路、１０は ＣＲＴ
のカソード回路（図示せず）ドライブ用同期正極性の映
像信号Ｅ（図２のＥ）を出力する差動増幅回路、１２，
１４はクランプのための信号検出用分割抵抗、１３は
同分割抵抗１２， １４検出信号帰還用バッファアンプ
回路、１５は同バッファアンプ回路１３出力のクランプ
パルスＢによるクランプレベルのサンプルホールド回路
、１１は同サンプルホールド回路出力レベルを非反転入
力、所定の基準電圧（Ｖｒｅｆ ）１７を反転入力とす
る帰還クランプループの差動増幅回路である。
【０００７】以上、映像信号処理部において図２のＤに
示す帰線期間Ｔｒ のペデスタルレベルＰに対するクラ
ンプレベル電圧Ｖ１ （設定黒レベルに相当）を設定す
ると共に、 ＣＲＴドライブ部における帰還クランプル
ープの差動増幅回路１１において、基準電圧１７を基に
図２のＥに示す ＣＲＴドライブ用差動増幅回路出力映
像信号Ｅの帰線期間Ｔｒ のクランプレベルＣＬに対す
る ＣＲＴのカットオフレベル電圧Ｖ２ を一定とする
ように制御する。従って、受像画面の黒レベル（直流分
）調整は受像画面に帰線が出ないようにペデスタルレベ
ルＰに対するクランプレベル電圧Ｖ１を設定することで
行う。
示す帰線期間Ｔｒ のペデスタルレベルＰに対するクラ
ンプレベル電圧Ｖ１ （設定黒レベルに相当）を設定す
ると共に、 ＣＲＴドライブ部における帰還クランプル
ープの差動増幅回路１１において、基準電圧１７を基に
図２のＥに示す ＣＲＴドライブ用差動増幅回路出力映
像信号Ｅの帰線期間Ｔｒ のクランプレベルＣＬに対す
る ＣＲＴのカットオフレベル電圧Ｖ２ を一定とする
ように制御する。従って、受像画面の黒レベル（直流分
）調整は受像画面に帰線が出ないようにペデスタルレベ
ルＰに対するクランプレベル電圧Ｖ１を設定することで
行う。
【０００８】
【発明の効果】以上のように本発明は、映像信号増幅回
路の映像信号処理部においてブランキング処理および直
流レベルを設定すると共に、受像管ドライブ部で帰還ク
ランプをする複数段構成のクランプ回路とすることで直
流分の変動のない極めて安定した直流再生画像を得る映
像信号増幅回路を構成することができる。
路の映像信号処理部においてブランキング処理および直
流レベルを設定すると共に、受像管ドライブ部で帰還ク
ランプをする複数段構成のクランプ回路とすることで直
流分の変動のない極めて安定した直流再生画像を得る映
像信号増幅回路を構成することができる。
【図１】複数段クランプ回路構成の映像信号増幅回路の
ブロック図である。
ブロック図である。
【図２】図１の回路各部の動作波形図である。
１ ペデスタルクランプ回路
４ バッファアンプ回路
５ サンプルホールド回路６と差動増幅回路７とから
なる差分検出回路 ８ スイッチ回路 ９ バッファアンプ回路 １０ 受像管ドライブ用差動増幅回路１１ クラン
プ用差動増幅回路 １３ 帰還用バッファアンプ回路 １５ サンプルホールド回路 １６ 映像信号 １７ 基準電圧Ｖｒｅｆ １８ 黒レベル設定電圧ＶＢＬ Ｂ クランプパルス Ｃ ブランキングパルス
なる差分検出回路 ８ スイッチ回路 ９ バッファアンプ回路 １０ 受像管ドライブ用差動増幅回路１１ クラン
プ用差動増幅回路 １３ 帰還用バッファアンプ回路 １５ サンプルホールド回路 １６ 映像信号 １７ 基準電圧Ｖｒｅｆ １８ 黒レベル設定電圧ＶＢＬ Ｂ クランプパルス Ｃ ブランキングパルス
Claims (1)
- 【請求項１】 テレビ受像機等の映像信号増幅回路に
おいて、結合コンデンサを入力とする水平同期信号から
生成したクランプパルスによるペデスタルクランプ回路
出力の映像信号を第１のバッファアンプ回路に接続し、
同第１のバッファアンプ回路出力をブランキングパルス
を制御信号とするスイッチ回路と、クランプレベルと黒
レベルとを比較検出する前記クランプパルスによる第１
のサンプルホールド回路と反転入力端子を黒レベル電圧
とする第１の差動増幅回路とからなる差分検出回路とに
接続し、同差分検出回路出力を前記スイッチ回路の他方
の入力に接続し、同スイッチ回路出力を第２のバッファ
アンプ回路を介して受像管ドライブ用第２の差動増幅回
路の反転入力端子に接続し、同第２の差動増幅回路出力
を受像管のカソード回路に接続すると共に抵抗分割し、
同抵抗分割信号を帰還用の第３のバッファアンプ回路お
よび前記クランプパルスによる第２のサンプルホールド
回路を介して反転入力端子を基準電圧とする第３の差動
増幅回路の非反転入力端子に接続し、同第３の差動増幅
回路出力を前記受像管ドライブ用第２の差動増幅回路の
非反転入力端子に接続してなる複数段構成のクランプ回
路を特徴とする映像信号増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3093666A JPH04302586A (ja) | 1991-03-29 | 1991-03-29 | 映像信号増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3093666A JPH04302586A (ja) | 1991-03-29 | 1991-03-29 | 映像信号増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04302586A true JPH04302586A (ja) | 1992-10-26 |
Family
ID=14088725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3093666A Pending JPH04302586A (ja) | 1991-03-29 | 1991-03-29 | 映像信号増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04302586A (ja) |
-
1991
- 1991-03-29 JP JP3093666A patent/JPH04302586A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5249051A (en) | Method and apparatus for converting synchronizing signal for television cameras | |
| US4128848A (en) | Automatic ghost-suppression system | |
| US4660084A (en) | Television receiver with selectable video input signals | |
| US4663668A (en) | Brightness clamping apparatus for TV receiver with multiple inputs | |
| CA2046774C (en) | Image signal average picture level detecting apparatus | |
| US4660085A (en) | Television receiver responsive to plural video signals | |
| US6967691B2 (en) | Color difference signal processing | |
| US7030936B2 (en) | Pedestal level control circuit and method for controlling pedestal level | |
| JPH04302586A (ja) | 映像信号増幅回路 | |
| CN1250014C (zh) | 色差信号处理 | |
| JP3510640B2 (ja) | テレビジョンカメラ装置 | |
| EP0586097B1 (en) | Contrast control circuit | |
| US7167211B2 (en) | Apparatus and method for A/D conversion in a digital video system | |
| JP3256062B2 (ja) | 液晶表示装置の信号処理回路 | |
| KR950002385A (ko) | 다중동기(multi sync) 모니터 어댑터 회로 | |
| KR100291345B1 (ko) | 고화질텔레비전의호환클램프신호발생회로 | |
| JP3278991B2 (ja) | 伝送信号受信装置 | |
| JP3019313B2 (ja) | 同期信号自動切換装置 | |
| KR0129987B1 (ko) | 영상신호레벨 자동조정회로를 구비한 픽쳐인픽쳐(pip) 회로 | |
| JP2863366B2 (ja) | ブライト調整回路 | |
| JPH09130647A (ja) | 映像信号クランプ装置および方法 | |
| JPH03226184A (ja) | 信号クランプ方式 | |
| JPS60171889A (ja) | テレビジヨン受像機 | |
| JPH04273773A (ja) | 直流伝送量補正装置 | |
| JPS61242472A (ja) | 直流再生回路 |