JPH0430268A - 論理回路素子合成最適化装置 - Google Patents
論理回路素子合成最適化装置Info
- Publication number
- JPH0430268A JPH0430268A JP2135267A JP13526790A JPH0430268A JP H0430268 A JPH0430268 A JP H0430268A JP 2135267 A JP2135267 A JP 2135267A JP 13526790 A JP13526790 A JP 13526790A JP H0430268 A JPH0430268 A JP H0430268A
- Authority
- JP
- Japan
- Prior art keywords
- constraint
- logic circuit
- logical
- logic
- constraints
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、論理回路の自動合成方式に関し、特に合成回
路の正しさだけでなく、他の要求条件が存在する場合の
条件の最適充足解を求める方式に関する。
路の正しさだけでなく、他の要求条件が存在する場合の
条件の最適充足解を求める方式に関する。
論理回路の自動合成の分野においては、入力論理式の簡
単化の技術と実際の論理回路素子への展開の技術が重要
である。論理回路素子には多種多様なものがあり、入力
論理式１つに対し、数多くの実現論理回路が存在し、集
合をなす。この集合の中から１つの論理回路素子の組合
せを選択するためには、要求条件との適合性が指標とな
る。要求条件とは、例えば、面積最小、遅延時間最小な
どである。この選択に対し、従来は、 ■、専門家の知識をルールとして表現し、このルールに
したがって適当な論理回路素子を選択する手法 ２、アルゴリズムを設定し、アルゴリズムに従った解法
で適当な論理回路素子を選択する手法がとられてきた。
単化の技術と実際の論理回路素子への展開の技術が重要
である。論理回路素子には多種多様なものがあり、入力
論理式１つに対し、数多くの実現論理回路が存在し、集
合をなす。この集合の中から１つの論理回路素子の組合
せを選択するためには、要求条件との適合性が指標とな
る。要求条件とは、例えば、面積最小、遅延時間最小な
どである。この選択に対し、従来は、 ■、専門家の知識をルールとして表現し、このルールに
したがって適当な論理回路素子を選択する手法 ２、アルゴリズムを設定し、アルゴリズムに従った解法
で適当な論理回路素子を選択する手法がとられてきた。
一般の論理式を扱う場合、論理式は木構造を有するとは
限らず、論理式を部分木構造をとるものに分割し、部分
木ごとに要求を満たす解を導き、部分木ごとの解を結合
して全体の回路を生成する手法がとられている。
限らず、論理式を部分木構造をとるものに分割し、部分
木ごとに要求を満たす解を導き、部分木ごとの解を結合
して全体の回路を生成する手法がとられている。
しかしながら部分木の単純な結合を行うだけでは、要求
条件を充分に満たす回路は合成できない。
条件を充分に満たす回路は合成できない。
本発明の目的は、従来の手法における部分木ごとに求め
られた要求条件を満たす回路に対して、部分木間におけ
る有効な結合手法を求め、全体として要求条件をより良
く満たす論理回路を出力する、すなわち、部分木間の結
合時においても要求条件を考慮して、より良く要求条件
を満たす回路を出力する論理回路素子合成最適化方式を
提供することにある。
られた要求条件を満たす回路に対して、部分木間におけ
る有効な結合手法を求め、全体として要求条件をより良
く満たす論理回路を出力する、すなわち、部分木間の結
合時においても要求条件を考慮して、より良く要求条件
を満たす回路を出力する論理回路素子合成最適化方式を
提供することにある。
本発明の他の目的は、上記目的に付随して、論理式の中
に排他的論理和を発見する手法、部分木における最適解
を求めるにあたり要求条件を反映させる手法、部分木間
の結合の最適化を部分木間の制約問題に変換する手法、
制約問題を容易に解く手法を実現する方式を提供するこ
とにある。
に排他的論理和を発見する手法、部分木における最適解
を求めるにあたり要求条件を反映させる手法、部分木間
の結合の最適化を部分木間の制約問題に変換する手法、
制約問題を容易に解く手法を実現する方式を提供するこ
とにある。
請求項（す記載の発明は、入力論理式を正しく実現する
論理回路素子の組合せを合成する論理回路素子合成最適
化方式であって、 論理式を内部データとして取り込むための入力部と、 入力論理式を方式の定める標準系に変換するための論理
式標準化部と、 論理式の形でデータ操作を行うための論理式作業傾城部
と、 論理式中に現れる共通論理式を検出し切り出して排他的
論理和を検出し生成する共通回路抽出及び排他的論理和
抽出部と、 出力多分岐の構造をもつ論理式から木構造の部分回路を
切り出す木構造切り出し部と、部分木構造ごとに要求条
件に対して最適な論理回路素子の組合せを合成する部分
木内の最適回路合成部と、 論理回路素子表現で回路を表現するための論理回路素子
作業領域部と、 部分木構造の間で要求条件に対して最適な論理回路素子
の組合せの選択をする部分木間の最適解選択部とを有す
ることを特徴とする 請求項（２）記載の排他的論理和検出生成方式は、入力
論理式を網表現に展開する工程と、前記の綱表現を論理
式の出力分岐のない限り最大の論理積をとるようにまと
める工程と、網表現の中から論理式の共通部分をボトム
アップに検出し綱表現を部分再構成する工程と、論理式
中に直接に表現されない排他的論理和を網中のパタンと
してボトムアップに検出する工程と、 検出された排他的論理和を含んだ網に変換する工程と、 以上の工程を１回以上繰り返すことにより１段以上の排
他的論理和を検出する工程と、結果の網を論理式に戻す
工程とを含むことを特徴とする 請求項（３）記載の最適論理回路素子選択方式は、入力
論理式の中の部分木構造ごとに合成された論理回路素子
の組合せを表現する論理回路素子作業領域部と、 論理回路実現のための要求条件を部分木構造間の制約に
置き換える制約表現変換部と、制約表現を扱う制約表現
作業部と、 制約を解くことを行う制約解消部と、 制約解消結果をもとに論理回路素子の最適な組合せを決
定する論理回路素子表現変換部とを有することを特徴と
する 請求項（４）記載の制約解消方式は、与えられた制約条
件の中の制約変数と制約変数のとり得る値の数から制約
充足の容易性を評価する工程と、制約充足の容易な順に
制約条件を対象として採択し、制約がとける場合６二対
象の制約変数のとり得る値を絞り込む工程と、 制約条件を満たすことができない制約条件に関してその
条件を制約解消系から除く工程と、残された未解決な制
約に関して制約条件の容易性の評価の高いもの、すなわ
ち、制約充足の難しいものから制約変数を任意に決定し
ていく工程とを含むことを特徴とする。
論理回路素子の組合せを合成する論理回路素子合成最適
化方式であって、 論理式を内部データとして取り込むための入力部と、 入力論理式を方式の定める標準系に変換するための論理
式標準化部と、 論理式の形でデータ操作を行うための論理式作業傾城部
と、 論理式中に現れる共通論理式を検出し切り出して排他的
論理和を検出し生成する共通回路抽出及び排他的論理和
抽出部と、 出力多分岐の構造をもつ論理式から木構造の部分回路を
切り出す木構造切り出し部と、部分木構造ごとに要求条
件に対して最適な論理回路素子の組合せを合成する部分
木内の最適回路合成部と、 論理回路素子表現で回路を表現するための論理回路素子
作業領域部と、 部分木構造の間で要求条件に対して最適な論理回路素子
の組合せの選択をする部分木間の最適解選択部とを有す
ることを特徴とする 請求項（２）記載の排他的論理和検出生成方式は、入力
論理式を網表現に展開する工程と、前記の綱表現を論理
式の出力分岐のない限り最大の論理積をとるようにまと
める工程と、網表現の中から論理式の共通部分をボトム
アップに検出し綱表現を部分再構成する工程と、論理式
中に直接に表現されない排他的論理和を網中のパタンと
してボトムアップに検出する工程と、 検出された排他的論理和を含んだ網に変換する工程と、 以上の工程を１回以上繰り返すことにより１段以上の排
他的論理和を検出する工程と、結果の網を論理式に戻す
工程とを含むことを特徴とする 請求項（３）記載の最適論理回路素子選択方式は、入力
論理式の中の部分木構造ごとに合成された論理回路素子
の組合せを表現する論理回路素子作業領域部と、 論理回路実現のための要求条件を部分木構造間の制約に
置き換える制約表現変換部と、制約表現を扱う制約表現
作業部と、 制約を解くことを行う制約解消部と、 制約解消結果をもとに論理回路素子の最適な組合せを決
定する論理回路素子表現変換部とを有することを特徴と
する 請求項（４）記載の制約解消方式は、与えられた制約条
件の中の制約変数と制約変数のとり得る値の数から制約
充足の容易性を評価する工程と、制約充足の容易な順に
制約条件を対象として採択し、制約がとける場合６二対
象の制約変数のとり得る値を絞り込む工程と、 制約条件を満たすことができない制約条件に関してその
条件を制約解消系から除く工程と、残された未解決な制
約に関して制約条件の容易性の評価の高いもの、すなわ
ち、制約充足の難しいものから制約変数を任意に決定し
ていく工程とを含むことを特徴とする。
第１図は請求項（１）の発明を説明するための概念ブロ
ック図である。この論理式合成における論理回路素子最
適選択方式は、入力部１０と、論理式標準化部１１と、
論理式作業領域部１２＃、共通回路抽出及び排他的論理
和抽出部１３と、木構造切り出し部１４と、部分木内の
最適回路合成部１５と、論理回路素子作業領域部１６と
、部分木間の最適解選択部１７と、出力部１８とで構成
される。
ック図である。この論理式合成における論理回路素子最
適選択方式は、入力部１０と、論理式標準化部１１と、
論理式作業領域部１２＃、共通回路抽出及び排他的論理
和抽出部１３と、木構造切り出し部１４と、部分木内の
最適回路合成部１５と、論理回路素子作業領域部１６と
、部分木間の最適解選択部１７と、出力部１８とで構成
される。
入力部１０は、外部から合成する論理式を入力し、内部
に取り込み、論理式標準化部１１への送出を行つ。
に取り込み、論理式標準化部１１への送出を行つ。
論理式標準化部１１は、論理式をパタンマツチのしやす
い標準形に変換する。例えば、組合せ回路はｎａｎｄと
ｎｏｔで全てを記述できるため、ｎａｎｄ−ｎｏｔ標準
形が利用できる。上記の標準形の他、ｎｏｒ−ｎｏｔ標
準系や排他的論理和を別に扱うｎａｎｄ−ｎｏｔ−ｘｏ
ｒ、ｎｏｒ−ｎｏｔ−ｘｏｒなとの標準系も有効である
。論理式標準化部１１は、結果の標準論理式を論理式作
業領域部１２に展開する。
い標準形に変換する。例えば、組合せ回路はｎａｎｄと
ｎｏｔで全てを記述できるため、ｎａｎｄ−ｎｏｔ標準
形が利用できる。上記の標準形の他、ｎｏｒ−ｎｏｔ標
準系や排他的論理和を別に扱うｎａｎｄ−ｎｏｔ−ｘｏ
ｒ、ｎｏｒ−ｎｏｔ−ｘｏｒなとの標準系も有効である
。論理式標準化部１１は、結果の標準論理式を論理式作
業領域部１２に展開する。
共通回路抽出及び排他的論理和抽出部１３は、論理式作
業領域部１２内に展開された標準形論理式の中の複数の
論理式、もしくは１つの論理式内の他の部分に現れる共
通の論理式を抽出する。共通論理式抽出後、潜在的に存
在する排他的論理和を検出する。結果は論理式作業領域
部１２に戻される。
業領域部１２内に展開された標準形論理式の中の複数の
論理式、もしくは１つの論理式内の他の部分に現れる共
通の論理式を抽出する。共通論理式抽出後、潜在的に存
在する排他的論理和を検出する。結果は論理式作業領域
部１２に戻される。
戻された論理式は、例えば、論理式標準化においては、
ｎａｎｄ−ｎｏｔ標準形を採用した場合でも、論理式作
業領域部１２は、ｎａｎｄ−ｎｏｔ−ｘｏｒ標準形とな
る。
ｎａｎｄ−ｎｏｔ標準形を採用した場合でも、論理式作
業領域部１２は、ｎａｎｄ−ｎｏｔ−ｘｏｒ標準形とな
る。
以後の説明では、ｎａｎｄ−ｎｏｔ−ｘｏｒ標準形を用
いる。
いる。
共通回路抽出の結果として、入力時には木構造をしてい
ても出力が多分岐になる。すなわち、全ての論理式の出
力は、他の唯一の論理式にしか入力しない構造で表現で
きない。木構造切り出し部１４は、共通回路抽出による
多分岐と入力時から存在した多分岐を起こす点を境界と
して、論理式を分割する。分割された論理式内部は、木
構造をとり、途中に多分岐出力を持つ論理式は存在しな
い。
ても出力が多分岐になる。すなわち、全ての論理式の出
力は、他の唯一の論理式にしか入力しない構造で表現で
きない。木構造切り出し部１４は、共通回路抽出による
多分岐と入力時から存在した多分岐を起こす点を境界と
して、論理式を分割する。分割された論理式内部は、木
構造をとり、途中に多分岐出力を持つ論理式は存在しな
い。
部分木内の最適回路合成部１５は、木構造切り出し部１
４の出力を受けて、部分木構造ごとに最適な回路合成を
行う。最適な回路合成とは、論理式を正しく実現する論
理回路のうち、要求条件をみたす回路を合成することで
ある。要求条件としては、合成された論理回路の面積を
最小にすることや、論理回路の遅延時間を短くすること
や、遅延時間と面積の両方を折衷する評価基準によって
評価することなどが可能である。
４の出力を受けて、部分木構造ごとに最適な回路合成を
行う。最適な回路合成とは、論理式を正しく実現する論
理回路のうち、要求条件をみたす回路を合成することで
ある。要求条件としては、合成された論理回路の面積を
最小にすることや、論理回路の遅延時間を短くすること
や、遅延時間と面積の両方を折衷する評価基準によって
評価することなどが可能である。
回路合成には、論理回路素子の集合である論理回路素子
群が与えられる。論理回路素子群中には、基本的な論理
回路部品（ｎ−人力論理積など）の他に、２つの２人力
論理積の論理和（Ａ、 Ｂ、 Ｃ，Ｄを入力とした時、
（ｏｒ （ａｎｄ Ａ Ｂ） （ａｎｄ ＣＤ））を出
力する）のような部品が存在しても良い。最適回路合成
部１５では、木構造の論理式を扱い、たとえば、面積が
最小となる合成回路を出力するが、要求条件の評価のと
きに、入力と出力につくインバータに関しては評価しな
い。すなわち、要求が面積最小の場合、インバータの面
積を０とする。インバータの評価は、部分木間の最適解
選択部１７で行う。部分木内の最適回路合成部１５の出
力は、般に要求条件に対する評価の等しい複数の候補に
なる。これら候補を論理回路素子作業領域部１６に展開
する。
群が与えられる。論理回路素子群中には、基本的な論理
回路部品（ｎ−人力論理積など）の他に、２つの２人力
論理積の論理和（Ａ、 Ｂ、 Ｃ，Ｄを入力とした時、
（ｏｒ （ａｎｄ Ａ Ｂ） （ａｎｄ ＣＤ））を出
力する）のような部品が存在しても良い。最適回路合成
部１５では、木構造の論理式を扱い、たとえば、面積が
最小となる合成回路を出力するが、要求条件の評価のと
きに、入力と出力につくインバータに関しては評価しな
い。すなわち、要求が面積最小の場合、インバータの面
積を０とする。インバータの評価は、部分木間の最適解
選択部１７で行う。部分木内の最適回路合成部１５の出
力は、般に要求条件に対する評価の等しい複数の候補に
なる。これら候補を論理回路素子作業領域部１６に展開
する。
部分木間の最適解選択部１７で、部分木内の最適回路合
成部１５の解から、部分木の境界条件を要求条件に沿っ
て最も満たすような解を選択する。この部分木間の最適
解選択部１７に関しての詳細は、後述する。
成部１５の解から、部分木の境界条件を要求条件に沿っ
て最も満たすような解を選択する。この部分木間の最適
解選択部１７に関しての詳細は、後述する。
出力部１８は、論理回路素子作業領域部１６の中の表現
を出力形式に整えて出力する。この出力は、論理式を論
理回路素子群から選択された論理回路素子で実現したも
のであり、要求条件を充分溝たした解である。
を出力形式に整えて出力する。この出力は、論理式を論
理回路素子群から選択された論理回路素子で実現したも
のであり、要求条件を充分溝たした解である。
次に、第２図は、請求項（２）の発明を説明するための
流れ図である。第１図の共通回路抽出及び排他的論理和
抽出部１３の処理方法である。
流れ図である。第１図の共通回路抽出及び排他的論理和
抽出部１３の処理方法である。
まず、論理式をステップ２０で網展開する。網展開ステ
ップ２０では、網のノードに否定（ｎｏｔ）以外の論理
式（ｎａｎｄ−ｎｏｔ標準形の場合、ｎａｎｄ）を表現
し、リンクはその否定以外の論理式を結合するものとし
て、否定または肯定リンクをとる。論理回路の出力側を
上方にして網を表現し、リンクをたどって出力に近づく
ノード（上方のノード）を親ノードとよぷ。逆を子ノー
ドとよふ。
ップ２０では、網のノードに否定（ｎｏｔ）以外の論理
式（ｎａｎｄ−ｎｏｔ標準形の場合、ｎａｎｄ）を表現
し、リンクはその否定以外の論理式を結合するものとし
て、否定または肯定リンクをとる。論理回路の出力側を
上方にして網を表現し、リンクをたどって出力に近づく
ノード（上方のノード）を親ノードとよぷ。逆を子ノー
ドとよふ。
次に、論理積として最大限まとめられる形にステップ２
１で網変換する。たとえば、（ｎａｎｄ（ｎｏｔ（ｎａ
ｎｄ Ａ Ｂ））Ｃ） は、（ｎａｎｄ Ａ Ｂ Ｃ
）にまとめる。
１で網変換する。たとえば、（ｎａｎｄ（ｎｏｔ（ｎａ
ｎｄ Ａ Ｂ））Ｃ） は、（ｎａｎｄ Ａ Ｂ Ｃ
）にまとめる。
途中に多出力のノードがある場合はまとめない。
次に、ステップ２２で、共通項抽出を行う。第３図は、
その詳細を説明するための流れ図である。
その詳細を説明するための流れ図である。
第４図は典型例を示す。
まず、ステップ３０で、網中から順にノードを選択する
。例えば、第４図におけるＡを選択する。
。例えば、第４図におけるＡを選択する。
次に、ステップ３１で、そのノードの親ノードが複数か
を調べる。第４回における４２．４３は、Ａの複数の親
ノードであり、この条件を満たす。条件を満たさない場
合は、操作していないノードがあるかの判断ステップ３
５に移る。
を調べる。第４回における４２．４３は、Ａの複数の親
ノードであり、この条件を満たす。条件を満たさない場
合は、操作していないノードがあるかの判断ステップ３
５に移る。
次に、ステップ３２で、他のノードが、ノード選択ステ
ップ３０で選択されたノードと同し親ノートを共有する
かを調べる。第４図におけるＢは、Ａと親ノード４２．
４３を共有し、前記条件を満たす。
ップ３０で選択されたノードと同し親ノートを共有する
かを調べる。第４図におけるＢは、Ａと親ノード４２．
４３を共有し、前記条件を満たす。
条件を満たさない場合は、操作していないノードがある
かの判断ステップ３５に移る。
かの判断ステップ３５に移る。
次に、ステップ３３で、共通部分を標準形で抽出する。
第４図における４７が共通部分である。
次に、ステップ３４で、共通部分を抽出した回路の残り
の網を変換し、全体の論理の正当性を維持する。これに
より、４２は４６に変換される。
の網を変換し、全体の論理の正当性を維持する。これに
より、４２は４６に変換される。
最後に、ステップ３５で、操作していないノードがある
かを調べ、ある場合は、ノードの選択ステップ３０に戻
り、ない場合は、共通項抽出を終了する。
かを調べ、ある場合は、ノードの選択ステップ３０に戻
り、ない場合は、共通項抽出を終了する。
次に、第２図の排他的論理和の検索ステ・ノブ２３につ
いて説明する。第５図は、排他的論理和の検索を詳細に
示した流れ図である。第６図に典型例を示す。
いて説明する。第５図は、排他的論理和の検索を詳細に
示した流れ図である。第６図に典型例を示す。
まず、ステップ５０で、網中から順にノードを選択する
。例えば、第６図におけるＡを選択する。
。例えば、第６図におけるＡを選択する。
次に、ステップ５１で、選択されたノードの親ノードが
複数かを調べる。第６図における６１．６２は、への複
数の親ノードであり、前記条件を満たす。
複数かを調べる。第６図における６１．６２は、への複
数の親ノードであり、前記条件を満たす。
条件を満たさない場合は、操作していないノードがある
かの判断ステップ５５に移る。
かの判断ステップ５５に移る。
次に、ステップ５２で、他のノードと、前段階で選択さ
れたノードが親ノードを共有し、かつ、２つの親ノード
への結合が、互いに否定関係のものを検索する。互いに
否定関係とは、自ノードから親ノードへの結合の間に、
一方の親にはインバータを通して結合し、他の親ノード
とは、インノ＼−夕を通さずに結合することをいう。第
６図におけるＢは、Ａと親ノード６１．６２を共有し、
Ａは、親ノード６１に否定、親ノード６２に肯定で結合
し、互いに否定関係である。Ｂは、親ノード６１に肯定
、親ノード６２に否定で結合し、互いに否定関係である
。従って、親ノード６Ｌ ６２を介してＡとＢの間に上
記の関係が成り立つ。
れたノードが親ノードを共有し、かつ、２つの親ノード
への結合が、互いに否定関係のものを検索する。互いに
否定関係とは、自ノードから親ノードへの結合の間に、
一方の親にはインバータを通して結合し、他の親ノード
とは、インノ＼−夕を通さずに結合することをいう。第
６図におけるＢは、Ａと親ノード６１．６２を共有し、
Ａは、親ノード６１に否定、親ノード６２に肯定で結合
し、互いに否定関係である。Ｂは、親ノード６１に肯定
、親ノード６２に否定で結合し、互いに否定関係である
。従って、親ノード６Ｌ ６２を介してＡとＢの間に上
記の関係が成り立つ。
次に、ステップ５３で、上記の関係にある親ノードが存
在したかで分岐する。存在しない場合は、操作していな
いノードがあるかの判断ステップ５５に移る。存在した
場合は、次の判断に移る。
在したかで分岐する。存在しない場合は、操作していな
いノードがあるかの判断ステップ５５に移る。存在した
場合は、次の判断に移る。
次に、ステップ５４で、２つの親ノードに共通な親ノー
ドがあるかを調べる。共通親ノードとの結合関係は、否
定であってはならない。第６図における親ノード６１と
６２の共通の親ノードとして、６０が検索される。共通
ノードがない場合は、操作していないノードがあるかの
判断ステップ５５に移る。
ドがあるかを調べる。共通親ノードとの結合関係は、否
定であってはならない。第６図における親ノード６１と
６２の共通の親ノードとして、６０が検索される。共通
ノードがない場合は、操作していないノードがあるかの
判断ステップ５５に移る。
共通親ノードが検索された場合は、ステップ５６で、排
他的論理和が存在したとして、終了する。
他的論理和が存在したとして、終了する。
共通親ノードが検索されない場合は、操作していないノ
ードがあるかの判断ステップ５５に移る。
ードがあるかの判断ステップ５５に移る。
操作していないノードがあるかの判断ステップ５５によ
り、まだ残りのノードがある場合は、ノードの選択ステ
ップ５０に戻る。残りのノードがない場合は、ステップ
５７で排他的論理和が存在しないとして、終了する。
り、まだ残りのノードがある場合は、ノードの選択ステ
ップ５０に戻る。残りのノードがない場合は、ステップ
５７で排他的論理和が存在しないとして、終了する。
次に、第２図のステップ２４を実行する。排他的論理和
か存在した場合は、綱変換ステップ２５を行い、最大論
理積の抽出ステップ２１に戻る。存在しなかった場合は
、実行を終了する。
か存在した場合は、綱変換ステップ２５を行い、最大論
理積の抽出ステップ２１に戻る。存在しなかった場合は
、実行を終了する。
次に、第７図は、請求項（３）の発明を説明するための
概念ブロック図である。第１図の部分木間の最適解選択
部１７の構成である。作業領域として、第１図の論理回
路素子作業領域部１６を利用するが、これは第７図では
７０に相当する。木構造を持つ論理式間の最適論理回路
素子選択方式は、論理回路素子作業領域部７０と、制約
表現変換部７１と、論理回路素子表現変換部７２と、制
約表現作業領域部７３と、制約解消部７４とで構成され
る。
概念ブロック図である。第１図の部分木間の最適解選択
部１７の構成である。作業領域として、第１図の論理回
路素子作業領域部１６を利用するが、これは第７図では
７０に相当する。木構造を持つ論理式間の最適論理回路
素子選択方式は、論理回路素子作業領域部７０と、制約
表現変換部７１と、論理回路素子表現変換部７２と、制
約表現作業領域部７３と、制約解消部７４とで構成され
る。
請求項（３）は、部分木間の最適解を制約問題として解
く方式の発明である。部分木ごとの最適解の集合は、論
理回路素子作業領域部７０に表現されている。制約表現
変換部７１は、この最適解表現を制約表現に変換し、制
約表現作業領域部７３に展開する。この典型例を第８図
に示す。変換は、最適解を示す論理回路の、入力、出力
にインノλ−夕があるかないかの判断で行われる。イン
ノ＼−夕のあるピンに対応する制約表現部を１とし、そ
れ以外を０とする。第８図（ａ）は、２−人力、１−出
力の回路で、上段の入力にインバータが付加されている
ので、上段のピンに対応する制約表現を１にしている。
く方式の発明である。部分木ごとの最適解の集合は、論
理回路素子作業領域部７０に表現されている。制約表現
変換部７１は、この最適解表現を制約表現に変換し、制
約表現作業領域部７３に展開する。この典型例を第８図
に示す。変換は、最適解を示す論理回路の、入力、出力
にインノλ−夕があるかないかの判断で行われる。イン
ノ＼−夕のあるピンに対応する制約表現部を１とし、そ
れ以外を０とする。第８図（ａ）は、２−人力、１−出
力の回路で、上段の入力にインバータが付加されている
ので、上段のピンに対応する制約表現を１にしている。
第８図（ｂ）は、３−人力、１出力の回路で、最下段の
入力と出力にインバータが付加されているので、最下段
のピンに対応する制約表現に１が記される。上記以外の
ピンは０で表現される。
入力と出力にインバータが付加されているので、最下段
のピンに対応する制約表現に１が記される。上記以外の
ピンは０で表現される。
制約解消部７４が、制約表現作業領域部７３に表現され
た制約問題を解消する。制約解消部７４の動作は、０．
１で表現された制約表現を用いて、部分木間の最適な岨
合せ対を決定することである。すなわち、部分木の結合
点において、 ・ａｌｌ Ｏまたはａｌｌ １ならば、制約が成立す
る。（部分木の間にインバータが不要である。）・上記
の条件が満たされない場合は、制約は不成立となる。（
部分木の間にインバータが必要である。） 第９図に部分木間に課せられた制約の典型例を記す。部
分木間の制約とは、部分木間のインバータの数を最小限
にすることである。第９図（ａ）では、２つの部分木の
解の候補が、制約表現で記されている。部分木の解を制
約変数と呼び、制約変数を一意に決定することを試みる
。部分木９０の出力は、２つの候補とも１である。部分
木９１の上段入力は１つの解は１、他方の解は、０であ
る。ここで部分木９１の候補として、上の候補を採用す
ることにより、２つの部分木の間のリンクに対して、ａ
ｌｌｌの制約が成立し、２つの部分木間には、インバー
タが不要になる。
た制約問題を解消する。制約解消部７４の動作は、０．
１で表現された制約表現を用いて、部分木間の最適な岨
合せ対を決定することである。すなわち、部分木の結合
点において、 ・ａｌｌ Ｏまたはａｌｌ １ならば、制約が成立す
る。（部分木の間にインバータが不要である。）・上記
の条件が満たされない場合は、制約は不成立となる。（
部分木の間にインバータが必要である。） 第９図に部分木間に課せられた制約の典型例を記す。部
分木間の制約とは、部分木間のインバータの数を最小限
にすることである。第９図（ａ）では、２つの部分木の
解の候補が、制約表現で記されている。部分木の解を制
約変数と呼び、制約変数を一意に決定することを試みる
。部分木９０の出力は、２つの候補とも１である。部分
木９１の上段入力は１つの解は１、他方の解は、０であ
る。ここで部分木９１の候補として、上の候補を採用す
ることにより、２つの部分木の間のリンクに対して、ａ
ｌｌｌの制約が成立し、２つの部分木間には、インバー
タが不要になる。
第９図［有］）の例では、部分木９２の出力は１であり
、部分木９３の上段入力は、共に０である。この場合、
制約は不成立であり、破棄される。すなわち、部分木９
２と９３の間には、インバータが必要になる。
、部分木９３の上段入力は、共に０である。この場合、
制約は不成立であり、破棄される。すなわち、部分木９
２と９３の間には、インバータが必要になる。
第９図（Ｃ）の例では、部分木９４の出力は０か１であ
り、部分木９５の上段人力も０か１であり、どちらも値
を決定できない例であり、後続の処理により解決する。
り、部分木９５の上段人力も０か１であり、どちらも値
を決定できない例であり、後続の処理により解決する。
上記の例に示すように、網金体に関して制約を適切に解
くことにより、制約成立の数が多ければ多いほど要求条
件を最適に満たす解に近付く。
くことにより、制約成立の数が多ければ多いほど要求条
件を最適に満たす解に近付く。
制約解消部７４が充分動作し、各々の部分木に対する制
約表現が唯一に絞れた後、制約解消の結果の蓄積されて
いる制約表現作業領域部７３のデータを論理回路素子表
現に変換し、論理回路素子作業領域部７０へと展開する
のが、論理回路素子表現変換部７２である。制約表現変
換部７１の変換の逆変換である。部分木間の最適化が行
われた論理回路素子が論理回路素子作業領域部７０に表
現される。以上が、請求項（３）に掲げた、部分木間の
最適化方式である。
約表現が唯一に絞れた後、制約解消の結果の蓄積されて
いる制約表現作業領域部７３のデータを論理回路素子表
現に変換し、論理回路素子作業領域部７０へと展開する
のが、論理回路素子表現変換部７２である。制約表現変
換部７１の変換の逆変換である。部分木間の最適化が行
われた論理回路素子が論理回路素子作業領域部７０に表
現される。以上が、請求項（３）に掲げた、部分木間の
最適化方式である。
最後に、第１０図は、請求項（４）の発明を説明するた
めの流れ図である。第７図の制約解消部７４の処理方法
である。すなわち請求項（４）は、制約問題解消の方法
の発明である。第１１図に制約表現で記述された回路図
全体の例を示す。破線で囲まれた長方形が、部分木に相
当する。その中の三角形が、制約表現された最適部分木
の候補とする。部分木の出力１つにつき１つの制約が存
在するため、第１１図の例では、合計８個の制約が存在
する。制約解消部７４の役割は、前記の制約をより多く
満たす解を見つけることである。
めの流れ図である。第７図の制約解消部７４の処理方法
である。すなわち請求項（４）は、制約問題解消の方法
の発明である。第１１図に制約表現で記述された回路図
全体の例を示す。破線で囲まれた長方形が、部分木に相
当する。その中の三角形が、制約表現された最適部分木
の候補とする。部分木の出力１つにつき１つの制約が存
在するため、第１１図の例では、合計８個の制約が存在
する。制約解消部７４の役割は、前記の制約をより多く
満たす解を見つけることである。
まず、ステ・ノブ１００で制約実現容易性評価を行う。
制約実現容易性は、第１１図でリンクで示されている制
約に対し、関係するノード内に表現される部分木回路の
数の積によって計算する。たとえば、リンク１１０の制
約実現容易性は、１ｘ３ｘ３ｘ２＝１８ と評価される。リンク１１１ は、 ３、ＸｌＸ２＝６ である。リンク１１２は、 ｌＸ１＝１ である。
約に対し、関係するノード内に表現される部分木回路の
数の積によって計算する。たとえば、リンク１１０の制
約実現容易性は、１ｘ３ｘ３ｘ２＝１８ と評価される。リンク１１１ は、 ３、ＸｌＸ２＝６ である。リンク１１２は、 ｌＸ１＝１ である。
制約の選択ステップ１０１は、制約実現容易性評価ステ
ップ１００の評価値の小さいもの、すなわち、制約の実
現が容易なものを選択する。第１１図の場合、リンク１
１２で表される制約の評価値が１で、もっとも小さいた
め、まず、リンク１１２に対応する制約が選択される。
ップ１００の評価値の小さいもの、すなわち、制約の実
現が容易なものを選択する。第１１図の場合、リンク１
１２で表される制約の評価値が１で、もっとも小さいた
め、まず、リンク１１２に対応する制約が選択される。
次に、ステップ１０２で、選択された制約に解があるか
どうかを判断する。これは、第９図に示した方法に準す
る。制約が不成立の場合、制約の破棄ステップ１０３に
処理を移す。制約が成立する場合、制約の伝搬ステップ
１０４に処理を移す。制約変数の具体化が不十分の場合
は、ステ・７プ１０５で、対象の制約をｎｏ−ｃｈａｎ
ｇｅリストに追加する処理に移る。
どうかを判断する。これは、第９図に示した方法に準す
る。制約が不成立の場合、制約の破棄ステップ１０３に
処理を移す。制約が成立する場合、制約の伝搬ステップ
１０４に処理を移す。制約変数の具体化が不十分の場合
は、ステ・７プ１０５で、対象の制約をｎｏ−ｃｈａｎ
ｇｅリストに追加する処理に移る。
制約の破棄ステップ１０３では、制約条件の集合の中か
ら対象の制約条件を削除する。
ら対象の制約条件を削除する。
制約の伝搬ステップ１０４では、制約に関係する部分木
の制約充足を行う。たとえば、第９図（ａ）の例では、
部分木９１の上の候補が、制約条件を満たすと判断され
る。そこで、下の候補を削除し、部分水９１の候補とし
て上の候補を決定する。制約伝搬の操作により、間接的
に係わる制約の制約実現容易性の評価値が変化すること
が期待される。たとえば、第９図（ａ）の例では、部分
木９１の出力側の制約の実現容易性が変化する。
の制約充足を行う。たとえば、第９図（ａ）の例では、
部分木９１の上の候補が、制約条件を満たすと判断され
る。そこで、下の候補を削除し、部分水９１の候補とし
て上の候補を決定する。制約伝搬の操作により、間接的
に係わる制約の制約実現容易性の評価値が変化すること
が期待される。たとえば、第９図（ａ）の例では、部分
木９１の出力側の制約の実現容易性が変化する。
制約変数の条件が充分でない場合は、ステップ１０５で
、ｎｏ−ｃｈａｎｇｅ ヘの追加が実行される。ｎＯｃ
ｈａｎｇｅリストとは、制約の充足ができない制約であ
るため、−旦制約解消の対象からはずし、後でもう一度
評価するように用意されたリストである。
、ｎｏ−ｃｈａｎｇｅ ヘの追加が実行される。ｎＯｃ
ｈａｎｇｅリストとは、制約の充足ができない制約であ
るため、−旦制約解消の対象からはずし、後でもう一度
評価するように用意されたリストである。
次に、ステップ１０６で、まだ評価していない残りの制
約があるかを調べる。残りの制約がある場合は、制約実
現容易性評価ステップ１００の実行へ戻し、残りの制約
がない場合は、次のｎｏ−ｃｈａｎｇｅリストのチエツ
クに進む。
約があるかを調べる。残りの制約がある場合は、制約実
現容易性評価ステップ１００の実行へ戻し、残りの制約
がない場合は、次のｎｏ−ｃｈａｎｇｅリストのチエツ
クに進む。
次は、ｎｏ−ｃｈａｎｇｅリストの変化の調査ステップ
１０７である。前回のループの時と比べて、ｎｏ−ｃｈ
ａｎｇｅリストが変化したかを調べる。もし、変化して
いなければ、以上に述べた方法ではこれ以上制約が解け
ないことを示し、残りの制約の絞り込み処理ステップ１
０９に進む。変化があった場合は、処理ステップ１０日
、すなわちｎｏ−ｃｈａｎｇｅ リストを制約として復
活させ、再び、制約の評価を行う制約容易性評価ステッ
プ１００に進む。
１０７である。前回のループの時と比べて、ｎｏ−ｃｈ
ａｎｇｅリストが変化したかを調べる。もし、変化して
いなければ、以上に述べた方法ではこれ以上制約が解け
ないことを示し、残りの制約の絞り込み処理ステップ１
０９に進む。変化があった場合は、処理ステップ１０日
、すなわちｎｏ−ｃｈａｎｇｅ リストを制約として復
活させ、再び、制約の評価を行う制約容易性評価ステッ
プ１００に進む。
残りの制約を解消し、解を絞り込むステ、ンプ１０９に
わたる時には、制約の大半は解けており、制約の冗長な
部分が残っている。ここでは、残りの制約を満たすよう
に、順に制約変数を割り当てていくことで、解を一意に
決定する。制約変数の割り当て法としては、種々あるが
、制約条件の厳しいもの、すなわち、制約実現容易性が
小さいものから順に、すなわち、容易性評価の値の大き
いものから順に、変数を決定する方法などが例として考
えられる。
わたる時には、制約の大半は解けており、制約の冗長な
部分が残っている。ここでは、残りの制約を満たすよう
に、順に制約変数を割り当てていくことで、解を一意に
決定する。制約変数の割り当て法としては、種々あるが
、制約条件の厳しいもの、すなわち、制約実現容易性が
小さいものから順に、すなわち、容易性評価の値の大き
いものから順に、変数を決定する方法などが例として考
えられる。
以上により、制約解消を行う。
〔発明の効果］
以上説明したように、本発明によれば、論理式を実現す
る回路素子の組合せの中で、要求条件を充分に満たす回
路を合成することが可能である。
る回路素子の組合せの中で、要求条件を充分に満たす回
路を合成することが可能である。
請求項（１）の発明では、その最適合成方式を示し、本
発明の利用により、論理式内の共通項の抽出、排他的論
理和の抽出、そして最適な回路の合成が実現できる。
発明の利用により、論理式内の共通項の抽出、排他的論
理和の抽出、そして最適な回路の合成が実現できる。
請求項（２）の発明では、論理式の中の共通項の抽出、
排他的論理和の抽出を短時間で効率良く行うことができ
る。特に、パタンマ・ノチを全論理式に渡って行う方式
に比べると、その速度差は顕著である。
排他的論理和の抽出を短時間で効率良く行うことができ
る。特に、パタンマ・ノチを全論理式に渡って行う方式
に比べると、その速度差は顕著である。
請求項（３）の発明では、部分木に分割した回路に関し
てその部分木の間に関しても最適な解を選択することが
可能である。従来の木構造を持つ回路を対象にした最適
解の探索に比べて、扱える論理式の対象の制限を緩和し
たとともに、要求条件を充分溝たす解の選択を可能にし
た。
てその部分木の間に関しても最適な解を選択することが
可能である。従来の木構造を持つ回路を対象にした最適
解の探索に比べて、扱える論理式の対象の制限を緩和し
たとともに、要求条件を充分溝たす解の選択を可能にし
た。
請求項（４）の発明では、制約解消の効率の良い解法を
提供できる。制約解消を全数探索で行うと、組合せ的爆
発が生じるが、本発明では組合せ的爆発を回避できる。
提供できる。制約解消を全数探索で行うと、組合せ的爆
発が生じるが、本発明では組合せ的爆発を回避できる。
また、得られた解の品質も最適解に対して充分である。
第１［ｋは、請求項（１）の発明の一実施例を示すブロ
ック図、 第２図は、請求項（２）の発明の共通回路抽出及び排他
的論理和抽出部の処理を示す流れ図、第３閲は、第２図
の共通回路抽出及び排他的論理和抽出部の処理のうち、
共通項抽出に関して詳細に示した流れ図、 第４図は、第２図の共通回路抽出及び排他的論理和抽出
部の処理のうち、共通項抽出に関する一例を示す図、 第５図は、第２図の共通回路抽出及び排他的論理和抽出
部の処理のうち、排他的論理和抽出に関して詳細に示し
た流れ図、 第６図は、第２図の共通回路抽出及び排他的論理和抽出
部の処理のうち、排他的論理和抽出に関する一例を示す
図、 第７回は、請求項（３）の発明の一実施例を示すブロッ
ク図、 第８図は、第７図における制約表現変換に関する一例を
示す図、 第９図は、第７図における制約適用に関する一例を示す
図、 第１０図は、請求項（４）の発明の制約解消方式に関し
て詳細に示した流れ図、 第１１図は、第１０図における制約解消方式に関して制
約を行う対象の一例を示す図である。 １０・・・・・入力部 １１・・・・・論理式標準化部 １２・・・・・論理式作業領域部 １３・・・・・共通回路抽出及び排他的論理和抽出部 １４・・・・・木構造切り出し部 １５・・・・・部分木内の最適回路合成部１６・・・・
・論理回路素子作業領域部１７・・・・・部分木間の最
適解選択部１８・・・・・出力部 ７０・・・・・論理回路素子作業領域部７１・・・・・
制約表現変換部 ７２・・・・・論理回路素子表現変換部７３・・・・・
制約表現作業領域部 ７４・ ・制約解消部
ック図、 第２図は、請求項（２）の発明の共通回路抽出及び排他
的論理和抽出部の処理を示す流れ図、第３閲は、第２図
の共通回路抽出及び排他的論理和抽出部の処理のうち、
共通項抽出に関して詳細に示した流れ図、 第４図は、第２図の共通回路抽出及び排他的論理和抽出
部の処理のうち、共通項抽出に関する一例を示す図、 第５図は、第２図の共通回路抽出及び排他的論理和抽出
部の処理のうち、排他的論理和抽出に関して詳細に示し
た流れ図、 第６図は、第２図の共通回路抽出及び排他的論理和抽出
部の処理のうち、排他的論理和抽出に関する一例を示す
図、 第７回は、請求項（３）の発明の一実施例を示すブロッ
ク図、 第８図は、第７図における制約表現変換に関する一例を
示す図、 第９図は、第７図における制約適用に関する一例を示す
図、 第１０図は、請求項（４）の発明の制約解消方式に関し
て詳細に示した流れ図、 第１１図は、第１０図における制約解消方式に関して制
約を行う対象の一例を示す図である。 １０・・・・・入力部 １１・・・・・論理式標準化部 １２・・・・・論理式作業領域部 １３・・・・・共通回路抽出及び排他的論理和抽出部 １４・・・・・木構造切り出し部 １５・・・・・部分木内の最適回路合成部１６・・・・
・論理回路素子作業領域部１７・・・・・部分木間の最
適解選択部１８・・・・・出力部 ７０・・・・・論理回路素子作業領域部７１・・・・・
制約表現変換部 ７２・・・・・論理回路素子表現変換部７３・・・・・
制約表現作業領域部 ７４・ ・制約解消部
Claims (4)
- （１）入力論理式を正しく実現する論理回路素子の組合
せを合成する論理回路素子合成最適化方式であって、 論理式を内部データとして取り込むための入力部と、 入力論理式を方式の定める標準系に変換するための論理
式標準化部と、 論理式の形でデータ操作を行うための論理式作業領域部
と、 論理式中に現れる共通論理式を検出し切り出して排他的
論理和を検出し生成する共通回路抽出及び排他的論理和
抽出部と、 出力多分岐の構造をもつ論理式から木構造の部分回路を
切り出す木構造切り出し部と、 部分木構造ごとに要求条件に対して最適な論理回路素子
の組合せを合成する部分木内の最適回路合成部と、 論理回路素子表現で回路を表現するための論理回路素子
作業領域部と、 部分木構造の間で要求条件に対して最適な論理回路素子
の組合せの選択をする部分木間の最適解選択部とを有す
ることを特徴とする論理回路素子合成最適化方式。 - （２）入力論理式を網表現に展開する工程と、前記の網
表現を論理式の出力分岐のない限り最大の論理積をとる
ようにまとめる工程と、 網表現の中から論理式の共通部分をボトムアップに検出
し網表現を部分再構成する工程と、論理式中に直接に表
現されない排他的論理和を網中のパタンとしてボトムア
ップに検出する工程と、 検出された排他的論理和を含んだ網に変換する工程と、 以上の工程を１回以上繰り返すことにより１段以上の排
他的論理和を検出する工程と、 結果の網を論理式に戻す工程とを含むことを特徴とする
排他的論理和検出生成方式。 - （３）入力論理式の中の部分木構造ごとに合成された論
理回路素子の組合せを表現する論理回路素子作業領域部
と、 論理回路実現のための要求条件を部分木構造間の制約に
置き換える制約表現変換部と、 制約表現を扱う制約表現作業部と、 制約を解くことを行う制約解消部と、 制約解消結果をもとに論理回路素子の最適な組合せを決
定する論理回路素子表現変換部とを有することを特徴と
する木構造を持つ論理式間の最適論理回路素子選択方式
。 - （４）与えられた制約条件の中の制約変数と制約変数の
とり得る値の数から制約充足の容易性を評価する工程と
、 制約充足の容易な順に制約条件を対象として採択し、制
約がとける場合に対象の制約変数のとり得る値を絞り込
む工程と、 制約条件を満たすことができない制約条件に関してその
条件を制約解消系から除く工程と、残された未解決な制
約に関して制約条件の容易性の評価の高いもの、すなわ
ち、制約充足の難しいものから制約変数を任意に決定し
ていく工程とを含むことを特徴とする制約解消方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2135267A JPH07104879B2 (ja) | 1990-05-28 | 1990-05-28 | 論理回路素子合成最適化装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2135267A JPH07104879B2 (ja) | 1990-05-28 | 1990-05-28 | 論理回路素子合成最適化装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0430268A true JPH0430268A (ja) | 1992-02-03 |
| JPH07104879B2 JPH07104879B2 (ja) | 1995-11-13 |
Family
ID=15147706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2135267A Expired - Fee Related JPH07104879B2 (ja) | 1990-05-28 | 1990-05-28 | 論理回路素子合成最適化装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07104879B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010157176A (ja) * | 2009-01-05 | 2010-07-15 | Nec Corp | 述語式評価システム、述語式評価方法及び述語式評価用プログラム |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01318165A (ja) * | 1988-06-20 | 1989-12-22 | Fujitsu Ltd | 回路パターン検索方式 |
-
1990
- 1990-05-28 JP JP2135267A patent/JPH07104879B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01318165A (ja) * | 1988-06-20 | 1989-12-22 | Fujitsu Ltd | 回路パターン検索方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010157176A (ja) * | 2009-01-05 | 2010-07-15 | Nec Corp | 述語式評価システム、述語式評価方法及び述語式評価用プログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07104879B2 (ja) | 1995-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Chang et al. | Technology mapping for TLU FPGAs based on decomposition of binary decision diagrams | |
| US5537580A (en) | Integrated circuit fabrication using state machine extraction from behavioral hardware description language | |
| CN113283613B (zh) | 深度学习模型的生成方法、优化方法、装置、设备及介质 | |
| US6389374B1 (en) | OBDD variable ordering using sampling based schemes | |
| US5787010A (en) | Enhanced dynamic programming method for technology mapping of combinational logic circuits | |
| JPH11353357A (ja) | 再コンフュギュレ―ション可能なハ―ドウェアの評価装置及び評価方法 | |
| US7007261B1 (en) | Translation of an electronic integrated circuit design into hardware description language using circuit description template | |
| CN117422031B (zh) | Atpg系统测试向量生成和精简的方法和装置 | |
| KR100386511B1 (ko) | 입력변수간의 계층화된 상관을사용해서 탐색된 2분결정그래프를 사용한 논리회로의 합성방법 | |
| JP4165712B2 (ja) | データフローグラフの同一サブグラフ検出装置、高位合成装置、データフローグラフの同一サブグラフ検出方法、データフローグラフの同一サブグラフ検出制御プログラムおよび可読記録媒体 | |
| US8266573B2 (en) | Method and system for test point insertion | |
| JPH0430268A (ja) | 論理回路素子合成最適化装置 | |
| US20250036990A1 (en) | Data structure for efficient representation of pauli-terms sequences | |
| US20250036989A1 (en) | Efficient hamiltonian exponentiation in a quantum circuit | |
| CN121212040B (zh) | 一种基于图神经网络的fpga互连架构的评估装置 | |
| WO2013180920A2 (en) | Buildable part pairs in an unconfigured product structure | |
| Bonnefoi et al. | Object oriented constraint satisfaction for hierarchical declarative scene modeling | |
| JPH09259172A (ja) | 論理シミュレーション用モデルの作成方法 | |
| CN119720883B (zh) | 基于控制流与数据流信息的Chisel限界模型检测加速方法及系统 | |
| CN116502572B (zh) | 基于改进二元决策树的多路选择器优化方法及系统 | |
| Perkowski et al. | Symbolic two-dimensional minimization of strongly unspecified finite state machines | |
| KR100594965B1 (ko) | 애플리케이션 특수 명령어 세트 프로세서 합성을 위한분기/병합 노드 최적화 합성 방법 | |
| Gunther et al. | Creating hard problem instances in logic synthesis using exact minimization | |
| Meinel et al. | Function decomposition and synthesis using linear sifting | |
| Phan et al. | From Hand-Crafted Metrics to Evolved Training-Free Performance Predictors for Neural Architecture Search via Genetic Programming |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071113 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081113 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081113 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091113 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |