JPH0430394A - Ｐｒｏｍを内蔵する情報処理装置 - Google Patents
Ｐｒｏｍを内蔵する情報処理装置Info
- Publication number
- JPH0430394A JPH0430394A JP2135621A JP13562190A JPH0430394A JP H0430394 A JPH0430394 A JP H0430394A JP 2135621 A JP2135621 A JP 2135621A JP 13562190 A JP13562190 A JP 13562190A JP H0430394 A JPH0430394 A JP H0430394A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- prom
- written
- data
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 13
- 238000012795 verification Methods 0.000 abstract description 4
- 230000006870 function Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 101000701051 Legionella pneumophila Zinc metalloproteinase Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明はＰＲＯＭを内蔵する情報処理装置に関し、特に
、ＰＲＯＭの検証機能を有すると共に、機密保持機能を
有するＰＲＯＭを内蔵する情報処理装置に関する。
、ＰＲＯＭの検証機能を有すると共に、機密保持機能を
有するＰＲＯＭを内蔵する情報処理装置に関する。
［従来の技術］
従来、ＰＲＯＭを内蔵する情報処理装置においては、外
部から供給されるデータはクロック信号に同期してＰＲ
ＯＭに順次書き込まれる。そして、クロック信号に同期
したデータの書き込み動作毎に、又はＰＲＯＭに所定の
データを全て書き込んだ後に、ＰＲＯＭに書き込まれた
データを外部に読み出し、この読み出しデータと書き込
みデータとを照合することによりＰＲＯＭの検証（Ｖｅ
ｒｉｆｙ）を行なう。
部から供給されるデータはクロック信号に同期してＰＲ
ＯＭに順次書き込まれる。そして、クロック信号に同期
したデータの書き込み動作毎に、又はＰＲＯＭに所定の
データを全て書き込んだ後に、ＰＲＯＭに書き込まれた
データを外部に読み出し、この読み出しデータと書き込
みデータとを照合することによりＰＲＯＭの検証（Ｖｅ
ｒｉｆｙ）を行なう。
［発明が解決しようとする課題］
しかしながら、上述した従来のＰＲＯＭを内蔵する情報
処理装置においては、ＰＲＯＭに書き込まれたデータを
外部に読み出すことにより、読み出しデータと書き込み
データとの照合を行なう。
処理装置においては、ＰＲＯＭに書き込まれたデータを
外部に読み出すことにより、読み出しデータと書き込み
データとの照合を行なう。
このため、データの読み出し方法を知る者であれば、例
えば機密保持が必要とされるプログラムが書き込まれた
ＰＲＯＭであっても、その内容を容易に読み出すことが
できる。従って、従来の情報処理装置は、機密保持性が
低いという問題点がある。
えば機密保持が必要とされるプログラムが書き込まれた
ＰＲＯＭであっても、その内容を容易に読み出すことが
できる。従って、従来の情報処理装置は、機密保持性が
低いという問題点がある。
本発明はかかる問題点に鑑みてなされたものであって、
ＰＲＯＭの検証を容易に行なうことができる共に、機密
保持性が高いＰＲＯＭを内蔵する情報処理装置を提供す
ることを目的とする。
ＰＲＯＭの検証を容易に行なうことができる共に、機密
保持性が高いＰＲＯＭを内蔵する情報処理装置を提供す
ることを目的とする。
［課題を解決するための手段］
本発明に係るＰＲＯＭを内蔵する情報処理装置は、クロ
ック信号に同期して外部から供給されるデータ信号が書
き込まれるＰＲＯＭを内蔵する情報処理装置において、
前記クロック信号に同期して前記ＰＲＯＭにアドレスを
供給するアドレス供給手段と、前記ＰＲＯＭに書き込ま
れるべきデータ信号を一時的に記憶する第１の記憶手段
と、前記ＰＲＯＭに書き込まれたデータ信号を読み出し
一時的に記憶する第２の記憶手段と、前記第１及び第２
の記憶手段に記憶されたデータ信号を比較しその不一致
信号を保持して出力する不一致信号出力手段と、前記ア
ドレスが一巡したことを示す終了信号を出力する終了信
号出力手段と、前記不一致信号と前記終了信号との論理
積を求める判定手段とを有することを特徴とする。
ック信号に同期して外部から供給されるデータ信号が書
き込まれるＰＲＯＭを内蔵する情報処理装置において、
前記クロック信号に同期して前記ＰＲＯＭにアドレスを
供給するアドレス供給手段と、前記ＰＲＯＭに書き込ま
れるべきデータ信号を一時的に記憶する第１の記憶手段
と、前記ＰＲＯＭに書き込まれたデータ信号を読み出し
一時的に記憶する第２の記憶手段と、前記第１及び第２
の記憶手段に記憶されたデータ信号を比較しその不一致
信号を保持して出力する不一致信号出力手段と、前記ア
ドレスが一巡したことを示す終了信号を出力する終了信
号出力手段と、前記不一致信号と前記終了信号との論理
積を求める判定手段とを有することを特徴とする。
［作用コ
本発明においては、ＰＲＯＭにはクロック信号に同期し
てアドレスが供給されると共に、前記ＰＲＯＭに書き込
まれるべきデータ信号が外部から第１の記憶手段を介し
て前記クロック信号に同期して供給され、前記ＰＲＯＭ
内の前記アドレスにより指定されたメモリに前記データ
信号が書き込まれる。前記ＰＲＯＭに書き込まれたデー
タ信号は第２の記憶手段に読み出される。前記第１及び
前記第２の記憶手段に一時的に記憶されたデータ信号は
前記アドレス毎に比較され、双方のデータ信号が不一致
である場合、不一致信号が出力され、この不一致信号が
保持される。一方、前記アドレスが一巡すると、これを
示す終了信号が出力される。そして、前記不一致信号と
前記終了信号との論理積が求められる。
てアドレスが供給されると共に、前記ＰＲＯＭに書き込
まれるべきデータ信号が外部から第１の記憶手段を介し
て前記クロック信号に同期して供給され、前記ＰＲＯＭ
内の前記アドレスにより指定されたメモリに前記データ
信号が書き込まれる。前記ＰＲＯＭに書き込まれたデー
タ信号は第２の記憶手段に読み出される。前記第１及び
前記第２の記憶手段に一時的に記憶されたデータ信号は
前記アドレス毎に比較され、双方のデータ信号が不一致
である場合、不一致信号が出力され、この不一致信号が
保持される。一方、前記アドレスが一巡すると、これを
示す終了信号が出力される。そして、前記不一致信号と
前記終了信号との論理積が求められる。
このように、ＰＲＯＭへのデータ書き込み時においては
、第１及び第２の記憶手段に一時的に記憶されたデータ
信号が不一致である場合、即ち、前記ＰＲＯＭに書き込
まれるべきデータ信号と、実際にＰＲＯＭに書き込まれ
たデータ信号とが異なる場合、前記不一致信号と前記終
了信号との論理積を求めることによりデータ書き込みの
成否を判定し、ＰＲＯＭの検証を行なうことができる。
、第１及び第２の記憶手段に一時的に記憶されたデータ
信号が不一致である場合、即ち、前記ＰＲＯＭに書き込
まれるべきデータ信号と、実際にＰＲＯＭに書き込まれ
たデータ信号とが異なる場合、前記不一致信号と前記終
了信号との論理積を求めることによりデータ書き込みの
成否を判定し、ＰＲＯＭの検証を行なうことができる。
従って、ＰＲＯＭに書き込まれたデータ信号を読み出さ
ずに前記ＰＲＯＭの検証を容易に行なうことができる。
ずに前記ＰＲＯＭの検証を容易に行なうことができる。
また、ＰＲＯＭに既に書き込まれたデータ信号の内容を
確認する場合においては、外部から比較すべきデータ信
号をクロック信号に同期させて前記第１の記憶手段に入
力する。一方、ＰＲＯＭには前記クロック信号に同期し
てアドレスが供給され、このアドレスにより指定される
前記ＰＲＯＭのデータ信号の内容は第２の記憶手段に読
み出される。このため、前記ＰＲＯＭに書き込まれたデ
ータ信号と比較すべきデータ信号との間に不一致なデー
タがある場合、不一致信号が出力され、上述したデータ
書き込み時と同様にして、ＰＲＯＭに既に書き込まれた
データ信号の内容を確認することができる。従って、Ｐ
ＲＯＭに既に書き込まれたデータ信号と同一のデータ信
号を入力しない限り、書き込まれたデータ信号の内容を
確認することができないので、機密保持性が極めて高い
。
確認する場合においては、外部から比較すべきデータ信
号をクロック信号に同期させて前記第１の記憶手段に入
力する。一方、ＰＲＯＭには前記クロック信号に同期し
てアドレスが供給され、このアドレスにより指定される
前記ＰＲＯＭのデータ信号の内容は第２の記憶手段に読
み出される。このため、前記ＰＲＯＭに書き込まれたデ
ータ信号と比較すべきデータ信号との間に不一致なデー
タがある場合、不一致信号が出力され、上述したデータ
書き込み時と同様にして、ＰＲＯＭに既に書き込まれた
データ信号の内容を確認することができる。従って、Ｐ
ＲＯＭに既に書き込まれたデータ信号と同一のデータ信
号を入力しない限り、書き込まれたデータ信号の内容を
確認することができないので、機密保持性が極めて高い
。
［実施例コ
次に、本発明の実施例について添付の図面を参照して説
明する。
明する。
第１図は本発明の実施例に係るＰＲＯＭを内蔵する情報
処理装置を示すブロック図である。
処理装置を示すブロック図である。
アドレス発生回路１は、クロック入力端子２から入力さ
れるクロック信号Ｃに同期してアドレス信号を発生し、
このアドレス信号をＰＲＯＭ３に順次供給する。ＰＲＯ
Ｍ３は、データ入力端子４から入力されるデータ信号り
がレジスタ５を介して供給され、アドレス発生回路１に
より指定されたメモリにデータ信号りが書き込まれる。
れるクロック信号Ｃに同期してアドレス信号を発生し、
このアドレス信号をＰＲＯＭ３に順次供給する。ＰＲＯ
Ｍ３は、データ入力端子４から入力されるデータ信号り
がレジスタ５を介して供給され、アドレス発生回路１に
より指定されたメモリにデータ信号りが書き込まれる。
ＰＲＯＭ３に書き込まれたデータ信号はレジスタ６に読
み出される。そして、レジスタ５．６に一時的に記憶さ
れたデータ信号はアドレス毎に比較回路７により比較さ
れ、双方のデータ信号が不一致である場合、比較回路７
は不一致信号Ｆを出力する。
み出される。そして、レジスタ５．６に一時的に記憶さ
れたデータ信号はアドレス毎に比較回路７により比較さ
れ、双方のデータ信号が不一致である場合、比較回路７
は不一致信号Ｆを出力する。
不一致信号Ｆはラッチ回路８に入力され、このラッチ回
路８により保持される。一方、アドレス発生回路１はク
ロック信号Ｃによりアドレスを順次増加させ、このアド
レスが一巡してＰＲＯＭ３に所定のデータを全て書き込
んだ時点で終了信号Ｅを発生させる。判定出力回路９は
ラッチ回路８に保持される不一致信号Ｆ及び終了信号Ｅ
を入力し、その論理積をとって出力する。
路８により保持される。一方、アドレス発生回路１はク
ロック信号Ｃによりアドレスを順次増加させ、このアド
レスが一巡してＰＲＯＭ３に所定のデータを全て書き込
んだ時点で終了信号Ｅを発生させる。判定出力回路９は
ラッチ回路８に保持される不一致信号Ｆ及び終了信号Ｅ
を入力し、その論理積をとって出力する。
このように、ＰＲＯＭ３にデータを書き込む場合、レジ
スタ５，６に一時的に記憶されたデータ信号が不一致で
あるとき、即ち、ＰＲＯＭ３に書き込まれるべきデータ
信号りと、実際にＰＲＯＭ３に書き込まれたデータ信号
とが異なるときには、比較回路７から不一致信号Ｆが出
力される。そして、この不一致信号Ｆと終了信号Ｅとの
論理積を求めることによりデータ書き込みの成否を判定
し、ＰＲＯＭ３の検証を行なうことができる。従って、
本実施例によれば、ＰＲＯＭ３に書き込まれたデータ信
号を読み出すことなく、ＰＲＯＭ３を容易に検証するこ
とができる。
スタ５，６に一時的に記憶されたデータ信号が不一致で
あるとき、即ち、ＰＲＯＭ３に書き込まれるべきデータ
信号りと、実際にＰＲＯＭ３に書き込まれたデータ信号
とが異なるときには、比較回路７から不一致信号Ｆが出
力される。そして、この不一致信号Ｆと終了信号Ｅとの
論理積を求めることによりデータ書き込みの成否を判定
し、ＰＲＯＭ３の検証を行なうことができる。従って、
本実施例によれば、ＰＲＯＭ３に書き込まれたデータ信
号を読み出すことなく、ＰＲＯＭ３を容易に検証するこ
とができる。
次に、ＰＲＯＭ３に既に書き込まれたデータ信号の内容
を確認する場合の動作について説明する。
を確認する場合の動作について説明する。
この場合、外部から比較すべきデータ信号りをクロック
信号Ｃに同期させてレジスタ５に入力すると共に、アド
レス発生回路１からはクロック信号Ｃに同期してアドレ
ス信号を発生させ、このアドレス信号により指定される
ＰＲＯＭ３のデータ信号の内容をレジスタ６に読み出す
。このため、ＰＲＯＭ３に書き込まれたデータ信号とデ
ータ信号りとの間に不一致なデータがある場合、比較回
路７から不一致信号Ｆが出力され、上述したデータ書き
込み時と同様にして、ＰＲＯＭ３に既に書き込まれたデ
ータ信号の内容を確認することができる。従って、ＰＲ
ＯＭ３に既に書き込まれたデータ信号と同一のデータ信
号りを入力しない限り、書き込まれたデータ信号の内容
を確認することはできない。即ち、本実施例に係るＰＲ
ＯＭを内蔵する情報処理装置は機密保持性が極めて高い
。
信号Ｃに同期させてレジスタ５に入力すると共に、アド
レス発生回路１からはクロック信号Ｃに同期してアドレ
ス信号を発生させ、このアドレス信号により指定される
ＰＲＯＭ３のデータ信号の内容をレジスタ６に読み出す
。このため、ＰＲＯＭ３に書き込まれたデータ信号とデ
ータ信号りとの間に不一致なデータがある場合、比較回
路７から不一致信号Ｆが出力され、上述したデータ書き
込み時と同様にして、ＰＲＯＭ３に既に書き込まれたデ
ータ信号の内容を確認することができる。従って、ＰＲ
ＯＭ３に既に書き込まれたデータ信号と同一のデータ信
号りを入力しない限り、書き込まれたデータ信号の内容
を確認することはできない。即ち、本実施例に係るＰＲ
ＯＭを内蔵する情報処理装置は機密保持性が極めて高い
。
［発明の効果コ
以上説明したように本発明によれば、ＰＲＯＭへのデー
タ書き込み時においては、第１の記憶手段に一時的に記
憶される所定のデータ信号と、第２の記憶手段に一時的
に記憶される所定のデータ信号とを比較し、その不一致
信号とアドレスが一巡したことを示す終了信号との論理
積を求めることによりデータ書き込みの成否を判定する
から、前記ＰＲＯＭに書き込まれたデータ信号を読み出
さずに前記ＰＲＯＭの検証を容易に行なうことができる
。
タ書き込み時においては、第１の記憶手段に一時的に記
憶される所定のデータ信号と、第２の記憶手段に一時的
に記憶される所定のデータ信号とを比較し、その不一致
信号とアドレスが一巡したことを示す終了信号との論理
積を求めることによりデータ書き込みの成否を判定する
から、前記ＰＲＯＭに書き込まれたデータ信号を読み出
さずに前記ＰＲＯＭの検証を容易に行なうことができる
。
また、ＰＲＯＭに既に書き込まれたデータ信号の内容を
確認する場合は、外部から比較すべきデータ信号をクロ
ック信号に同期させて第１の記憶手段に入力すると共に
、前記ＰＲＯＭに書き込まれたデータ信号の内容を前記
クロック信号に同期させて第２の記憶手段に読み出すか
ら、上述したデータ書き込み時と同様にして、ＰＲＯＭ
に既に書き込まれたデータ内容を確認することができる
。
確認する場合は、外部から比較すべきデータ信号をクロ
ック信号に同期させて第１の記憶手段に入力すると共に
、前記ＰＲＯＭに書き込まれたデータ信号の内容を前記
クロック信号に同期させて第２の記憶手段に読み出すか
ら、上述したデータ書き込み時と同様にして、ＰＲＯＭ
に既に書き込まれたデータ内容を確認することができる
。
従って、ＰＲＯＭに既に書き込まれたデータ信号と同一
のデータ信号を入力しない限り、書き込まれたデータ信
号の内容を確認することができないので、機密保持性が
極めて高い。
のデータ信号を入力しない限り、書き込まれたデータ信
号の内容を確認することができないので、機密保持性が
極めて高い。
第１図は本発明の実施例に係るＰＲＯＭを内蔵する情報
処理装置を示すブロック図である。 １；アドレス発生回路、２；クロック入力端子、３ ；
ＰＲＯＭ、４ ；データ入力端子、５，６；レジスタ
、７；比較回路、８；ラッチ回路、９；判定出力回路
処理装置を示すブロック図である。 １；アドレス発生回路、２；クロック入力端子、３ ；
ＰＲＯＭ、４ ；データ入力端子、５，６；レジスタ
、７；比較回路、８；ラッチ回路、９；判定出力回路
Claims (1)
- （１）クロック信号に同期して外部から供給されるデー
タ信号が書き込まれるＰＲＯＭを内蔵する情報処理装置
において、前記クロック信号に同期して前記ＰＲＯＭに
アドレスを供給するアドレス供給手段と、前記ＰＲＯＭ
に書き込まれるべきデータ信号を一時的に記憶する第１
の記憶手段と、前記ＰＲＯＭに書き込まれたデータ信号
を読み出し一時的に記憶する第２の記憶手段と、前記第
１及び第２の記憶手段に記憶されたデータ信号を比較し
その不一致信号を保持して出力する不一致信号出力手段
と、前記アドレスが一巡したことを示す終了信号を出力
する終了信号出力手段と、前記不一致信号と前記終了信
号との論理積を求める判定手段とを有することを特徴と
するＰＲＯＭを内蔵する情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2135621A JPH0430394A (ja) | 1990-05-25 | 1990-05-25 | Ｐｒｏｍを内蔵する情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2135621A JPH0430394A (ja) | 1990-05-25 | 1990-05-25 | Ｐｒｏｍを内蔵する情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0430394A true JPH0430394A (ja) | 1992-02-03 |
Family
ID=15156090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2135621A Pending JPH0430394A (ja) | 1990-05-25 | 1990-05-25 | Ｐｒｏｍを内蔵する情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0430394A (ja) |
-
1990
- 1990-05-25 JP JP2135621A patent/JPH0430394A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0430394A (ja) | Ｐｒｏｍを内蔵する情報処理装置 | |
| US10565076B2 (en) | Device for supervising and initializing ports | |
| JPS59195728A (ja) | デ−タ処理装置 | |
| JPS6153579A (ja) | 論理回路機能試験機 | |
| JP2567986B2 (ja) | データ処理システム | |
| JP2943926B2 (ja) | エラー回復制御装置 | |
| JPS617947A (ja) | 制御記憶装置 | |
| JPS6324503Y2 (ja) | ||
| JPH0266668A (ja) | マルチプロセツサバスのデータトレース方法 | |
| JPS61248141A (ja) | Ｆｉｆｏ自己診断装置 | |
| JPH02113648A (ja) | エラー情報格納装置 | |
| KR950000495B1 (ko) | 병렬처리시스템을 위한 노드메모리 시스템 | |
| JPH0496844A (ja) | キャッシュメモリ制御回路 | |
| JPH05158810A (ja) | 誤り検出回路 | |
| JPS626341A (ja) | 情報処理装置 | |
| JPH0289300A (ja) | 半導体メモリ素子 | |
| JPS63223916A (ja) | デ−タバツフア回路 | |
| JPH04369030A (ja) | 障害検出方式 | |
| JPS63304319A (ja) | 一致検出回路 | |
| JPH03214339A (ja) | メモリチェック回路 | |
| JPH02126344A (ja) | プログラム処理時間測定システム | |
| JPH03154950A (ja) | 固定障害検出装置 | |
| JPS59109950A (ja) | 制御記憶装置のエラ−処理方式 | |
| JPS62279452A (ja) | メモリ制御装置 | |
| JPH03233639A (ja) | マイクロプログラム制御装置 |