JPH0430548A - 半導体装置及びその検査方法 - Google Patents
半導体装置及びその検査方法Info
- Publication number
- JPH0430548A JPH0430548A JP13754590A JP13754590A JPH0430548A JP H0430548 A JPH0430548 A JP H0430548A JP 13754590 A JP13754590 A JP 13754590A JP 13754590 A JP13754590 A JP 13754590A JP H0430548 A JPH0430548 A JP H0430548A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- isolation insulating
- semiconductor device
- isolation
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
５ｏｌ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎ５ｕｌａｔｏｒ）
構造の半導体装置と素子分離の検査方法に関し。
構造の半導体装置と素子分離の検査方法に関し。
素子分離状態をウェハ状態のまま非破壊で検査でき、ま
たチップに裁断後に素子分離状態を観察確認できる半導
体装置の構造と検査方法を提供することを目的とし。
たチップに裁断後に素子分離状態を観察確認できる半導
体装置の構造と検査方法を提供することを目的とし。
１）支持基板上に絶縁層を介して形成された素子形成層
が素子分離絶縁膜によって互いに他の素子形成層と電気
的に分離されている半導体装置であって、素子分離状態
を検査するモニタを有し、該モニタは該素子形成層に形
成されたモニタ用分離絶縁膜に囲まれた領域を含み、該
モニタ用分離絶縁膜の内と外の素子形成層にそれぞれ接
続する電極を有するように構成する。
が素子分離絶縁膜によって互いに他の素子形成層と電気
的に分離されている半導体装置であって、素子分離状態
を検査するモニタを有し、該モニタは該素子形成層に形
成されたモニタ用分離絶縁膜に囲まれた領域を含み、該
モニタ用分離絶縁膜の内と外の素子形成層にそれぞれ接
続する電極を有するように構成する。
２）前記モニタ用分離絶縁膜の内と外の素子形成層にそ
れぞれ接続する電極間において電流の導通を測定するよ
うに構成する。
れぞれ接続する電極間において電流の導通を測定するよ
うに構成する。
３）支持基板上に絶縁層を介して形成された素子形成層
が素子骨＠絶縁膜によって電気的に分離されている半導
体装置であって、該基板周縁部の該素子形成層に断面観
察用分離絶縁膜が形成されているように構成する。
が素子骨＠絶縁膜によって電気的に分離されている半導
体装置であって、該基板周縁部の該素子形成層に断面観
察用分離絶縁膜が形成されているように構成する。
４）前記断面観察用分離絶縁膜の断面を観察して該断面
観察用分離絶縁膜が前記絶縁層に接続していることを確
認するように構成する。
観察用分離絶縁膜が前記絶縁層に接続していることを確
認するように構成する。
本発明はＳＯＩ構造の半導体装置と素子分離の検査方法
に関する。
に関する。
ＳＯ１基板に形成された半導体装置は、素子分離絶縁膜
と５０１構造の絶縁層とが接触することにより素子分離
されている。
と５０１構造の絶縁層とが接触することにより素子分離
されている。
その効果は、放射線耐性の向上、ラッチアップ現象の防
止、ノイズ等の電気的変動の影響を受けない等である。
止、ノイズ等の電気的変動の影響を受けない等である。
しかし、素子形成層の膜厚がばらついていると。
素子の完全分離が不可能となり、上記の利点が得られな
くなる。
くなる。
また、１つのチップ内で完全分離されている部分とそう
でない部分が混在すると、各素子の特性がばらついて回
路全体の特性が不安定になったり。
でない部分が混在すると、各素子の特性がばらついて回
路全体の特性が不安定になったり。
十分な機能が実現されなかったりするという問題があっ
た。
た。
そこで、各チップ内で素子分離が完全にされているかど
うかを確認することが望まれ、特にウェハの状態で非破
壊でしかも簡便な検査方法が求められている。
うかを確認することが望まれ、特にウェハの状態で非破
壊でしかも簡便な検査方法が求められている。
第３図（ａ）、 （ｂｌはＳＯＩ構造の素子分離状態を
説明する断面図である。
説明する断面図である。
図において、１は支持基板、２はＳＯＴ構造を構成する
絶縁層、３は素子形成層、４は分離絶縁膜。
絶縁層、３は素子形成層、４は分離絶縁膜。
５はゲート絶縁膜、６はゲート、７．８はソースドレイ
ン領域である。
ン領域である。
第３図（ａ）は隣接する素子領域が分離絶縁膜４により
完全に分離されている状態、第３図１１＋）は分離絶縁
膜４がＳｏｌ構造構成の絶縁層２に届かないで分離が不
完全な状態を示す。
完全に分離されている状態、第３図１１＋）は分離絶縁
膜４がＳｏｌ構造構成の絶縁層２に届かないで分離が不
完全な状態を示す。
本発明は、各チップごとの素子分離状態をウェハ状態の
まま非破壊で検査できる半導体装置の構造と検査方法、
及びチップに裁断後に素子分離状態を観察確認できる半
導体装置の構造と検査方法を提供することを目的とする
。
まま非破壊で検査できる半導体装置の構造と検査方法、
及びチップに裁断後に素子分離状態を観察確認できる半
導体装置の構造と検査方法を提供することを目的とする
。
上記課題の解決は。
１）支持基板上に絶縁層を介して形成された素子形成層
が素子分離絶縁膜によって互いに他の素子形成層と電気
的に分離されている半導体装置であって、素子分離状態
を検査するモニタを有し、該モニタは該素子形成層に形
成されたモニタ用分離絶縁膜に囲まれた領域を含み、該
モニタ用分離絶縁膜の内と外の素子形成層にそれぞれ接
続する電極を有する半導体装置、あるいは。
が素子分離絶縁膜によって互いに他の素子形成層と電気
的に分離されている半導体装置であって、素子分離状態
を検査するモニタを有し、該モニタは該素子形成層に形
成されたモニタ用分離絶縁膜に囲まれた領域を含み、該
モニタ用分離絶縁膜の内と外の素子形成層にそれぞれ接
続する電極を有する半導体装置、あるいは。
２）前記モニタ用分離絶縁膜の内と外の素子形成層にそ
れぞれ接続する電極間において電流の導通を測定する前
記１）記載の半導体装置の検査方法あるいは ３）支持基板上に絶縁層を介して形成された素子形成層
が素子分離絶縁膜によって電気的に分離されている半導
体装置であって、該基板Ｉｉ１縁部の該素子形成層に断
面観察用分離絶縁膜が形成されている半導体装置、ある
いは ４）前記断面観察用分離絶縁膜の断面を観察して該断面
観察用分離絶縁膜が前記絶縁層に接続していることを確
認する前記３）記載の半導体装置の検査方法により達成
される。
れぞれ接続する電極間において電流の導通を測定する前
記１）記載の半導体装置の検査方法あるいは ３）支持基板上に絶縁層を介して形成された素子形成層
が素子分離絶縁膜によって電気的に分離されている半導
体装置であって、該基板Ｉｉ１縁部の該素子形成層に断
面観察用分離絶縁膜が形成されている半導体装置、ある
いは ４）前記断面観察用分離絶縁膜の断面を観察して該断面
観察用分離絶縁膜が前記絶縁層に接続していることを確
認する前記３）記載の半導体装置の検査方法により達成
される。
本発明はチップ内にモニタ用素子分離絶縁膜で囲まれた
領域を設け、その領域の内と外のチップ表面に電極を設
けて電流の導通を調べることにより分離状態を検査でき
るようにしたものである。
領域を設け、その領域の内と外のチップ表面に電極を設
けて電流の導通を調べることにより分離状態を検査でき
るようにしたものである。
すなわち、完全に分離されておれば導通しないが１分離
が不完全であると導通することを利用したものである。
が不完全であると導通することを利用したものである。
また１本発明はチップ周辺部に素子分離絶縁膜を島状ま
たは線状等に形成し、チップに裁断後に素子分離絶縁膜
の断面をＳＥＭ （走査型電子顕微鏡）等で観察し、素
子分離絶縁膜とＳｏｌ構造構成の絶縁層が完全に接触し
ているかを確認できるようにしたものである。
たは線状等に形成し、チップに裁断後に素子分離絶縁膜
の断面をＳＥＭ （走査型電子顕微鏡）等で観察し、素
子分離絶縁膜とＳｏｌ構造構成の絶縁層が完全に接触し
ているかを確認できるようにしたものである。
第１図（ａ）〜（ｈ）は第１，２の発明の種々の実施例
を説明する平面図である。
を説明する平面図である。
図において、１１はチップ、１２はモニタ用素子分離絶
縁膜で囲まれた領域、１３は閉じた線状に形成されたモ
ニタ用分離絶縁膜＋’ １４．１５はチップ表面に形成
された電極（少なくとも１つは基板にコンタクトさせる
）、１６は素子領域を囲む分離絶縁膜。
縁膜で囲まれた領域、１３は閉じた線状に形成されたモ
ニタ用分離絶縁膜＋’ １４．１５はチップ表面に形成
された電極（少なくとも１つは基板にコンタクトさせる
）、１６は素子領域を囲む分離絶縁膜。
１７は配線である。
第１図（ａｌは素子領域全体を囲むようにモニタ用分離
絶縁膜１３が形成され、モニタ用分離絶縁膜１３の内外
に電極１４．１５が設けられている。
絶縁膜１３が形成され、モニタ用分離絶縁膜１３の内外
に電極１４．１５が設けられている。
第１図（ｂｌは素子領域を囲む分離領域を設け、その外
側にモニタ用分離絶縁膜１３が形成され、その内外に電
極１４．１５が設けられている。
側にモニタ用分離絶縁膜１３が形成され、その内外に電
極１４．１５が設けられている。
第１図（Ｃ１において、チップ内の一部に少なくとも１
つのモニタ用分離絶縁膜１３が形成され１その内外に電
極１４．１５が設けられてモニタを構成している。
つのモニタ用分離絶縁膜１３が形成され１その内外に電
極１４．１５が設けられてモニタを構成している。
第１図（ｄ）はチップ上に４個のモニタを、第１図（ｅ
）は５個のモニタを形成した例である。
）は５個のモニタを形成した例である。
第１図（ｆｌ、 （ｇｌはモニタの内側の電極を配線１
７で結んで複数のモニタの測定を容易にできるようにし
たものである。
７で結んで複数のモニタの測定を容易にできるようにし
たものである。
第１図（ｈ）において、素子領域全体を分離絶縁膜１６
で囲み、その外側に４個のモニタを設けた例で。
で囲み、その外側に４個のモニタを設けた例で。
配線１７をなくして各モニタを別々に測定できるように
してもよい。
してもよい。
第２図ｆａ）〜ｆｈｌは第３．４の発明の種々の実施例
を説明する平面図である。
を説明する平面図である。
図において、１１はチップ、１８は断面観察用分離絶縁
膜である。
膜である。
第２図（ａ）はチップの一辺に沿って直線状の断面観察
用分離絶縁膜１８を形成した例である。
用分離絶縁膜１８を形成した例である。
第２図（ｂｌはＬ字型に、第２図（Ｃ）はコ字型に、第
２図＋ｄ＋は口の字型に断面観察用分離絶縁膜１８をチ
ップ周辺に接して形成した例である。
２図＋ｄ＋は口の字型に断面観察用分離絶縁膜１８をチ
ップ周辺に接して形成した例である。
第２図（ｅ）はチップの角に、第２図（ｆ）は−辺の一
部に、第２図（ａはチップの角と一辺の一部に断面観察
用分離絶縁膜１８を形成した例である。
部に、第２図（ａはチップの角と一辺の一部に断面観察
用分離絶縁膜１８を形成した例である。
第２図（ｈ）は、（ａ）と（ｅｌを組み合わせた例で、
この他に第２図（ａｌ〜（Ｃ）と第２図（ｅ）〜（幻の
それぞれの組み合わせが可能である。
この他に第２図（ａｌ〜（Ｃ）と第２図（ｅ）〜（幻の
それぞれの組み合わせが可能である。
以上説明したように本発明によれば、各千ノブごとの素
子分離状態をウェハ状態のまま非破壊で検査でき、また
チップに裁断後に素子分離状態を観察確認できるように
なった。
子分離状態をウェハ状態のまま非破壊で検査でき、また
チップに裁断後に素子分離状態を観察確認できるように
なった。
この結果、検査手番が短縮でき、また検査の信顛性の向
上することができた。
上することができた。
第１図（ａ）〜（ｈ）は第１の発明の種々の実施例を説
明する平面図である。 第２図（ａｌ〜（ｈｌは第２の発明の種々の実施例を説
明する平面図である。 第３図（ａ）、（ト））はＳｏｌ構造の素子分離状態を
説明する断面図である。 図において。 １は支持基板。 ２はｓｏｒ構造を構成する絶縁層 ３は素子形成層。 ４は分離絶縁膜。 ５はゲート絶縁膜 ６はゲート。 ７．８はソースドレイン領域 １１はチップ １２はモニタ用素子分離絶縁膜で囲まれた領域１３はモ
ニタ用分離絶縁膜。 １４、１５はチップ表面に形成された電極。 １６は素子領域を囲む分離絶縁膜 １７は配線 １８は断面観察用分離絶縁膜 （Ｃ） （ｃｌ） （ｅ） げ） （ｈ） 天光例ｎ千面口（７） ′ＰＪ１ｆ￥１ １ど 実兄例ハチ面図（２） 第２図 （ｂ） Ｓ○ １＃＃煮、ｆ雇敷千ろ）帛＃林態、を説９月１゛
コ １准ｒｉ集３１￥１
明する平面図である。 第２図（ａｌ〜（ｈｌは第２の発明の種々の実施例を説
明する平面図である。 第３図（ａ）、（ト））はＳｏｌ構造の素子分離状態を
説明する断面図である。 図において。 １は支持基板。 ２はｓｏｒ構造を構成する絶縁層 ３は素子形成層。 ４は分離絶縁膜。 ５はゲート絶縁膜 ６はゲート。 ７．８はソースドレイン領域 １１はチップ １２はモニタ用素子分離絶縁膜で囲まれた領域１３はモ
ニタ用分離絶縁膜。 １４、１５はチップ表面に形成された電極。 １６は素子領域を囲む分離絶縁膜 １７は配線 １８は断面観察用分離絶縁膜 （Ｃ） （ｃｌ） （ｅ） げ） （ｈ） 天光例ｎ千面口（７） ′ＰＪ１ｆ￥１ １ど 実兄例ハチ面図（２） 第２図 （ｂ） Ｓ○ １＃＃煮、ｆ雇敷千ろ）帛＃林態、を説９月１゛
コ １准ｒｉ集３１￥１
Claims (1)
- 【特許請求の範囲】 １）支持基板上に絶縁層を介して形成された素子形成層
が素子分離絶縁膜によって互いに他の素子形成層と電気
的に分離されている半導体装置であって、 素子分離状態を検査するモニタを有し、 該モニタは該素子形成層に形成されたモニタ用分離絶縁
膜に囲まれた領域を含み、該モニタ用分離絶縁膜の内と
外の素子形成層にそれぞれ接続する電極を有することを
特徴とする半導体装置。 ２）前記モニタ用分離絶縁膜の内と外の素子形成層にそ
れぞれ接続する電極間において電流の導通を測定するこ
とを特徴とする請求項１記載の半導体装置の検査方法。 ３）支持基板上に絶縁層を介して形成された素子形成層
が素子分離絶縁膜によって電気的に分離されている半導
体装置であって、 該基板周縁部の該素子形成層に断面観察用分離絶縁膜が
形成されていることを特徴とする半導体装置。 ４）前記断面観察用分離絶縁膜の断面を観察して該断面
観察用分離絶縁膜が前記絶縁層に接続していることを確
認することを特徴とする請求項３記載の半導体装置の検
査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13754590A JPH0430548A (ja) | 1990-05-28 | 1990-05-28 | 半導体装置及びその検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13754590A JPH0430548A (ja) | 1990-05-28 | 1990-05-28 | 半導体装置及びその検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0430548A true JPH0430548A (ja) | 1992-02-03 |
Family
ID=15201197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13754590A Pending JPH0430548A (ja) | 1990-05-28 | 1990-05-28 | 半導体装置及びその検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0430548A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5483119A (en) * | 1993-06-15 | 1996-01-09 | Johanson; Walter A. | Illumination devices and methods of forming same |
| JP2007189096A (ja) * | 2006-01-13 | 2007-07-26 | Denso Corp | 半導体装置及びその検査方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52101979A (en) * | 1976-02-23 | 1977-08-26 | Agency Of Ind Science & Technol | Semiconductor device |
| JPS5658242A (en) * | 1979-10-17 | 1981-05-21 | Fujitsu Ltd | Manufacture of semiconductor integrated circuit |
| JPS63107037A (ja) * | 1986-10-23 | 1988-05-12 | Nec Corp | 半導体装置 |
| JPH01225138A (ja) * | 1988-03-03 | 1989-09-08 | Ricoh Co Ltd | 半導体集積回路装置の短絡モニタ |
-
1990
- 1990-05-28 JP JP13754590A patent/JPH0430548A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52101979A (en) * | 1976-02-23 | 1977-08-26 | Agency Of Ind Science & Technol | Semiconductor device |
| JPS5658242A (en) * | 1979-10-17 | 1981-05-21 | Fujitsu Ltd | Manufacture of semiconductor integrated circuit |
| JPS63107037A (ja) * | 1986-10-23 | 1988-05-12 | Nec Corp | 半導体装置 |
| JPH01225138A (ja) * | 1988-03-03 | 1989-09-08 | Ricoh Co Ltd | 半導体集積回路装置の短絡モニタ |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5483119A (en) * | 1993-06-15 | 1996-01-09 | Johanson; Walter A. | Illumination devices and methods of forming same |
| JP2007189096A (ja) * | 2006-01-13 | 2007-07-26 | Denso Corp | 半導体装置及びその検査方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002217258A (ja) | 半導体装置およびその測定方法、ならびに半導体装置の製造方法 | |
| JP2000500888A (ja) | セキュリティを強化した半導体素子，半導体回路構成，およびその製造方法 | |
| US6204075B1 (en) | Method of detecting defects in a wiring process | |
| JPH02292838A (ja) | 半導体ウェーハ上の半導体集積回路を試験するための構造体 | |
| KR101030295B1 (ko) | 반도체 소자의 소자 분리막 검사용 필드 트랜지스터 | |
| JPH0430548A (ja) | 半導体装置及びその検査方法 | |
| KR20090024130A (ko) | Ｓｏｉ웨이퍼의 평가방법 | |
| TWI240422B (en) | Method of preparing for structural analysis of deep trench capacitors and structural analysis method thereof | |
| TW200405499A (en) | Semiconductor device including evaluation elements | |
| JP2699663B2 (ja) | 半導体装置の故障解析方法 | |
| CN113644053B (zh) | 一种导电薄膜连续性的测试结构及方法 | |
| JP2000124283A (ja) | コンタクト不良箇所特定方法 | |
| JPS6041726Y2 (ja) | 半導体集積回路装置 | |
| JP3741086B2 (ja) | 絶縁分離型半導体装置のための評価用半導体基板及び絶縁不良評価方法 | |
| JP3575073B2 (ja) | 絶縁分離型半導体装置の検査方法および絶縁分離型半導体装置 | |
| JPH10313033A (ja) | 半導体装置及びその製造方法 | |
| JP3726784B2 (ja) | 半導体装置の評価方法 | |
| JP2010186775A (ja) | モニター用結晶欠陥検出素子、半導体装置及びその製造方法 | |
| TW439096B (en) | Scanning electron microscope for directly monitoring whether the semiconductor manufacturing process is good or not | |
| JP4087289B2 (ja) | 半導体装置およびその検査方法 | |
| JPH0725725Y2 (ja) | 高密度マイクロパッド | |
| JPS63152140A (ja) | 半導体集積回路装置 | |
| JPH02213150A (ja) | 半導体基板表面温度測定ウエハ | |
| JP2745556B2 (ja) | 半導体装置の故障解析方法 | |
| JP2985525B2 (ja) | 多層配線構造を有する半導体装置の製造方法 |