JPH0430576A - 固体撮像素子 - Google Patents
固体撮像素子Info
- Publication number
- JPH0430576A JPH0430576A JP2135423A JP13542390A JPH0430576A JP H0430576 A JPH0430576 A JP H0430576A JP 2135423 A JP2135423 A JP 2135423A JP 13542390 A JP13542390 A JP 13542390A JP H0430576 A JPH0430576 A JP H0430576A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- pixels
- pixel electrode
- ccd
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、固体撮像素子に関し、特に光導電膜と信号蓄
積部、信号転送部とを組み合わせた積層型固体撮像素子
に関するものである。
積部、信号転送部とを組み合わせた積層型固体撮像素子
に関するものである。
近年工業監視用ＶＴＲ％あるいは家庭用ＶＴＲの普及に
伴って、小型軽量で使い易いテレビカメラの需要が高ま
っている。特に従来の撮像管にかわって、 ＣＣＤ 、
ＭＯＳ 、 ＣＰＤ等の固体撮像素子を用いたテレビ
カメラの研究開発が盛んになってきている。
伴って、小型軽量で使い易いテレビカメラの需要が高ま
っている。特に従来の撮像管にかわって、 ＣＣＤ 、
ＭＯＳ 、 ＣＰＤ等の固体撮像素子を用いたテレビ
カメラの研究開発が盛んになってきている。
固体撮像素子は、撮像管に比べ、カメラの小型化、軽量
化、低消費電力化を可能とするなど多くの利点を有して
いる。
化、低消費電力化を可能とするなど多くの利点を有して
いる。
さらに最近では、固体撮像素子を信号読み取り部として
用いその上に光電変換部として光導電膜を積層させた構
造の積層型固体撮像素子も提案されている。これは光学
的開口率が大きく、高感度でアリ、プルーミング、スミ
ア抑制能力がすぐれている等の特長を持った固体撮像素
子として注目されている。
用いその上に光電変換部として光導電膜を積層させた構
造の積層型固体撮像素子も提案されている。これは光学
的開口率が大きく、高感度でアリ、プルーミング、スミ
ア抑制能力がすぐれている等の特長を持った固体撮像素
子として注目されている。
第２図は従来から提案されている。光電変換部に光導電
膜を用いた積層型固体撮像素子の一例であシ、２画素分
の断面図を示す。第２図において、ｐ型基板１上に、絶
縁膜２を介してＣＣＤ電極３としての／ ＩＪシリコン
層が設けられている。４は層間絶縁層、５は電荷蓄積用
電極である。基板１内の１１はｎウェルからなるＣＣＤ
９％１２はｎ″″舞からなるゲート部、１３はｎ＋領
領域らなる電荷蓄積部、１４はｐ 領域からなるチャネ
ルストッパーである。６は平坦化のための絶ｌＩ＃膜、
７．７′は１画素に対応する画素電極で、所望の画素配
置に応じてプレイ状あるいはエリア状に配置されている
。
膜を用いた積層型固体撮像素子の一例であシ、２画素分
の断面図を示す。第２図において、ｐ型基板１上に、絶
縁膜２を介してＣＣＤ電極３としての／ ＩＪシリコン
層が設けられている。４は層間絶縁層、５は電荷蓄積用
電極である。基板１内の１１はｎウェルからなるＣＣＤ
９％１２はｎ″″舞からなるゲート部、１３はｎ＋領
領域らなる電荷蓄積部、１４はｐ 領域からなるチャネ
ルストッパーである。６は平坦化のための絶ｌＩ＃膜、
７．７′は１画素に対応する画素電極で、所望の画素配
置に応じてプレイ状あるいはエリア状に配置されている
。
画素電極は、良好なホールブロッキングを行なうために
、仕事関数の小さいＣｒ、Ｔｉ等の金属で構成される。
、仕事関数の小さいＣｒ、Ｔｉ等の金属で構成される。
８は光電変換部を構成する光導電膜で。
一般にイントリンシックな水素化アモルファスシリコン
膜からなる。９は電子ブロッキングのためのｐ＋凰水素
化アモルファスシリコン膜、１０は窓および共通電極を
かねた透明で導電性のＩＴＯ膜である。
膜からなる。９は電子ブロッキングのためのｐ＋凰水素
化アモルファスシリコン膜、１０は窓および共通電極を
かねた透明で導電性のＩＴＯ膜である。
ＩＴＯＩｉＩＯを通して光導電膜８に入射した光りによ
り生成されたホールおよび電子のうち、ホールはＩＴＯ
膜１０へ注出され、電子は光導電膜８内を走行し、電極
７′を通して蓄積される。この電荷はＣＣＤ電極４への
／母ルス電圧印加により、転送ダート部１２を通してＣ
Ｃ０部１１へ転送され、 ＣＣＤにより順次外部へ転送
される。このような構成の積層型固体撮像素子は、１画
素として働く画素電極の面積を広くとることができ、し
たがって光学的開口率を高め、非積層型に比べて感度が
向上する利点がある。
り生成されたホールおよび電子のうち、ホールはＩＴＯ
膜１０へ注出され、電子は光導電膜８内を走行し、電極
７′を通して蓄積される。この電荷はＣＣＤ電極４への
／母ルス電圧印加により、転送ダート部１２を通してＣ
Ｃ０部１１へ転送され、 ＣＣＤにより順次外部へ転送
される。このような構成の積層型固体撮像素子は、１画
素として働く画素電極の面積を広くとることができ、し
たがって光学的開口率を高め、非積層型に比べて感度が
向上する利点がある。
しかしながら従来の積層型固体撮像素子は、次のような
問題点を有していた。
問題点を有していた。
いま、ある画素Ａには光が入射せず、隣接する他の画素
Ｂには光が入射している場合を想定する。
Ｂには光が入射している場合を想定する。
第１の問題点として、光導電Ｍ８内で発生したキャリア
が画素電極７′へ到達するばかりでなく、隣接する光の
当たっていない画素Ｂの画素電極７にも到達する。また
第２の問題点として、光生成されたキャリヤが画素電極
７に蓄積されると、画素電極７の電位は画素電極７′の
それよりも低くなり。
が画素電極７′へ到達するばかりでなく、隣接する光の
当たっていない画素Ｂの画素電極７にも到達する。また
第２の問題点として、光生成されたキャリヤが画素電極
７に蓄積されると、画素電極７の電位は画素電極７′の
それよりも低くなり。
この結果、画素電極７から７′へのキャリヤの移動が起
こる。この第１および第２の問題点は、画素相互間のク
ロストークとなり、画質の低下をもたらす。
こる。この第１および第２の問題点は、画素相互間のク
ロストークとなり、画質の低下をもたらす。
〔課題を解決するための手段（及び作用）〕本発明は、
複数の信号蓄積部、および信号転送部を有する半導体基
板上に、光導電膜を積層し、アレイ状、あるいはエリア
状Ｋｉｊｉ素を形成した固体撮像素子において、各画素
間の光導電膜の導電型を各、画素上の光導電膜と異なる
ようにするこトニより、画素間に４テンシヤルパリアを
形成し。
複数の信号蓄積部、および信号転送部を有する半導体基
板上に、光導電膜を積層し、アレイ状、あるいはエリア
状Ｋｉｊｉ素を形成した固体撮像素子において、各画素
間の光導電膜の導電型を各、画素上の光導電膜と異なる
ようにするこトニより、画素間に４テンシヤルパリアを
形成し。
画素間でのキャリアの走行を防止するようにしたもので
ある。
ある。
以下１本発明の実施例を図面を用いて詳細に説明する。
第１図において、ｐ型半導体基板ｌ上に絶縁膜２を介し
て、／リシリコン層からなるＣＣＤ電極３が設けられて
いる。４は層間絶縁層、５は電荷蓄積用電極である。基
板１内の１１で示す領域はｎウェルからなるＣＣＤ５．
１２はｎ″″領域からなる信号転送部、１３はｎ＋領領
域らなる電荷蓄積部、１４はｐ 領域からなるチャネル
ストッパーである。電荷蓄積用電極５および電荷蓄積部
１３によって信号蓄積部を構成する。６は平坦化のため
の絶縁膜、７ 、７’は１画素に対応する画素電極で。
て、／リシリコン層からなるＣＣＤ電極３が設けられて
いる。４は層間絶縁層、５は電荷蓄積用電極である。基
板１内の１１で示す領域はｎウェルからなるＣＣＤ５．
１２はｎ″″領域からなる信号転送部、１３はｎ＋領領
域らなる電荷蓄積部、１４はｐ 領域からなるチャネル
ストッパーである。電荷蓄積用電極５および電荷蓄積部
１３によって信号蓄積部を構成する。６は平坦化のため
の絶縁膜、７ 、７’は１画素に対応する画素電極で。
所望の画素配置に応じてアレイ状あるいはエリア状に配
置されている。この画素電極は、良好なホールブロッキ
ングを行なうために、仕事関数の小さいＣｒ％Ｔｉ等の
金属で構成される。８は光電変換部としての光導電膜で
、この実施例ではイントリンシックな水素化アモルファ
スシリコン膜からなる。第は電子ブロッキングのための
ｐ型水素化アモルファスシリコン膜、１０は窓および共
通電極をかねた透明導電性のＩＴＯ膜である。
置されている。この画素電極は、良好なホールブロッキ
ングを行なうために、仕事関数の小さいＣｒ％Ｔｉ等の
金属で構成される。８は光電変換部としての光導電膜で
、この実施例ではイントリンシックな水素化アモルファ
スシリコン膜からなる。第は電子ブロッキングのための
ｐ型水素化アモルファスシリコン膜、１０は窓および共
通電極をかねた透明導電性のＩＴＯ膜である。
さらに１５は、各画素に対応する部分の境界において光
導電膜８に設けられた境界領域である。
導電膜８に設けられた境界領域である。
この境界領域１５は、光導電膜８の各画素に対応する部
分とは異なった導電型を有するもので、この例ではｐ＋
型領領域らなっている。水素化アモルファスシリコン１
ｌｊ９にｐ＋型領領域形成する手段としては、たとえば
水素化アモルファスシリコン膜の成膜後にボロン等をイ
オン注入することによって行なうことができる。
分とは異なった導電型を有するもので、この例ではｐ＋
型領領域らなっている。水素化アモルファスシリコン１
ｌｊ９にｐ＋型領領域形成する手段としては、たとえば
水素化アモルファスシリコン膜の成膜後にボロン等をイ
オン注入することによって行なうことができる。
ＩＴＯ膜１膜上０して入射した光は、光電変換部８内で
キャリアを発生させる。ホールはｐ 型層９を通してＩ
ＴＯ膜１膜上０注出され、電子は光電変換部８内を走行
して画素電極７に達する。電荷蓄積ｓ１３に蓄積された
電荷は、ＣＣＤ電極３にパルス電圧を印加することによ
り、転送ゲート部１２を通してＣＣＤ部１１へ転送され
、ＣＣＤにより順次外部へ転送される。
キャリアを発生させる。ホールはｐ 型層９を通してＩ
ＴＯ膜１膜上０注出され、電子は光電変換部８内を走行
して画素電極７に達する。電荷蓄積ｓ１３に蓄積された
電荷は、ＣＣＤ電極３にパルス電圧を印加することによ
り、転送ゲート部１２を通してＣＣＤ部１１へ転送され
、ＣＣＤにより順次外部へ転送される。
このとき、ｐ＋型の境界領域１５は、画素電極７上のイ
ントリンシックな領域とは異なる導電型となっているの
で、この領域１５間に存在する固体電荷によって形成さ
れるビル）／テンシャルが、各画素間の電子の走行を妨
げるポテンシャル／４リヤとして機能する。その結果、
たとえば画素Ｂ内で発生したキャリヤが画素Ａ内に流れ
込むこともなくなり、画素電極７から７′へキャリヤが
流れること本防止できる。
ントリンシックな領域とは異なる導電型となっているの
で、この領域１５間に存在する固体電荷によって形成さ
れるビル）／テンシャルが、各画素間の電子の走行を妨
げるポテンシャル／４リヤとして機能する。その結果、
たとえば画素Ｂ内で発生したキャリヤが画素Ａ内に流れ
込むこともなくなり、画素電極７から７′へキャリヤが
流れること本防止できる。
なお上記の実施例では、下地回路としてＣＣＤを用いた
場合について説明したが、ＭＯＳ型あるいはＣＰＤ ｍ
の素子に対しても本発明を適用することができる。また
光導電膜８の構成として、上記の実施例では、ｐ”Ｗ水
素化アモルファスシリコン膜を共通電極とした構成を採
用したが、これをｎ＋型水素化アモルファスシリコン膜
に置き換え、ホール蓄積型とすることもできる。この場
合、各画素領域間の境界領域にはｎ−領域が形成され、
これによって画素間のアイソレージ曹ンが行なわれる。
場合について説明したが、ＭＯＳ型あるいはＣＰＤ ｍ
の素子に対しても本発明を適用することができる。また
光導電膜８の構成として、上記の実施例では、ｐ”Ｗ水
素化アモルファスシリコン膜を共通電極とした構成を採
用したが、これをｎ＋型水素化アモルファスシリコン膜
に置き換え、ホール蓄積型とすることもできる。この場
合、各画素領域間の境界領域にはｎ−領域が形成され、
これによって画素間のアイソレージ曹ンが行なわれる。
さらに上記の実施例では、光電変換部に水素化アモルフ
ァスシリコン膜を用いたが、光導電性があり、ｐｎ接合
が形成できる材料であればこれに限定されない。
ァスシリコン膜を用いたが、光導電性があり、ｐｎ接合
が形成できる材料であればこれに限定されない。
以上説明したように本発明によれば画素電極間の光導電
膜にドーピングを施すことにより、画素間に？テンシャ
ルパリアが形成され１画素間のリーク電流を防止するこ
とができる。この結果１画素間クロストークの少ない、
良好な画質を持つ固体撮像素子を提供できる。
膜にドーピングを施すことにより、画素間に？テンシャ
ルパリアが形成され１画素間のリーク電流を防止するこ
とができる。この結果１画素間クロストークの少ない、
良好な画質を持つ固体撮像素子を提供できる。
第１図は本発明の一実施例による固体撮像素子の一部を
示す断面図、第２図は固体撮像素子の部分断面図である
。 １は半導体基板、１１はＣＣＤ部、１２はゲート部、１
３は電荷蓄積部、１４はチャネルストッΔ−１５は境界
領域、６紘絶縁ＩＬ７，７’は画素電極、８は光導電膜
、９はｐ＋型水素化アモルファスシリコン膜、１０はＩ
ＴＯ膜。 代理人 弁理士 山 下 穣 平
示す断面図、第２図は固体撮像素子の部分断面図である
。 １は半導体基板、１１はＣＣＤ部、１２はゲート部、１
３は電荷蓄積部、１４はチャネルストッΔ−１５は境界
領域、６紘絶縁ＩＬ７，７’は画素電極、８は光導電膜
、９はｐ＋型水素化アモルファスシリコン膜、１０はＩ
ＴＯ膜。 代理人 弁理士 山 下 穣 平
Claims (1)
- 複数の画素に対応して信号蓄積部および信号転送部を
設けた半導体基板上に、光導電膜を積層した固体撮像素
子において、前記光導電膜の各画素間に位置する部分に
、他の部分とは異なる導電型の境界領域を設けたことを
特徴とする固体撮像素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2135423A JPH0430576A (ja) | 1990-05-28 | 1990-05-28 | 固体撮像素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2135423A JPH0430576A (ja) | 1990-05-28 | 1990-05-28 | 固体撮像素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0430576A true JPH0430576A (ja) | 1992-02-03 |
Family
ID=15151389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2135423A Pending JPH0430576A (ja) | 1990-05-28 | 1990-05-28 | 固体撮像素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0430576A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009078299A1 (ja) * | 2007-12-19 | 2009-06-25 | Rohm Co., Ltd. | 固体撮像装置およびその製造方法 |
| JP2022129162A (ja) * | 2021-02-24 | 2022-09-05 | キヤノン株式会社 | 半導体装置及び半導体装置の製造方法 |
-
1990
- 1990-05-28 JP JP2135423A patent/JPH0430576A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009078299A1 (ja) * | 2007-12-19 | 2009-06-25 | Rohm Co., Ltd. | 固体撮像装置およびその製造方法 |
| US8362527B2 (en) | 2007-12-19 | 2013-01-29 | Rohm Co., Ltd. | Solid-state imaging device and fabrication method thereof |
| US8486750B2 (en) | 2007-12-19 | 2013-07-16 | Rohm Co., Ltd. | Solid-state imaging device and fabrication method thereof |
| JP2022129162A (ja) * | 2021-02-24 | 2022-09-05 | キヤノン株式会社 | 半導体装置及び半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11532653B2 (en) | Imaging device | |
| TWI278108B (en) | Back-illuminated type solid-state imaging device and method of manufacturing the same | |
| JPS5819080A (ja) | 固体撮像素子 | |
| JPS60130274A (ja) | 固体撮像装置 | |
| JPH09246514A (ja) | 増幅型固体撮像装置 | |
| JPS6218755A (ja) | 固体撮像装置 | |
| JPS59108461A (ja) | 固体撮像装置 | |
| US20220254822A1 (en) | Uttb photodetector pixel unit, array and method | |
| JPH08250697A (ja) | 増幅型光電変換素子及びそれを用いた増幅型固体撮像装置 | |
| JPH0548071A (ja) | 固体撮像装置 | |
| JPH0453149B2 (ja) | ||
| US7804113B2 (en) | Anti-blooming structures for back-illuminated imagers | |
| CN110581190A (zh) | 一种适应亚微米像素的utbb光电探测器、阵列和方法 | |
| JP2001196572A (ja) | 光電変換装置 | |
| JPH0430576A (ja) | 固体撮像素子 | |
| JP3590158B2 (ja) | Ｍｏｓ増幅型撮像装置 | |
| JPH0430577A (ja) | 固体撮像素子 | |
| JP2509592B2 (ja) | 積層型固体撮像装置 | |
| JPH0424873B2 (ja) | ||
| JPH0992809A (ja) | 固体撮像装置 | |
| JPS5846905B2 (ja) | コタイサツゾウソウチ | |
| JPH07115183A (ja) | 積層型固体撮像装置 | |
| JPS6320385B2 (ja) | ||
| JPH05243546A (ja) | 固体撮像装置 | |
| JPH0322755B2 (ja) |