JPH04306715A - 安定化電源回路 - Google Patents
安定化電源回路Info
- Publication number
- JPH04306715A JPH04306715A JP7115891A JP7115891A JPH04306715A JP H04306715 A JPH04306715 A JP H04306715A JP 7115891 A JP7115891 A JP 7115891A JP 7115891 A JP7115891 A JP 7115891A JP H04306715 A JPH04306715 A JP H04306715A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- pnp transistor
- schottky diode
- control circuit
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、一般の電子機器の直列
制御型安定化電源回路に関するものである。
制御型安定化電源回路に関するものである。
【０００２】
【従来の技術】従来のＰＮＰトランジスタとＩＣからな
る直列制御型安定化電源回路の一例の構成を図３に示す
。同図において、パワー用のＰＮＰトランジスタＴｒの
エミッタは入力端子ＶＩ Ｎ に、そのコレクタは出力
端子ＶＯ に接続され、そのベースは制御回路部Ａに接
続されている。エミッタとベースとの間には制御回路部
ＡとともにＩＣ化された抵抗ＲＢ （たとえば抵抗値約
２０キロオーム）が接続されている。この抵抗ＲＢ が
ＩＣ化されていると、後述のように抵抗ＲＢ と並列に
寄生ダイオードＤが形成されている。このような回路は
、出力電圧をフィードバックし、制御回路部Ａによりベ
ース電流を制御して電源を安定化する。
る直列制御型安定化電源回路の一例の構成を図３に示す
。同図において、パワー用のＰＮＰトランジスタＴｒの
エミッタは入力端子ＶＩ Ｎ に、そのコレクタは出力
端子ＶＯ に接続され、そのベースは制御回路部Ａに接
続されている。エミッタとベースとの間には制御回路部
ＡとともにＩＣ化された抵抗ＲＢ （たとえば抵抗値約
２０キロオーム）が接続されている。この抵抗ＲＢ が
ＩＣ化されていると、後述のように抵抗ＲＢ と並列に
寄生ダイオードＤが形成されている。このような回路は
、出力電圧をフィードバックし、制御回路部Ａによりベ
ース電流を制御して電源を安定化する。
【０００３】抵抗ＲＢ は、制御回路部Ａのリーク電流
によりＰＮＰトランジスタＴｒがＯＮすることを防ぐた
めに付加されたもので、たとえば、温度が約１５０℃に
なるような過熱保護動作時には、ＰＮＰトランジスタＴ
ｒのドライブ電流ＩＤ ＝０となるが、抵抗ＲＢ がな
い場合には、わずかなリークがあっても、ＰＮＰトラン
ジスタＴｒのｈＦ Ｅ （約２００）倍されて、出力側
へ電流が流れてしまう。一方、抵抗ＲＢ があると、リ
ーク電流による抵抗ＲＢ の電圧降下が、ＰＮＰトラン
ジスタＴｒのＶＢ Ｅ に達しなければ、ＰＮＰトラン
ジスタＴｒはＯＮしないため、万一リークがあっても誤
動作を防ぐことができる。
によりＰＮＰトランジスタＴｒがＯＮすることを防ぐた
めに付加されたもので、たとえば、温度が約１５０℃に
なるような過熱保護動作時には、ＰＮＰトランジスタＴ
ｒのドライブ電流ＩＤ ＝０となるが、抵抗ＲＢ がな
い場合には、わずかなリークがあっても、ＰＮＰトラン
ジスタＴｒのｈＦ Ｅ （約２００）倍されて、出力側
へ電流が流れてしまう。一方、抵抗ＲＢ があると、リ
ーク電流による抵抗ＲＢ の電圧降下が、ＰＮＰトラン
ジスタＴｒのＶＢ Ｅ に達しなければ、ＰＮＰトラン
ジスタＴｒはＯＮしないため、万一リークがあっても誤
動作を防ぐことができる。
【０００４】よって、一般に抵抗ＲＢ を制御回路部Ａ
とともに同図点線内の部分をＩＣ内に形成し、ＰＮＰト
ランジスタＴｒのエミッタとベースとの間に付加してい
た。そのようなＩＣチップの一例の略断面図を図４に示
す。
とともに同図点線内の部分をＩＣ内に形成し、ＰＮＰト
ランジスタＴｒのエミッタとベースとの間に付加してい
た。そのようなＩＣチップの一例の略断面図を図４に示
す。
【０００５】図４において、Ｐ型基板１の表面の一部に
Ｎ＋ 型埋込拡散層２を形成し、さらにその上にＮ型エ
ピタキシャル層３が形成されている。その表面に抵抗Ｒ
Ｂ となるＰ＋ 型拡散層５を形成し、その側方に電極
取出し用のＮ＋ 型拡散層４を形成する。表面からＰ型
基板１に達する素子間分離Ｐ＋ 型層６，６を形成し、
制御回路部Ａと分離する。Ｐ＋ 型拡散層５とＮ型エピ
タキシャル層３との間に寄生ダイオードＤが形成される
。
Ｎ＋ 型埋込拡散層２を形成し、さらにその上にＮ型エ
ピタキシャル層３が形成されている。その表面に抵抗Ｒ
Ｂ となるＰ＋ 型拡散層５を形成し、その側方に電極
取出し用のＮ＋ 型拡散層４を形成する。表面からＰ型
基板１に達する素子間分離Ｐ＋ 型層６，６を形成し、
制御回路部Ａと分離する。Ｐ＋ 型拡散層５とＮ型エピ
タキシャル層３との間に寄生ダイオードＤが形成される
。
【０００６】
【発明が解決しようとする課題】前述のような構成では
、出力側に大きな容量たとえば約１０００マイクロファ
ラッド以上のものが接続されている場合に、入力側の電
圧を瞬時にＯＦＦすると、コンデンサの電荷がすぐには
放電しないため、入力側より出力側の電圧の方が高くな
り、図３に示すように、抵抗ＲＢ および寄生ダイオー
ドＤによりＩＢ ′が現われ、ＰＮＰトランジスタＴｒ
のエミッタとコレクタとの間に逆の電流が流れる動作を
起こす。この動作により出力側から入力側へ過大電流が
流れ、ＰＮＰトランジスタＴｒを破壊するおそれがあっ
た。
、出力側に大きな容量たとえば約１０００マイクロファ
ラッド以上のものが接続されている場合に、入力側の電
圧を瞬時にＯＦＦすると、コンデンサの電荷がすぐには
放電しないため、入力側より出力側の電圧の方が高くな
り、図３に示すように、抵抗ＲＢ および寄生ダイオー
ドＤによりＩＢ ′が現われ、ＰＮＰトランジスタＴｒ
のエミッタとコレクタとの間に逆の電流が流れる動作を
起こす。この動作により出力側から入力側へ過大電流が
流れ、ＰＮＰトランジスタＴｒを破壊するおそれがあっ
た。
【０００７】本発明の目的は、入力側より出力側の方が
電圧が高くなった場合において、ＰＮＰトランジスタＴ
ｒの出力側から入力側へ逆方向の過大な電流が流れない
ようにすることにある。
電圧が高くなった場合において、ＰＮＰトランジスタＴ
ｒの出力側から入力側へ逆方向の過大な電流が流れない
ようにすることにある。
【０００８】
【課題を解決するための手段】ＩＣ内部に抵抗とショッ
トキーダイオードとを直列接続したものを形成し、これ
をＰＮＰトランジスタＴｒのエミッタとベース間に接続
し、抵抗の一端をエミッタ側に抵抗の他端をショットキ
ーダイオードのアノード側に接続し、ショットキーダイ
オードのカソードをベース側に接続するようにした。
トキーダイオードとを直列接続したものを形成し、これ
をＰＮＰトランジスタＴｒのエミッタとベース間に接続
し、抵抗の一端をエミッタ側に抵抗の他端をショットキ
ーダイオードのアノード側に接続し、ショットキーダイ
オードのカソードをベース側に接続するようにした。
【０００９】
【作用】上記の抵抗とショットキーダイオードを直列に
接続したものを、ＰＮＰトランジスタＴｒのエミッタと
ベースとの間に挿入することにより、出力が入力より高
くなった場合におけるＰＮＰトランジスタＴｒに過大電
流が逆流することを防止することができる。
接続したものを、ＰＮＰトランジスタＴｒのエミッタと
ベースとの間に挿入することにより、出力が入力より高
くなった場合におけるＰＮＰトランジスタＴｒに過大電
流が逆流することを防止することができる。
【００１０】
【実施例】本発明の一実施例を図１に示す。図３と異な
るところは、ＰＮＰトランジスタＴｒのエミッタとベー
スとの間に入っていた抵抗ＲＢ に直列に、ショットキ
ーダイオードＳＢＤをそのカソード側がベース側に接続
されるようにしたことである。
るところは、ＰＮＰトランジスタＴｒのエミッタとベー
スとの間に入っていた抵抗ＲＢ に直列に、ショットキ
ーダイオードＳＢＤをそのカソード側がベース側に接続
されるようにしたことである。
【００１１】これをＩＣチップに形成した一例の略断面
図が図２である。図２と図４の構造の異なるところは、
ＩＣチップの抵抗ＲＢ を形成した部分の一方に、素子
間分離Ｐ＋ 型層６を介してショットキーダイオードＳ
ＢＤを形成したことである。Ｐ型基板１の表面にＮ＋
型埋込拡散層２−１を形成し、さらにその表面にＮ型エ
ピタキシャル層３を形成しその表面にＰ＋ 型拡散層７
，８およびＮ＋ 型拡散層９を形成してショットキーダ
イオードＳＢＤが構成され、図のように配線されている
。
図が図２である。図２と図４の構造の異なるところは、
ＩＣチップの抵抗ＲＢ を形成した部分の一方に、素子
間分離Ｐ＋ 型層６を介してショットキーダイオードＳ
ＢＤを形成したことである。Ｐ型基板１の表面にＮ＋
型埋込拡散層２−１を形成し、さらにその表面にＮ型エ
ピタキシャル層３を形成しその表面にＰ＋ 型拡散層７
，８およびＮ＋ 型拡散層９を形成してショットキーダ
イオードＳＢＤが構成され、図のように配線されている
。
【００１２】これにより、図３の従来例で示すようなベ
ース電流ＩＢ ′が、ＶＩ Ｎ ＜ＶＯ の場合におい
ても流れないため、ＰＮＰトランジスタＴｒに逆方向の
過電流が流れることはない。
ース電流ＩＢ ′が、ＶＩ Ｎ ＜ＶＯ の場合におい
ても流れないため、ＰＮＰトランジスタＴｒに逆方向の
過電流が流れることはない。
【００１３】また、制御回路部Ａへのリーク電流の問題
について考察する。ＰＮＰトランジスタＴｒのベースと
エミッタ間の電圧をＶＢ Ｅ とし、ショットキーダイ
オードＳＢＤの両端間の電圧をＶＦ としたとき、抵抗
ＲＢ でのリーク電流による電圧降下が、ＶＢ Ｅ −
ＶＦ 以下であれば、ＰＮＰトランジスタＴｒはＯＮせ
ず、抵抗ＲＢ は本来の役目を果たす。各電圧の一例は
、ＶＢ Ｅ は約０．７ボルト、ＶＦ は約０．３５ボ
ルトとすると、ＶＢ Ｅ −ＶＦ は約０．３５ボルト
となる。
について考察する。ＰＮＰトランジスタＴｒのベースと
エミッタ間の電圧をＶＢ Ｅ とし、ショットキーダイ
オードＳＢＤの両端間の電圧をＶＦ としたとき、抵抗
ＲＢ でのリーク電流による電圧降下が、ＶＢ Ｅ −
ＶＦ 以下であれば、ＰＮＰトランジスタＴｒはＯＮせ
ず、抵抗ＲＢ は本来の役目を果たす。各電圧の一例は
、ＶＢ Ｅ は約０．７ボルト、ＶＦ は約０．３５ボ
ルトとすると、ＶＢ Ｅ −ＶＦ は約０．３５ボルト
となる。
【００１４】誤動作の原因となるリーク電流をＩｌとす
ると、 従来例では、Ｉｌ＝ＶＢ Ｅ ／ＲＢ となり本実施例
ではＩｌ＝（ＶＢ Ｅ −ＶＦ ）／ＲＢ となる。
ると、 従来例では、Ｉｌ＝ＶＢ Ｅ ／ＲＢ となり本実施例
ではＩｌ＝（ＶＢ Ｅ −ＶＦ ）／ＲＢ となる。
【００１５】抵抗ＲＢ が同じ値なら、Ｉｌが小さくな
り、裕度は小さいが、抵抗ＲＢ の値を小さくすること
により対処できる。また、ショットキーダイオードのＶ
Ｆ は小さいから、Ｉｌを大きくできる。
り、裕度は小さいが、抵抗ＲＢ の値を小さくすること
により対処できる。また、ショットキーダイオードのＶ
Ｆ は小さいから、Ｉｌを大きくできる。
【００１６】以上の実施例では、ＰＮＰトランジスタＴ
ｒはディスクリート部品の場合について説明したが、こ
れを制御回路部，抵抗，ショットキーダイオード等と同
一チップに形成することも可能である。
ｒはディスクリート部品の場合について説明したが、こ
れを制御回路部，抵抗，ショットキーダイオード等と同
一チップに形成することも可能である。
【００１７】
【発明の効果】以上のように、本発明によれば、従来よ
りＰＮＰトランジスタのエミッタとベースとの間に入っ
ていた抵抗の効果を維持した上に、出力側が入力側より
高い電圧になった場合においても、過電流が逆流してＰ
ＮＰトランジスタの破壊を防ぐことができる。また、制
御回路部へのリーク電流による影響を防止できる。
りＰＮＰトランジスタのエミッタとベースとの間に入っ
ていた抵抗の効果を維持した上に、出力側が入力側より
高い電圧になった場合においても、過電流が逆流してＰ
ＮＰトランジスタの破壊を防ぐことができる。また、制
御回路部へのリーク電流による影響を防止できる。
【図１】本発明の一実施例の回路図。
【図２】本発明の一実施例の略断面図。
【図３】従来の一例の回路図。
【図４】従来の一例の略断面図。
Ａ 制御回路部
ＲＢ 抵抗
ＳＢＤ ショットキーダイオード
Ｄ 寄生ダイオード
Ｔｒ トランジスタ
Claims (1)
- 【請求項１】 ＰＮＰトランジスタと、出力電圧をフ
ィードバックさせることによりＰＮＰトランジスタのベ
ース電流を制御する制御回路と、その制御回路を形成し
た基板に一体に設けられ直列に接続された抵抗とショッ
トキーダイオードとを有し、抵抗の一端は前記のＰＮＰ
トランジスタのエミッタに他端はショットキーダイオー
ドのアノード側に接続されショットキーダイオードのカ
ソードはＰＮＰトランジスタのベース側に接続されてい
ることを特徴とする安定化電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7115891A JPH04306715A (ja) | 1991-04-03 | 1991-04-03 | 安定化電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7115891A JPH04306715A (ja) | 1991-04-03 | 1991-04-03 | 安定化電源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04306715A true JPH04306715A (ja) | 1992-10-29 |
Family
ID=13452542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7115891A Withdrawn JPH04306715A (ja) | 1991-04-03 | 1991-04-03 | 安定化電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04306715A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2711023B2 (ja) * | 1993-03-03 | 1998-02-10 | カリフォルニア マイクロ ディヴァイシズ コーポレイション | 集積ｒｃ回路網とショットキーダイオードを有する半導体デバイス |
| JP2006243886A (ja) * | 2005-03-01 | 2006-09-14 | Omron Corp | 電源回路 |
-
1991
- 1991-04-03 JP JP7115891A patent/JPH04306715A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2711023B2 (ja) * | 1993-03-03 | 1998-02-10 | カリフォルニア マイクロ ディヴァイシズ コーポレイション | 集積ｒｃ回路網とショットキーダイオードを有する半導体デバイス |
| JP2006243886A (ja) * | 2005-03-01 | 2006-09-14 | Omron Corp | 電源回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0870357B1 (en) | Active rectifier having minimal energy losses | |
| JP7038531B2 (ja) | 電源逆接続保護機能を備えた負荷駆動回路 | |
| US4024417A (en) | Integrated semiconductor structure with means to prevent unlimited current flow | |
| JP3707942B2 (ja) | 半導体装置とそれを用いた半導体回路 | |
| JP6397926B2 (ja) | センサ装置 | |
| JPH0666402B2 (ja) | 半導体集積回路装置の入力保護回路 | |
| JP2004356622A (ja) | 接合型電子部品および前記電子部品を含む集積された電力装置 | |
| JP3179630B2 (ja) | エピタキシャル・タブ・バイアス構体及び集積回路 | |
| JPH1079472A (ja) | 半導体集積回路 | |
| JP3570338B2 (ja) | 電源逆接続保護回路 | |
| JPH04373008A (ja) | 安定化電源回路 | |
| JPS6141247Y2 (ja) | ||
| US6624502B2 (en) | Method and device for limiting the substrate potential in junction isolated integrated circuits | |
| JPS60241250A (ja) | 半導体装置 | |
| JPS61102766A (ja) | 半導体集積回路 | |
| JPH01261856A (ja) | 半導体集積回路装置 | |
| JPH04330773A (ja) | 半導体装置 | |
| JPH0263210A (ja) | アンダーシュート防止回路 | |
| JPH08250599A (ja) | 半導体集積回路のエピタキシャルウエルのバイアス回路、及び集積回路 | |
| JPS5936766B2 (ja) | メモリ電源切換回路 | |
| JPS5965464A (ja) | 半導体集積回路装置 | |
| JPH0644206B2 (ja) | 半導体集積回路の定電圧回路 | |
| JPH06163825A (ja) | 半導体集積回路 | |
| JPH0121632B2 (ja) | ||
| JPS63249363A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980711 |