JPH04306992A - 通信回路 - Google Patents

通信回路

Info

Publication number
JPH04306992A
JPH04306992A JP3071679A JP7167991A JPH04306992A JP H04306992 A JPH04306992 A JP H04306992A JP 3071679 A JP3071679 A JP 3071679A JP 7167991 A JP7167991 A JP 7167991A JP H04306992 A JPH04306992 A JP H04306992A
Authority
JP
Japan
Prior art keywords
signal
video signal
video
signal line
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3071679A
Other languages
English (en)
Inventor
Yoshiaki Matsumoto
好章 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP3071679A priority Critical patent/JPH04306992A/ja
Publication of JPH04306992A publication Critical patent/JPH04306992A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Closed-Circuit Television Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、映像表示装置と映像表
示装置の機能を外部から制御する装置との通信回路に関
するものである。
【0002】
【従来の技術】近年、各種のシステムにおいて、システ
ムを構成する個々の装置に、マイクロプロセッサー,外
部から内部状態を設定できるLSI等が搭載されて、個
々の装置がインテリジェント化されており、個々の装置
間にデータ通信のための信号線を接続して、各装置間で
データ通信を行ったり、ホストの装置からスレーブの装
置の機能を制御したりできるようになってきた。
【0003】又、ディスプレイモニター装置等の映像表
示装置においても、マイクロプロセッサー等を搭載する
ことにより、ホストコンピュータ等の外部装置から映像
表示装置の機能を制御できるようになってきた。
【0004】ところで、ディスプレイモニター装置のよ
うに、大量のデータの転送が必要でない装置への通信手
段としては、信号線の数が少なくてすむシリアル通信を
用いるのが一般的であるが、この他に、装置間を接続し
てデータ通信する方式として、フィリップス社が提唱す
るI2Cバス方式等がある。
【0005】I2Cバス方式は、本来、装置内のマイク
ロプロセッサーとその周辺回路とでデータを通信するた
めのものであったが、通信に必要な信号線の数が少なく
てすむため、装置間の通信に用いることもあった。
【0006】図4は、個々の装置間における従来の通信
方式の構成図を示すもので、1はディスプレイモニター
装置、2はホストコンピュータ、3は映像信号線、4は
データ通信用信号線である。
【0007】このように構成された従来例において、ホ
ストコンピュータ2から出力された映像信号及び同期信
号は、映像信号線3を介してディスプレイモニター装置
1に送られ、又、ディスプレイモニター装置1から出力
された制御情報は、データ通信用信号線4を介してホス
トコンピュータ2に送られる。
【0008】図5は、従来の通信方式によるインターフ
ェース回路の回路図を示すもので、図5において図4の
符号と同一の符号は同一部分を示すもので、101はシ
リアルデータ信号線、102はシリアルクロック信号線
、103はシリアルデータ信号線101のプルアップ抵
抗器、104はシリアルクロック信号線102のプルア
ップ抵抗器、105はディスプレイモニター装置1から
シリアルデータ信号線101にデータを出力するための
オープンドレイン回路、106はディスプレイモニター
装置1からシリアルクロック信号線102にデータを出
力するためのオープンドレイン回路、107はシリアル
データ信号線101からディスプレイモニター装置1に
データを取り込むためのゲート回路、108はシリアル
クロック信号線102からディスプレイモニター装置1
にデータを取り込むためのゲート回路、109はホスト
コンピュータ2からシリアルデータ信号線101にデー
タを出力するためのオープンドレイン回路、110はホ
ストコンピュータ2からシリアルクロック信号線102
にデータを出力するためのオープンドレイン回路、11
1はシリアルデータ信号線101からホストコンピュー
タ2にデータを取り込むためのゲート回路、112はシ
リアルクロック信号線102からホストコンピュータ2
にデータを取り込むためのゲート回路である。
【0009】このように構成された従来例において、ホ
ストコンピュータ2からディスプレイモニター装置1に
データを送る場合について説明する。ホストコンピュー
タ2は、オープンドレイン回路110を介してシリアル
クロック信号線102の電位を高電位状態から低電位状
態に変化させて、1ビットのデータをオープンドレイン
回路109を介してシリアルデータ信号線101に出力
した後、オープンドレイン回路110を介してシリアル
クロック信号線102の電位を低電位状態から高電位状
態に戻す。そして、ホストコンピュータ2は、シリアル
クロック信号線102の電位を高電位状態に保持してい
る間、シリアルデータ信号線101のデータの状態を変
化させない。
【0010】これに対して、ディスプレイモニター装置
1は、シリアルクロック信号線102が低電位状態から
高電位状態に変化したのをゲート回路108を介して検
出すると、1ビットのデータをシリアルデータ信号線1
01からゲート回路107を介して取り込む。
【0011】その後、ホストコンピュータ2は、オープ
ンドレイン回路110を介してシリアルクロック信号線
102を再び高電位状態から低電位状態に変化させて、
次のビットのデータ送出しに備える。
【0012】以上のような手順を繰り返すことにより、
必要とするビット数のデータをホストコンピュータ2か
らディスプレイモニター装置1に転送する。又、ディス
プレイモニター装置1からホストコンピュータ2にデー
タ転送する場合にも、同様な手順で行われる。
【0013】
【発明が解決しようとする課題】このように構成された
従来例において、映像表示装置の機能を別の装置から制
御しようとした場合、映像表示装置と外部装置との間に
映像信号線とデータ通信線とを設ける必要があるので、
信号線の数が多くなるという問題があった。
【0014】本発明は、このような問題を解決するため
になされたもので、外部装置と映像表示装置との間の信
号線の数を増やすことなく、外部装置から映像表示装置
の機能を制御することができる通信回路を提供すること
を目的とするものである。
【0015】
【課題を解決するための手段】本発明は、水平同期信号
に同期させて映像信号に制御信号を合成させる制御信号
出力回路と、水平同期信号に同期させて映像信号から制
御信号を分離させる制御信号入力回路とにより、制御信
号と映像信号とを時分割で合成或いは分離するものであ
る。
【0016】
【作用】本発明によれば、水平同期信号の出力期間中に
、換言すると時分割で映像信号の間に制御信号を合成す
ることができると共に、時分割で映像信号の間から制御
信号を分離することができるので、映像表示装置と外部
装置との間の信号線を増やすことなく、外部装置から映
像表示装置を、又は、映像表示装置から外部装置を制御
することができるようになる。
【0017】
【実施例】図1は本発明の一実施例におけるブロック図
、図2は本発明の一実施例における映像信号の波形図、
図3は本発明の一実施例の具体的な回路構成を示す回路
図で、図1において図4の符号と同一の符号は同一部分
を示すものであり、1はディスプレイモニター装置、2
はホストコンピュータ、3は映像信号線、5はディスプ
レイモニター装置1の内部の制御信号線、6はホストコ
ンピュータ2の内部の制御信号線、7はディスプレイモ
ニター装置1の内部映像信号線、8はホストコンピュー
タ2の内部映像信号線、9はディスプレイモニター装置
1の内部の水平同期信号線、10はホストコンピュータ
2の内部の水平同期信号線、11は、ディスプレイモニ
ター装置1の内部において、映像信号に制御信号を合成
したり、制御信号と映像信号とを分離したりするデータ
通信回路、12は、ホストコンピュータ2の内部におい
て、映像信号に制御信号を合成したり、制御信号と映像
信号とを分離したりするデータ通信回路である。
【0018】先ず、このように構成された本実施例の動
作原理について説明する。ホストコンピュータ2からデ
ィスプレイモニター装置1にデータを送る場合には、ホ
ストコンピュータ2のデータ通信回路12は、水平同期
信号線10から入力する水平同期信号の出力期間中に、
制御信号線6から入力する制御信号を映像信号線3に送
り出し、又、水平同期信号の出力期間外に、内部映像信
号線8から入力する映像信号を映像信号線3に送り出す
ことにより、水平同期信号の出力タイミングに同期させ
て、制御信号と映像信号とを合成する(以下「合成信号
」という)。
【0019】これに対して、ディスプレイモニター装置
1のデータ通信回路11は、水平同期信号線9から入力
する水平同期信号の出力期間中に、合成信号から制御信
号を分離して制御信号線5に読み込み、又、水平同期信
号の出力期間外に、合成信号から映像信号を分離して内
部映像信号線7に読み込むことにより、水平同期信号の
出力タイミングに同期させて、合成信号から制御信号と
映像信号とをそれぞれ分離して読み込む。
【0020】又、ディスプレイモニター装置1からホス
トコンピュータ2にデータを送る場合には、ディスプレ
イモニター装置1のデータ通信回路11は、水平同期信
号線9から入力する水平同期信号の出力期間中に、制御
信号線5から入力する制御信号を映像信号線3に送り出
し、又、水平同期信号の出力期間外に、合成信号から映
像信号を分離して内部映像信号線7に読み込むことによ
り、水平同期信号の出力タイミングに同期させて、制御
信号とホストコンピュータ2から入力する映像信号とを
合成するか、或いは、合成信号から映像信号を分離して
読み込む。
【0021】これに対して、ホストコンピュータ2のデ
ータ通信回路12は、水平同期信号線10から入力する
水平同期信号の出力期間中に、合成信号から制御信号を
分離して制御信号線6に読み込み、又、水平同期信号の
出力期間外に、内部映像信号線8から入力する映像信号
を映像信号線3に送り出すことにより、水平同期信号の
出力タイミングに同期させて、合成信号から制御信号を
分離して読み込むか、或いは、制御信号と映像信号とを
合成する。
【0022】次に、制御信号のデータと映像信号とを合
成或いは分離する方法を、図2により更に詳しく説明す
る。制御信号のデータを合成する装置では、水平同期信
号(図2(a)参照)に同期させてデータ送信を行うも
ので、水平同期信号の立ち上がりで制御信号を出力し(
図2(c)参照)、又、水平同期信号の立ち下がりで映
像信号を出力する(図2(b)参照)ことにより、制御
信号を映像信号に合成して出力する(図2(d)参照)
【0023】又、制御信号のデータを分離する装置側で
は、水平同期信号(図2(a)参照)に同期させてデー
タ受信を行うもので、水平同期信号の立ち上がりで制御
信号と映像信号との合成信号から制御信号を分離して、
次に出力される水平同期信号が立ち上がるまでの期間、
そのデータを保持することにより、制御信号を復元して
出力する(図2(e)参照)。
【0024】尚、図2において、映像信号と同期信号と
が分離している映像信号の場合について記載したが、映
像信号と同期信号とが合成されている映像信号の場合で
も、カラーの映像信号であれば、同期信号が合成されて
いない色の映像信号に制御信号を合成することができる
【0025】又、モノクロームの映像信号の場合におい
ても、制御信号の状態によって同期信号のレベルを変え
ることにより、映像信号、同期信号及び制御信号を合成
することができる。
【0026】図3は、本発明の通信回路の具体的な回路
構成を示すもので、図3において図1の符号と同一の符
号は同一部分を示すものであり、又、201は制御信号
を変換してなるシリアル信号を水平同期信号に同期させ
て出力するシフトレジスタ回路、202は水平同期信号
線9が低電位状態のときに導通するアナログスイッチ回
路、203,204は水平同期信号線9が高電位状態の
ときに導通するアナログスイッチ回路、205は水平同
期信号に同期させて入力したシリアル信号を制御信号に
変換するシフトレジスタ回路である。
【0027】このように構成されたデータ通信回路11
において、先ず、制御信号を映像信号に合成して送り出
す方法について説明する。水平同期信号が立ち上がって
、水平同期信号線9が高電位状態になると、シフトレジ
スタ回路201が制御信号を変換したシリアル信号を出
力する同時に、アナログスイッチ回路202がオフ状態
になって、内部映像信号線7と映像信号線3とが切り離
されると共に、アナログスイッチ回路203がオン状態
になって、シフトレジスタ回路201が映像信号線3に
接続される。このため、水平同期信号の出力期間中には
、シフトレジスタ回路201から映像信号線3にシリア
ル信号が出力される。
【0028】又、水平同期信号が立ち下がって、水平同
期信号線9が低電位状態となると、内部映像信号線7か
ら映像信号を出力する同時に、アナログスイッチ回路2
02がオン状態になって、内部映像信号線7と映像信号
線3とが接続されると共に、アナログスイッチ回路20
3がオフ状態になって、シフトレジスタ回路201と映
像信号線3とが切り離される。このため、水平同期信号
の出力期間外には、内部映像信号線7から映像信号線3
に映像信号が出力される。
【0029】この結果、シリアル信号と映像信号とは映
像信号線3に交互に出力されて、シリアル信号と映像信
号とが映像信号線3で合成される。
【0030】次に、制御信号を映像信号から分離して読
み込む方法について説明する。水平同期信号が立ち上が
って、水平同期信号線9が高電位状態になると、アナロ
グスイッチ回路202がオフ状態となって、内部映像信
号線7が映像信号線3から切り離されると共に、アナロ
グスイッチ回路204がオン状態になって、シフトレジ
スタ回路205が映像信号線3に接続される。このため
、水平同期信号の出力期間中には、映像信号線3からシ
フトレジスタ回路201にシリアル信号が入力して、制
御信号に変換、出力される。
【0031】又、水平同期信号が立ち下がって、水平同
期信号線9が低電位状態となると、アナログスイッチ回
路204がオフ状態になって、シフトレジスタ回路20
5が映像信号線3から切り離されると共に、アナログス
イッチ回路202がオン状態になって、内部映像信号線
7が映像信号線3に接続される。このため、水平同期信
号の出力期間外には、内部映像信号線7から映像信号線
3に映像信号が出力される。
【0032】この結果、水平同期信号の入力期間中には
、映像信号線3からシフトレジスタ回路201にシリア
ル信号を入力させて、シフトレジスタ回路201から制
御信号を出力し、又、水平同期信号の入力期間外には、
内部映像信号線7から映像信号線3に映像信号を出力す
る。即ち、シリアル信号の読み込みと映像信号の送出し
とを交互に行うことができる。
【0033】尚、本実施例において、シリアル信号を送
り出すシフトレジスタ回路201と、シリアル信号を読
み込むシフトレジスタ回路205とに分けて記述してあ
るが、一つのシフトレジスタ回路で兼用することもでき
る。
【0034】
【発明の効果】以上説明したように、本発明によれば、
水平同期信号の出力期間中に、換言すると時分割で映像
信号の間に制御信号を合成することができると共に、時
分割で映像信号の間から制御信号を分離することができ
るので、映像表示装置と外部装置との間の信号線を増や
すことなく、外部装置から映像表示装置を、又は、映像
表示装置から外部装置を制御することができるようにな
るという効果を奏する。
【図面の簡単な説明】
【図1】本発明の一実施例を示すブロック図である。
【図2】本発明の一実施例により制御信号のデータと映
像信号とを合成或いは分離するときの波形図で、(a)
は正極性の水平同期信号、(b)は正極性の映像信号、
(c)は制御信号、(d)は映像信号と制御信号との合
成信号、(e)は合成信号の中から分離した制御信号で
ある。
【図3】本発明の通信回路の具体的な構成を示す回路図
である。
【図4】従来の通信方式を示す構成図である。
【図5】従来の通信方式のインターフェース回路の回路
図である。
【符号の説明】
1…ディスプレイモニター装置、  2…ホストコンピ
ュータ、  3…映像信号線、  5,6…制御信号線
、  7,8…内部映像信号線、  9,10…水平同
期信号線、  11,12…データ通信回路、  20
1,205…シフトレジスタ回路、  202,203
,204…アナログスイッチ回路。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】  映像信号を外部装置から映像表示装置
    に送り出す通信回路において、制御信号を前記映像信号
    に時分割で合成する手段と、前記制御信号を合成した前
    記映像信号から前記制御信号を時分割で分離して出力す
    る手段とが前記外部装置と前記映像表示装置との間に具
    備されていることを特徴とする通信回路。
  2. 【請求項2】  前記合成する手段は、前記制御信号を
    シリアル信号に変換した上、水平同期信号に同期させて
    前記映像信号線の前記映像信号に合成し、前記分離する
    手段は、前記映像信号線の前記映像信号に合成した前記
    シリアル信号を前記水平同期信号に同期させて分離した
    上、前記シリアル信号を前記制御信号に復元することを
    特徴とする請求項1の通信回路。
  3. 【請求項3】  前記合成する手段は、前記水平同期信
    号に同期させて前記制御信号を前記シリアル信号に変換
    して出力する第1のシフトレジスタ回路と、前記水平同
    期信号の出力期間中に前記シフトレジスタ回路と前記映
    像信号線とを接続して、前記シリアル信号を前記映像信
    号線に出力する第1のアナログスイッチ回路と、前記水
    平同期信号の出力期間外に内部映像信号線と前記映像信
    号線とを接続して、前記映像信号を前記映像信号線に出
    力する第2のアナログスイッチ回路とからなることを特
    徴とする請求項2の通信回路。
  4. 【請求項4】  前記分離する手段は、水平同期信号に
    同期させて前記シリアル信号を制御信号に変換して出力
    する第2のシフトレジスタ回路と、前記水平同期信号の
    出力期間中に前記映像信号線と前記第2のシフトレジス
    タ回路とを接続して、前記シリアル信号を読み込む第3
    のアナログスイッチ回路と、水平同期信号の出力期間外
    に前記内部映像信号線と前記映像信号線とを接続して、
    前記映像信号を前記内部映像信号線に読み込むか、或い
    は、前記映像信号を前記映像信号線に出力する第4のア
    ナログスイッチ回路と、からなることを特徴とする請求
    項2の通信回路。
JP3071679A 1991-04-04 1991-04-04 通信回路 Pending JPH04306992A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3071679A JPH04306992A (ja) 1991-04-04 1991-04-04 通信回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3071679A JPH04306992A (ja) 1991-04-04 1991-04-04 通信回路

Publications (1)

Publication Number Publication Date
JPH04306992A true JPH04306992A (ja) 1992-10-29

Family

ID=13467500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3071679A Pending JPH04306992A (ja) 1991-04-04 1991-04-04 通信回路

Country Status (1)

Country Link
JP (1) JPH04306992A (ja)

Similar Documents

Publication Publication Date Title
US5561826A (en) Configurable architecture for serial communication
US5748684A (en) Resynchronization of a synchronous serial interface
US5564061A (en) Reconfigurable architecture for multi-protocol data communications having selection means and a plurality of register sets
JPS63255760A (ja) 制御システム
JPH04306992A (ja) 通信回路
JPH04307593A (ja) 通信回路
TWI818834B (zh) 微控制器及應用其之序列周邊介面系統
US4910509A (en) Bus expander for digital TV receiver
JPH04307594A (ja) 通信回路
JPH10207591A (ja) インターフェイスボード
US4809302A (en) Clock injector circuit
WO2005083577A2 (en) Integrated circuit with two different bus control units
KR890000274Y1 (ko) 온 스크린 ic와 ccu의 인터페이스 회로
JPH0267667A (ja) 回路基板
JPH05298410A (ja) 画像処理装置
JPS6145271B2 (ja)
JP2003196231A (ja) バス制御装置
JPH06266656A (ja) バス通信装置
JP2000332718A (ja) 半導体集積回路
JPS6044713B2 (ja) デ−タ転送制御方式
JPS62135030A (ja) デ−タ伝送装置
JPH0246047A (ja) インターフェース用回路
JPS6355642U (ja)
JPH04264871A (ja) インタフェース装置
JPH02299055A (ja) マルチバス構成装置間の情報転送方式