JPH04308458A - power supply - Google Patents

power supply

Info

Publication number
JPH04308458A
JPH04308458A JP3071949A JP7194991A JPH04308458A JP H04308458 A JPH04308458 A JP H04308458A JP 3071949 A JP3071949 A JP 3071949A JP 7194991 A JP7194991 A JP 7194991A JP H04308458 A JPH04308458 A JP H04308458A
Authority
JP
Japan
Prior art keywords
output
voltage
switching element
power supply
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3071949A
Other languages
Japanese (ja)
Other versions
JP3051488B2 (en
Inventor
Koji Suzuki
鈴木 孝二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP3071949A priority Critical patent/JP3051488B2/en
Publication of JPH04308458A publication Critical patent/JPH04308458A/en
Application granted granted Critical
Publication of JP3051488B2 publication Critical patent/JP3051488B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Accessory Devices And Overall Control Thereof (AREA)
  • Developing For Electrophotography (AREA)
  • Control Or Security For Electrophotography (AREA)
  • Dc-Dc Converters (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は、電子写真方式のプリン
タ,複写機の現像バイアス用交流電源等の電源装置に関
するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply device such as an AC power supply for developing bias in electrophotographic printers and copying machines.

【0002】0002

【従来の技術】従来、現像バイアス用の交流電源は、低
周波の昇圧用トランスを用いることが多かった。ところ
が近年、方形波より、デューティを3:7もしくは4:
6にした偏デューティの矩形波の方が現像の諸特性が優
れていることがわかってきた。そこで、本出願人はトラ
ンスの偏磁を避け、トランスを小型化するために、高周
波コンバータで負荷容量を充電し、高耐圧トランジスタ
で放電することによって任意のデューティの矩形波を得
る方式を提案し、実用化してきた。
2. Description of the Related Art Conventionally, an AC power source for developing bias often uses a low-frequency step-up transformer. However, in recent years, the duty has been changed to 3:7 or 4: rather than square waves.
It has been found that a rectangular wave with a biased duty of 6 has better developing characteristics. Therefore, in order to avoid biased magnetism in the transformer and downsize the transformer, the applicant proposed a method to obtain a rectangular wave of arbitrary duty by charging the load capacitance with a high frequency converter and discharging it with a high voltage transistor. , has been put into practical use.

【0003】0003

【発明が解決しようとする課題】ところで従来は、高周
波DC−DCコンバータで負荷容量を充電し、高耐圧の
スイッチング素子で該負荷容量を放電することによって
高速の立上がり,立下がりを持つ偏デューティの高圧パ
ルス出力を得ている。この方式における最も重要な部品
はスイッチング素子で、高耐圧,大電流、且つ高速のス
イッチング特性が要求される。現段階においては、高耐
圧のトランジスタが最適の素子であるが、高電圧領域で
のコレクタ電流の許容値は著しく制限され、所望の立下
がり速度を得るためには、高価な高耐圧トランジスタを
並列に複数個用いる必要がある。さらに、トランジスタ
のhfeのバラツキを考慮すると、コレクタ電流の最大
許容範囲から十分マージンを取る必要があり、トランジ
スタの能力を十分生かすことができていない。
[Problems to be Solved by the Invention] Conventionally, a high-frequency DC-DC converter is used to charge a load capacitance, and a high-voltage switching element is used to discharge the load capacitance. Obtains high voltage pulse output. The most important component in this system is the switching element, which requires high withstand voltage, large current, and high-speed switching characteristics. At present, high-voltage transistors are the optimal element, but the allowable value of collector current in the high-voltage region is severely limited, and in order to obtain the desired fall speed, expensive high-voltage transistors must be connected in parallel. It is necessary to use multiple pieces. Furthermore, considering the variation in hfe of the transistor, it is necessary to take a sufficient margin from the maximum allowable range of the collector current, and the ability of the transistor cannot be fully utilized.

【0004】本発明は、このような事情に鑑みてなされ
たもので、高耐圧スイッチング素子を多数用いずに高速
で立ち下がる出力を得ることのできる、容量負荷用の電
源装置を提供することを目的とするものである。
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a power supply device for a capacitive load that can obtain an output that falls at a high speed without using a large number of high-voltage switching elements. This is the purpose.

【0005】[0005]

【課題を解決するための手段】本発明は、前記目的を達
成するため、高耐圧スイッチング素子の電流を制御し、
且つ、スイッチング期間を時分割し、放電の開始直後、
すなわちコレクタ電圧が高いときはコレクタ電流を小さ
くし、負荷容量の放電が進んでコレクタ電圧が低くなる
にしたがってコレクタ電流を増やして、立下がり速度を
増やすようにするもので、詳しく電源装置をつぎの(1
),(2)のとおりに構成するものである。
[Means for Solving the Problems] In order to achieve the above object, the present invention controls the current of a high voltage switching element,
In addition, the switching period is time-divided, and immediately after the start of discharge,
In other words, when the collector voltage is high, the collector current is decreased, and as the load capacitance discharges and the collector voltage decreases, the collector current is increased to increase the falling speed. (1
), (2).

【0006】(1)コンバータトランスと、該コンバー
タトランスの出力を整流し容量性負荷が接続される出力
端に供給する整流器と、前記出力端とグランド間に接続
されたスイッチング素子と、該スイッチング素子を、出
力端−グランド間電圧の低下にしたがい徐々に電流が増
大するように制御する制御手段とを備えた電源装置。
(1) A converter transformer, a rectifier that rectifies the output of the converter transformer and supplies it to an output terminal to which a capacitive load is connected, a switching element connected between the output terminal and ground, and the switching element. and control means for controlling the current so that the current gradually increases as the voltage between the output terminal and the ground decreases.

【0007】(2)制御手段は、予め記憶手段に記憶さ
れているデータにしたがって制御を行うものである前記
(1)記載の電源装置。
(2) The power supply device according to (1) above, wherein the control means performs control according to data stored in advance in the storage means.

【0008】(3)スイッチング素子に印加される電圧
を検出する電圧検出手段を設けると共に、制御手段は前
記電圧検出手段の出力に応じて前記スイッチング素子を
制御するものとした前記(1)記載の電源装置。
(3) The method according to (1) above, wherein voltage detection means for detecting the voltage applied to the switching element is provided, and the control means controls the switching element in accordance with the output of the voltage detection means. power supply.

【0009】[0009]

【作用】前記(1),(2)の構成により、スイッチン
グ素子の電流は、出力端−グランド間電圧が低下するに
したがい増大するので、スイッチング素子の最大許容電
流に対するマージンを小さくすることができる。
[Operation] With the configurations (1) and (2) above, the current of the switching element increases as the voltage between the output terminal and the ground decreases, so the margin for the maximum allowable current of the switching element can be reduced. .

【0010】0010

【実施例】以下本発明を実施例により詳しく説明する。 (実施例1)図1は実施例1である“現像バイアス用電
源”のブロック図、図2はその各部の電圧波形図である
。図1において、1はマイクロコンピュータ(以下CP
Uと記す)でメモリ(記憶手段)等の周辺装置も内部に
含むものである。該CPU・1は図示されないプリンタ
(複写機)本体のシーケンスコントローラとバスライン
或いは通信ポートで接続され、シーケンス信号の授受を
行う。第1のカウンタ6は、CPU・1の基準クロック
を繰返し周波数f1(100KHz )に逓減する。第
2のカウンタ7は、さらに繰返し周波数f2(2KHz
 )でデューティ7:3の低周波信号を作りだす。
[Examples] The present invention will be explained in detail below using examples. (Embodiment 1) FIG. 1 is a block diagram of a "developing bias power source" according to Embodiment 1, and FIG. 2 is a voltage waveform diagram of each part thereof. In Figure 1, 1 is a microcomputer (hereinafter referred to as CP).
It also includes peripheral devices such as memory (storage means). The CPU 1 is connected to a sequence controller (not shown) of a main body of a printer (copying machine) through a bus line or a communication port, and exchanges sequence signals. The first counter 6 gradually decrements the reference clock of the CPU 1 to a repetition frequency f1 (100 KHz). The second counter 7 further calculates the repetition frequency f2 (2KHz
) to generate a low frequency signal with a duty of 7:3.

【0011】高周波コンバータトランスT1の1次側の
スイッチング素子Q1は、PWM回路2によって制御さ
れる。PWM回路2の出力は、繰返し周波数f1で、そ
のパルス幅はCPU・1によって制御される。
A switching element Q1 on the primary side of the high frequency converter transformer T1 is controlled by a PWM circuit 2. The output of the PWM circuit 2 has a repetition frequency f1, and its pulse width is controlled by the CPU 1.

【0012】コンバータトランスT1の2次側の昇圧出
力は、整流器D1で整流された後、図2の(ハ)に示す
ように、出力端子P1に接続された負荷容量を充電して
いく。
After being rectified by a rectifier D1, the boosted output from the secondary side of the converter transformer T1 charges the load capacitor connected to the output terminal P1, as shown in FIG. 2(C).

【0013】出力端子P1の出力は、電圧検出回路4で
所定比に分圧されコンパレータ3に入力される。コンパ
レータ3は、該電圧検出回路4の出力と基準電圧発生回
路5の出力を比較して比較結果をCPU・1に出力する
。出力端子P1の出力が所定レベルに達すると、PWM
回路2の出力は停止される。PWM回路2の出力が停止
して、出力端子P1出力が放電によってしきい値以下に
なるとコンパレータ3の出力が反転してPWM回路2が
再び出力を開始する。
The output of the output terminal P1 is divided into voltages at a predetermined ratio by the voltage detection circuit 4 and input to the comparator 3. The comparator 3 compares the output of the voltage detection circuit 4 and the output of the reference voltage generation circuit 5 and outputs the comparison result to the CPU 1. When the output of output terminal P1 reaches a predetermined level, PWM
The output of circuit 2 is stopped. When the output of the PWM circuit 2 stops and the output of the output terminal P1 becomes below the threshold value due to discharge, the output of the comparator 3 is inverted and the PWM circuit 2 starts outputting again.

【0014】高耐圧トランジスタQ2は、図2の(ハ)
,(ニ),(ホ)に示すように、第2のカウンタ7の出
力と同期してオン,オフされる。高耐圧トランジスタQ
2オン時はPWM回路2の出力は停止される。高耐圧ト
ランジスタQ2オン時に、D/Aコンバータ8は、(ニ
)に示すようにCPU・1のプログラミングによって高
耐圧トランジスタQ2の電流を出力端子1−グランド間
電圧の低下にしたがい増大するように変化させる。即ち
D/Aコンバータ8の出力電圧をVdとすると、高耐圧
トランジスタQ2のコレクタ電流のピーク値Ipは、概
略、 Ip=Vd/R4 に押えられ、最大許容電流に対するマージンを小さくす
ることができる。よって(ハ)に示すように、従来例が
高耐圧トランジスタを2〜3個並列に接続して得ていた
出力を、本実施例では1個のトランジスタでより高速の
立下がりで得ることができる。
The high voltage transistor Q2 is shown in (c) in FIG.
, (d), and (e), they are turned on and off in synchronization with the output of the second counter 7. High voltage transistor Q
When 2 is on, the output of the PWM circuit 2 is stopped. When the high voltage transistor Q2 is turned on, the D/A converter 8 changes the current of the high voltage transistor Q2 to increase as the voltage between the output terminal 1 and the ground decreases according to the programming of the CPU 1, as shown in (d). let That is, when the output voltage of the D/A converter 8 is Vd, the peak value Ip of the collector current of the high-voltage transistor Q2 is approximately suppressed to Ip=Vd/R4, and the margin for the maximum allowable current can be reduced. Therefore, as shown in (c), the output that was obtained in the conventional example by connecting two or three high-voltage transistors in parallel can be obtained with a single transistor with a faster fall rate. .

【0015】周波数f1,f2、出力デューティ、PW
M回路2の出力のパルス幅、D/Aコンバータ8の制御
シーケンス等は、予めCPU・1内のメモリに記憶され
ているデータに基づいて決定される。なお、前述の決定
を一部ハードウエアにより行うこともできる。
[0015] Frequencies f1, f2, output duty, PW
The pulse width of the output of the M circuit 2, the control sequence of the D/A converter 8, etc. are determined based on data stored in the memory in the CPU 1 in advance. Note that the above-mentioned determination can also be partially performed by hardware.

【0016】(実施例2)図3は、実施例2のブロック
図であり、図4は同実施例の説明図である。本実施例は
、実施例1における基準電圧をCPU・1で制御するよ
うにしたものである。CPU・1の出力をD/Aコンバ
ータ21でアナログに変換してコンパレータ3及び高耐
圧トランジスタQ2のベースに入力する。
(Embodiment 2) FIG. 3 is a block diagram of Embodiment 2, and FIG. 4 is an explanatory diagram of the same embodiment. In this embodiment, the reference voltage in the first embodiment is controlled by the CPU 1. The output of the CPU 1 is converted into analog by the D/A converter 21 and inputted to the comparator 3 and the base of the high voltage transistor Q2.

【0017】基準電圧をCPU・1で制御することで、
図4に示すようにコンパレータ3のしきい値を容易に切
換えることが可能になる。
By controlling the reference voltage with the CPU 1,
As shown in FIG. 4, it becomes possible to easily switch the threshold value of the comparator 3.

【0018】図4にしきい値を複数設けてPWM回路2
の出力パルス幅を制御した例を示す。図4の(イ)で出
力端子P1の出力がしきい値Bに達すると、PWM回路
2のパルス幅を所定量だけ短くする。このため負荷容量
の充電カーブは、なだらかになる。しきい値Aに達する
とPWM出力は停止される。(ロ)はしきい値を3つ設
けてPWM回路2の出力パルス幅を0まで含めて3レベ
ルに切換えたものである。高耐圧トランジスタQ2のベ
ースへのD/A出力は、図2に示すと同様に制御される
The PWM circuit 2 is constructed by providing a plurality of threshold values in FIG.
An example of controlling the output pulse width of is shown below. When the output of the output terminal P1 reaches the threshold value B in (a) of FIG. 4, the pulse width of the PWM circuit 2 is shortened by a predetermined amount. Therefore, the charging curve of the load capacity becomes gentle. When the threshold value A is reached, the PWM output is stopped. In (b), three threshold values are provided and the output pulse width of the PWM circuit 2 is switched to three levels including zero. The D/A output to the base of the high voltage transistor Q2 is controlled in the same manner as shown in FIG.

【0019】(実施例3)図5は、実施例3の説明図で
ある。本実施例の回路構成は、図3と全く同じである。
(Embodiment 3) FIG. 5 is an explanatory diagram of Embodiment 3. The circuit configuration of this embodiment is exactly the same as that in FIG.

【0020】本実施例では、出力電圧に応じて高耐圧ト
ランジスタQ2のコレクタ電流を制御しようとするもの
である。高耐圧トランジスタQ2のオンのタイミングに
なると、コンパレータ3のしきい値を(イ)に示すよう
に、レベルCへ切換える。電圧検出回路4の出力がレベ
ルCを通過すると、コンパレータ3のしきい値をDへ切
換えると共に高耐圧トランジスタQ2へのD/A出力を
1ステップ上げる。同様に、電圧出力がDレベルを超え
るとしきい値をFに切換えると共に、Q2へのD/A出
力をさらに1ステップ上げる。電圧出力が、Fレベルを
超えるとしきい値を0に切換え、Q2へのD/Aコンバ
ータ21の出力を最大レベルに切換える。高周波コンバ
ータトランスT1の1次側のスイッチング素子Q1は、
図5の(イ),(ロ)に示すように、実施例2と同様に
制御される。
In this embodiment, the collector current of the high voltage transistor Q2 is controlled in accordance with the output voltage. When the high voltage transistor Q2 turns on, the threshold value of the comparator 3 is switched to level C as shown in (a). When the output of the voltage detection circuit 4 passes level C, the threshold value of the comparator 3 is switched to D and the D/A output to the high voltage transistor Q2 is increased by one step. Similarly, when the voltage output exceeds the D level, the threshold value is switched to F and the D/A output to Q2 is further increased by one step. When the voltage output exceeds the F level, the threshold value is switched to 0, and the output of the D/A converter 21 to Q2 is switched to the maximum level. The switching element Q1 on the primary side of the high frequency converter transformer T1 is
As shown in FIGS. 5A and 5B, control is performed in the same manner as in the second embodiment.

【0021】なお、以上の各実施例をつぎのa,b,c
に示すように変形できる。
[0021] The above embodiments are explained in the following a, b, c.
It can be transformed as shown.

【0022】a.実施例1〜実施例3において、コンバ
ータトランス2次側に負荷電流の検出回路を設け、その
検出出力を第2の基準電圧と第2のコンパレータで比較
して、コンバータ1次側制御用のPWM回路2の出力を
制限もしくは停止させる。
a. In Examples 1 to 3, a load current detection circuit is provided on the secondary side of the converter transformer, and its detection output is compared with a second reference voltage and a second comparator to determine the PWM for converter primary side control. Limit or stop the output of circuit 2.

【0023】b.前記aにおいて、第2の基準電圧や第
2のコンパレータを用いる代りに、アナログスイッチに
よって電圧検出出力と電流検出出力を時分割で切換えて
、コンパレータ3に入力し、基準電圧も同時にデータを
切り換えてD/Aコンバータ21に入力する。
b. In the above a, instead of using the second reference voltage or the second comparator, the voltage detection output and the current detection output are switched in a time division manner using an analog switch and inputted to the comparator 3, and the data of the reference voltage is also switched at the same time. It is input to the D/A converter 21.

【0024】c.前記aにおいて、負荷電流検出出力と
しきい値との比較は、スイッチング素子Q1のオン時の
タイミング中にコンパレータ3で行われ、その他のタイ
ミングではコンパレータ3で電圧検出出力の比較が行わ
れる。
c. In a, the comparator 3 compares the load current detection output with the threshold value during the ON timing of the switching element Q1, and compares the voltage detection output with the comparator 3 at other timings.

【0025】[0025]

【発明の効果】以上説明したように、本発明によれば、
出力端を短絡するスイッチング素子の電流を、出力端−
グランド間電圧の低下にしたがい増大するようにしてい
るので、スイッチング素子の最大許容電流に対するマー
ジンを小さくでき、スイッチング素子を多数用いる必要
がなく、また高速で立下がる出力を得ることができる。
[Effects of the Invention] As explained above, according to the present invention,
The current of the switching element that shorts the output terminal is connected to the output terminal -
Since the voltage increases as the ground-to-ground voltage decreases, the margin for the maximum allowable current of the switching element can be reduced, there is no need to use a large number of switching elements, and an output that falls at high speed can be obtained.

【0026】請求項3の発明では、スイッチング素子に
印加されている電圧を検出して、スイッチング素子の電
流を制御しているので、前記マージンをより正確に確保
することができる。
According to the third aspect of the invention, since the voltage applied to the switching element is detected and the current of the switching element is controlled, the margin can be secured more accurately.

【図面の簡単な説明】[Brief explanation of drawings]

【図1】  実施例1のブロック図[Figure 1] Block diagram of Example 1

【図2】  実施例1の各部波形図[Figure 2] Waveform diagram of each part of Example 1

【図3】  実施例2のブロック図[Figure 3] Block diagram of Example 2

【図4】  実施例2の説明図[Figure 4] Explanatory diagram of Example 2

【図5】  実施例3の説明図[Figure 5] Explanatory diagram of Example 3

【符号の説明】 1  マイクロコンピュータ D1  整流器 Q2  高耐圧トランジスタ[Explanation of symbols] 1 Microcomputer D1 Rectifier Q2 High voltage transistor

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】  コンバータトランスと、該コンバータ
トランスの出力を整流し容量性負荷が接続される出力端
に供給する整流器と、前記出力端とグランド間に接続さ
れたスイッチング素子と、該スイッチング素子を、出力
端−グランド間電圧の低下にしたがい徐々に電流が増大
するように制御する制御手段とを備えたことを特徴とす
る電源装置。
1. A converter transformer, a rectifier that rectifies the output of the converter transformer and supplies it to an output end to which a capacitive load is connected, a switching element connected between the output end and ground, and a switching element connected to the output end. 1. A power supply device comprising: a control means for controlling the current to gradually increase as the voltage between the output terminal and the ground decreases.
【請求項2】  制御手段は、予め記憶手段に記憶され
ているデータにしたがって制御を行うものであることを
特徴とする請求項1記載の電源装置。
2. The power supply device according to claim 1, wherein the control means performs control according to data stored in advance in the storage means.
【請求項3】  スイッチング素子に印加される電圧を
検出する電圧検出手段を設けると共に、制御手段は前記
電圧検出手段の出力に応じて前記スイッチング素子を制
御するものとしたことを特徴とする請求項1記載の電源
装置。
3. A voltage detection means for detecting a voltage applied to a switching element is provided, and a control means controls the switching element according to an output of the voltage detection means. 1. The power supply device according to 1.
JP3071949A 1991-04-05 1991-04-05 Power supply Expired - Fee Related JP3051488B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3071949A JP3051488B2 (en) 1991-04-05 1991-04-05 Power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3071949A JP3051488B2 (en) 1991-04-05 1991-04-05 Power supply

Publications (2)

Publication Number Publication Date
JPH04308458A true JPH04308458A (en) 1992-10-30
JP3051488B2 JP3051488B2 (en) 2000-06-12

Family

ID=13475247

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3071949A Expired - Fee Related JP3051488B2 (en) 1991-04-05 1991-04-05 Power supply

Country Status (1)

Country Link
JP (1) JP3051488B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NZ228132A (en) 1988-04-08 1992-04-28 Nz Government Metal oxide material comprising various mixtures of bi, tl, pb, sr, ca, cu, y and ag
JP3538046B2 (en) 1998-12-11 2004-06-14 Nec液晶テクノロジー株式会社 Portable terminal device

Also Published As

Publication number Publication date
JP3051488B2 (en) 2000-06-12

Similar Documents

Publication Publication Date Title
US4459651A (en) Regulated flyback power supply using a combination of frequency and pulse width modulation
JP5641140B2 (en) Switching power supply control circuit and switching power supply
US8879280B2 (en) Techniques to reduce audible noise in a power supply transformer
US9337737B2 (en) Control circuit with fast dynamic response for power converters
JP6959081B2 (en) Control device for switching power converter with gradient period modulation using jitter frequency
JP2018050451A (en) Modulating the jitter frequency when the switching frequency approaches the jitter frequency
JP3981612B2 (en) Triangular wave generator, pulse width modulation signal generator, and external synchronization / internal synchronization / asynchronous switching device
JP7151034B2 (en) Control circuit and DC/DC converter device
JP3051488B2 (en) Power supply
JPH04312351A (en) Power unit
JP2020010414A (en) Switching power supply and switching power supply control circuit
JPH04308459A (en) Power supply
TWI812189B (en) Power supply and electronic system
JP3371960B2 (en) DC-DC converter
JPH04308457A (en) power supply
JP3063812B2 (en) DC-DC converter
JP3260775B2 (en) High voltage power supply circuit of image forming apparatus
JPH0564030B2 (en)
JP3063811B2 (en) DC-DC converter
JP2003052166A (en) Switching power supply circuit
JP3139518B2 (en) DC-DC converter
JPH04352180A (en) High-voltage power supply circuit for image forming equipment
JP3168683B2 (en) Switching power supply
JPH10304684A (en) High-voltage power unit
JPH0316806B2 (en)

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000222

LAPS Cancellation because of no payment of annual fees