JPH04309088A

JPH04309088A - Ｙｃ分離回路

Info

Publication number: JPH04309088A
Application number: JP3075027A
Authority: JP
Inventors: Toyohiko Matsuda; 豊彦松田
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1991-04-08
Filing date: 1991-04-08
Publication date: 1992-10-30

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複合映像信号を輝度信
号と色信号とに分離した上で、カラー映像信号の表示を
行ったり、記録を行ったりする装置に用いることができ
るＹＣ分離回路に関するものである。

【０００２】

【従来の技術】近年、ＹＣ分離回路は、ディジタル技術
の発達に伴い大量の半導体メモリを利用することが可能
となり、動きの有無によりフレーム間処理を行う動き適
応型のＹＣ分離回路が用いられつつある。

【０００３】従来のＹＣ分離回路としては、例えば特開
昭６４−３７１９１号公報に示されている。

【０００４】以下に、従来のＹＣ分離回路について説明
する。図３はこの従来のＹＣ分離回路の構成を示すブロ
ック図である。以下、その動作について図３を参照しな
がら説明する。

【０００５】端子１０１から入力されたディジタル映像
信号はフレームメモリ１０２に入力され、１フレーム時
間の遅延を受ける。端子１０１からの入力信号とフレー
ムメモリ１０２の出力は動き検出回路１０３に入力され
、１フレーム間の差をもとに「動き」を検出し、動き検
出信号として出力する。

【０００６】一方、端子１０１からの入力信号はフィー
ルド内色分離回路１０４に入力される。このフィールド
内色分離回路１０４において、フィールド内の処理によ
り色信号が分離され、スイッチ１０６に出力される。

【０００７】また、端子１０１からの入力信号は、フレ
ームメモリ１０２，減算器１１０および係数回路１１１
から成るフレーム間色分離回路１０５により色信号が分
離され、スイッチ１０６に入力される。このフレーム間
色分離回路１０５は、一般にフレームくし形フィルタと
言われるものである。

【０００８】スイッチ１０６に入力されたフィールド内
色分離回路１０４の出力とフレーム間色分離回路１０５
の出力は、動き検出回路１０３の出力である動き検出信
号により選択され、色信号として端子１０８から出力さ
れる。このスイッチ１０６における出力信号の選択は、
動き検出回路１０３において「動き」と判定された場合
フィールド内色分離回路１０４の出力を選択し、「静止
」と判定された場合はフレーム間色分離回路１０５の出
力を選択するものである。

【０００９】スイッチ１０６の出力は減算器１０７に入
力され、端子１０１からの入力信号である複合映像信号
より減算され、輝度信号として端子１０９より出力され
る。

【００１０】

【発明が解決しようとする課題】しかしながら上記従来
の構成では、フィールド内色分離回路１０４の出力とフ
レーム間色分離回路１０５の出力とをスイッチ１０６に
て切り換えるので、ゆっくりした動きを持つ画像などに
おいては、その切り換え点において不自然さが生じると
いう問題点を有していた。

【００１１】本発明は上記従来の問題点を解決するもの
で、フィールド内色分離回路の出力と、フレーム間色分
離回路の出力とを、１ビットの制御信号を用いているに
もかかわらず、段階的に混合することが可能なＹＣ分離
回路を提供することを目的とする。

【００１２】

【課題を解決するための手段】この目的を達成するため
に本発明のＹＣ分離回路は、入力ディジタル信号を１フ
レーム時間遅延するフレームメモリと、フレームメモリ
の入力と出力との信号より動きを検出して１ビットの動
き検出信号として出力する動き検出回路と、フィールド
内の処理により色信号を分離するフィールド内色分離回
路と、フレームくし形フィルタにより色信号を分離する
フレーム間色分離回路と、１ビットの動き検出信号によ
りフィールド内色分離回路の出力とフレーム間色分離回
路の出力とを段階的に混合して色信号を出力する混合回
路と、混合回路の色信号をもとの映像信号より減算し、
輝度信号を出力する減算器とを備えた構成としている。

【００１３】

【作用】本発明は上記した構成により、動き検出回路の
動き検出信号が、混合回路の内部構成要素の２つの非巡
回形フィルタおよび係数回路を通すことにより、切り換
え点において段階的な変化を持つ信号となるので、１ビ
ットの動き検出信号にもかかわらず、フィールド内色分
離回路の出力とフレーム間色分離回路の出力とを段階的
に切り換えることができる。

【００１４】

【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。

【００１５】図１は本発明の一実施例におけるＹＣ分離
回路の構成を示すブロック図である。以下、その動作に
ついて図１を参照しながら説明する。

【００１６】端子１よりディジタル映像信号が入力され
る。端子１から入力されたディジタル映像信号はフレー
ムメモリ２に入力され、１フレーム時間の遅延を受ける
。端子１からの入力信号とフレームメモリ２の出力は動
き検出回路３に入力され、１フレーム間の差をもとに動
きを検出し、１ビットの動き検出信号として混合器６に
出力する。

【００１７】一方、端子１からの入力信号はフィールド
内色分離回路４に入力される。このフィールド内色分離
回路４において、フィールド内の処理により色信号が分
離され、混合回路６に出力される。

【００１８】また、端子１からの入力信号は、フレーム
メモリ２，減算器１４および係数回路１５から成るフレ
ーム間色分離回路５により色信号が分離され、混合回路
６に入力される。このフレーム間色分離回路５は、一般
にフレームくし形フィルタと言われるものである。

【００１９】混合回路６に入力されたフィールド内色分
離回路４の出力とフレーム間色分離回路５の出力は、動
き検出回路３の出力の動き検出信号により混合され、色
信号として出力される。この混合回路６における動作に
ついて以下に説明する。

【００２０】動き検出回路３の出力は混合回路６の内部
構成要素である非巡回形フィルタ１０に入力される。こ
の非巡回形フィルタ１０は、遅延素子１６，１７，１８
と係数回路２２，２３及び加算器２６から成る。この非
巡回形フィルタ１０の出力は０〜８のレベルを有する信
号として係数発生器１３に入力される。

【００２１】また、遅延素子１８の出力は係数回路１２
に入力され、０または８のレベルを持つ信号として係数
発生器１３に入力さる。

【００２２】さらに、遅延素子１８の出力は非巡回形フ
ィルタ１１に入力される。この非巡回形フィルタ１１は
遅延素子１９，２０，２１と係数回路２４，２５及び加
算器２７から成り、非巡回形フィルタ１０と同様に、そ
の出力は０〜８のレベルを有する信号として係数発生器
１３に入力される。

【００２３】係数発生器１３において、係数回路１２お
よび非巡回形フィルタ１０，１１の出力の最大値を選択
し、その１／８をｋとし、混合係数ｋおよび１−ｋをそ
れぞれ乗算器３０，３１に出力する。

【００２４】以下、図２の信号波形図を用いて混合回路
６の動作について補足説明する。動き検出回路３の出力
をｎ３、遅延素子１６，１７，１８，１９，２０，２１
の出力をそれぞれｎ２，ｎ１，ｎ０，ｎ−１，ｎ−２，
ｎー３とする。非巡回形フィルタ１０の出力をＮ１とす
ると、Ｎ１＝ｎ３＋３・ｎ２＋３・ｎ１＋ｎ０となり、
非巡回形フィルタ１１の出力Ｎ２は、Ｎ２＝ｎ０＋３・
ｎー１＋３・ｎー２＋ｎー３となる。また、係数回路１
２の出力Ｎ３は、Ｎ３＝８・ｎ０となる。

【００２５】ここで、図２（ａ）を動き検出回路３の出
力とし、「１」が動きと判断された出力を表わしている
。今、時刻ｔ０とすると、ｎ３＝１となり、それ以外は
「０」なので、非巡回形フィルタ１０，１１および係数
回路１２の出力Ｎ１，Ｎ２，Ｎ３は、それぞれＮ１＝１Ｎ２＝０Ｎ３＝０となり、係数発生器１３に入力される。係数発生器１３
において、まずＮ１〜Ｎ３の最大値をとる。最大値はＮ
１の１であり、この１／８が混合係数ｋとなる。よって
、係数発生器１３からｋ＝１／８、１−ｋ＝７／８が出
力される。同様に、ｔ１，ｔ２，・・・と考えて行くと
、係数ｋは、図２（ｂ）に示すような出力となり、図２
（ａ）で「動き」と判断されたところ（「１」が出力さ
れているところ）は保存され、かつ、切り換え点におい
ては段階的に混合比が変化する。

【００２６】ここで、図２からも判るように、係数発生
器１３の出力ｋ，１−ｋは動き検出回路３の出力に対し
て遅延を伴っている。そこで、この遅延を補正するため
に遅延回路２８，２９を用いている。すなわち、フィー
ルド内色分離回路４の出力を混合回路６内の遅延回路２
８に入力し、タイミングを調整した後、乗算器３０に入
力する。そして、乗算器３０にてｋ倍した後、加算器３
２に入力する。同様に、フレーム間色分離回路５の出力
は、混合回路６の内部構成要素の遅延回路２９に入力さ
れ、タイミングを調整した後、乗算器３１に入力される
。そして、乗算器３１にて１−ｋ倍されて、加算器３２
に入力される。加算器３２において、乗算器３０，３１
の出力が加算されて、分離された色信号として端子８か
ら出力される。

【００２７】また、加算器３２の出力の色信号は減算器
７に入力され、端子１からの入力信号である複合映像信
号が遅延回路３３にてタイミング調整された後の信号よ
り減算され、分離された輝度信号として端子９より出力
される。

【００２８】以上のように本実施例によれば、混合回路
６の内部構成要素として２つの非巡回形フィルタ１０，
１１と係数回路１２とを設けることにより、１ビットの
動き検出信号であるにもかかわらず段階的に混合比を可
変しながら色信号を得ることができる。

【００２９】なお、本実施例において非巡回形フィルタ
１０，１１のタップ数を４、係数回路１２の係数を８と
しているが、混合回路６に入力される動き検出信号の動
きと判断された部分が保存され、かつ、係数発生器１３
の出力が段階的に変化するものであれば、非巡回形フィ
ルタ１０，１１のタップ数および係数と、係数回路１２
の係数は、他の値を用いても良い。

【００３０】

【発明の効果】以上のように本発明は、入力ディジタル
信号を１フレーム時間遅延するフレームメモリと、フレ
ームメモリの入力信号と出力信号とにより動きを検出し
、１ビットの動き検出信号を出力する動き検出回路と、
フィールド内の処理により色信号を分離するフィールド
内色分離回路と、フレームくし形フィルタにより色信号
を分離するフレーム間色分離回路と、１ビットの動き検
出信号によりフィールド内色分離回路の出力とフレーム
間色分離回路の出力とを段階的に混合して色信号を出力
する混合回路と、混合回路の色信号をもとの映像信号よ
り減算し、輝度信号を出力する減算器とを設けることに
より、ゆっくりとした動きの絵柄に対しても良好な分離
特性を得ることができる。

【図面の簡単な説明】

【図１】本発明の一実施例におけるＹＣ分離回路の構成
を示すブロック図

【図２】同実施例における混合回路６の動作説明に用い
る信号波形図

【図３】従来のＹＣ分離回路の構成を示すブロック図

【符号の説明】

２　　フレームメモリ３　　動き検出回路４　　フィールド内色分離回路５　　フレーム間色分離回路６　　混合回路７，１４　　減算器１０，１１　　非巡回形フィルタ１２，１５，２２〜２５　　係数回路１３　　係数発生器１６〜２１　　遅延素子２６，２７，３２　　加算器２８，２９，３３　　遅延回路

Claims

【特許請求の範囲】

【請求項１】　　入力ディジタル信号を１フレーム時間
遅延するフレームメモリと、前記フレームメモリの入力
信号と出力信号とにより動きを検出し、１ビットの動き
検出信号を出力する動き検出回路と、フィールド内の処
理により色信号を分離するフィールド内色分離回路と、
フレームくし形フィルタにより色信号を分離するフレー
ム間色分離回路と、前記１ビットの動き検出信号により
前記フィールド内色分離回路の出力と前記フレーム間色
分離回路の出力とを段階的に混合して色信号を出力する
混合回路と、前記混合回路の色信号をもとの映像信号よ
り減算し、輝度信号を出力する減算器と、を備えたＹＣ
分離回路。
【請求項２】　　混合回路は、１ビットの動き検出信号
を処理する２つの非巡回形フィルタと、前記１ビットの
動き検出信号に係数を乗ずる係数回路と、前記２つの非
巡回形フィルタの出力と前記係数回路の出力とから混合
係数を出力する係数発生器と、を備えた請求項１記載の
ＹＣ分離回路。