JPH04309138A - 命令のランダム・データ・シミュレーションによる診断方式 - Google Patents
命令のランダム・データ・シミュレーションによる診断方式Info
- Publication number
- JPH04309138A JPH04309138A JP7511291A JP7511291A JPH04309138A JP H04309138 A JPH04309138 A JP H04309138A JP 7511291 A JP7511291 A JP 7511291A JP 7511291 A JP7511291 A JP 7511291A JP H04309138 A JPH04309138 A JP H04309138A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- test
- data
- under test
- instructions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は計算機システムにおい
て計算機本体装置の一部である中央処理装置の命令機構
部を漏れなくテストするための命令のランダム・データ
・シミュレーションによる診断方式に関するものである
。
て計算機本体装置の一部である中央処理装置の命令機構
部を漏れなくテストするための命令のランダム・データ
・シミュレーションによる診断方式に関するものである
。
【０００２】
【従来の技術】図３は計算機システムにおいて本体装置
の診断時におけるシステムの構成を示したブロック図で
あり、図において１は中央処理装置、主記憶装置などを
含む本体装置（以下、本体と称する）２はテスト・プロ
グラムの実行等を行なう中央処理装置（以下、ＣＰＵと
称する）、３はテスト・プログラムを格納しておく主記
憶装置（以下、ＭＭＵと称する）、４はＣＰＵの一部で
ある命令機構部を診断するテスト・プログラム、５はテ
スト・プログラムをＭＭＵにロードしたり、オペレータ
とのコミュニケーションに用いられる入出力装置である
。
の診断時におけるシステムの構成を示したブロック図で
あり、図において１は中央処理装置、主記憶装置などを
含む本体装置（以下、本体と称する）２はテスト・プロ
グラムの実行等を行なう中央処理装置（以下、ＣＰＵと
称する）、３はテスト・プログラムを格納しておく主記
憶装置（以下、ＭＭＵと称する）、４はＣＰＵの一部で
ある命令機構部を診断するテスト・プログラム、５はテ
スト・プログラムをＭＭＵにロードしたり、オペレータ
とのコミュニケーションに用いられる入出力装置である
。
【０００３】図５は従来における命令機構部の診断方式
の概念図を示したもので、４０はテスト・プログラムの
一部である被テスト命令を診断するためのテスト・パラ
メータを備えているテスト・データ郡であり、４１はＣ
ＰＵにある被テスト命令の実行、４２はテスト・データ
部４０にある期待値情報と被テスト命令実行４１で得ら
れた実行結果を比較しテストするところである。なお、
図４は従来における命令機構部の診断方式の概略フロー
を示した図である。
の概念図を示したもので、４０はテスト・プログラムの
一部である被テスト命令を診断するためのテスト・パラ
メータを備えているテスト・データ郡であり、４１はＣ
ＰＵにある被テスト命令の実行、４２はテスト・データ
部４０にある期待値情報と被テスト命令実行４１で得ら
れた実行結果を比較しテストするところである。なお、
図４は従来における命令機構部の診断方式の概略フロー
を示した図である。
【０００４】次に動作について説明する。なお、本体１
はＭＭＵ３に格納されているテスト・プログラム４をＣ
ＰＵ２で逐次実行することによってその動作が規定され
るが、ここでは本体１の動作として説明する。図３にお
いて、本体１はＣＰＵ２とＭＭＵ３によって構成される
。ＭＭＵ３の中には本体１の一部であるＣＰＵ２の持つ
命令をテストするテスト・プログラム４が含まれる。 さらにテスト・プログラム４をＭＭＵ３にロードしたり
、またテスト・プログラムにおけるメッセージ入力／出
力を行なうためのコンソール装置などの入出力装置５が
存在する。テスト・プログラムはテストを行なうための
パラメータを持つテスト・データ部、テストの準備と被
テスト命令の実行を行なう実行部、またテスト結果を判
定したりエラー・メッセージ出力などを行なう処理部に
分類される。
はＭＭＵ３に格納されているテスト・プログラム４をＣ
ＰＵ２で逐次実行することによってその動作が規定され
るが、ここでは本体１の動作として説明する。図３にお
いて、本体１はＣＰＵ２とＭＭＵ３によって構成される
。ＭＭＵ３の中には本体１の一部であるＣＰＵ２の持つ
命令をテストするテスト・プログラム４が含まれる。 さらにテスト・プログラム４をＭＭＵ３にロードしたり
、またテスト・プログラムにおけるメッセージ入力／出
力を行なうためのコンソール装置などの入出力装置５が
存在する。テスト・プログラムはテストを行なうための
パラメータを持つテスト・データ部、テストの準備と被
テスト命令の実行を行なう実行部、またテスト結果を判
定したりエラー・メッセージ出力などを行なう処理部に
分類される。
【０００５】図５は従来におけるテスト・プログラムに
おける被テスト命令の診断方法について示した概略図で
あり、テスト・プログラムに存在するテスト・データ郡
４０から１つのパラメータを取出し、そのデータを元に
被テスト命令の診断を行なうための準備を行ない、被テ
スト命令の実行４１を行って、その結果とテスト・デー
タ郡にある期待値情報を比較４２しテストする。この手
順でテスト・データ及び被テスト命令を次々変化させ診
断する。
おける被テスト命令の診断方法について示した概略図で
あり、テスト・プログラムに存在するテスト・データ郡
４０から１つのパラメータを取出し、そのデータを元に
被テスト命令の診断を行なうための準備を行ない、被テ
スト命令の実行４１を行って、その結果とテスト・デー
タ郡にある期待値情報を比較４２しテストする。この手
順でテスト・データ及び被テスト命令を次々変化させ診
断する。
【０００６】これをさらに図４を用いてテスト・プログ
ラムによるＣＰＵ命令の診断方式を説明する。ステップ
５０ａではテスト・データ郡４０から１つのパラメータ
を取出す。このテスト・データ群にはテストされる被テ
スト命令コード、被テスト命令実行時に使用される入力
データ、また入力データを用いて被テスト命令が実行さ
れた場合の結果の期待値情報が入っている。ステップ５
０ｂではテスト・パラメータの中から被テスト命令を取
出す。ステップ５０ｃでは被テスト命令実行の際に使用
される入力データを取出す。ステップ５０ｄでは期待値
データを取出しステップ５０ｅで被テスト命令を実行す
る。ステップ５０ｆではステップ５０ｅで得られた結果
とステップ５０ｄで得られたデータを比較し、一致しな
ければエラー処理を行ない一致すればステップ５０ｇに
進む・ステップ５０ｇではテスト・データ郡にあるテス
ト・パラメータを次のパラメータに移すためポインター
を増加させる。ステップ５０ｈではテスト・データ郡に
あるすべてのパラメータを使用したかどうかテストする
ところで、すべて終っていなければ再度ステップ５０ａ
に戻り、以下同様に被テスト命令の診断を行なう。
ラムによるＣＰＵ命令の診断方式を説明する。ステップ
５０ａではテスト・データ郡４０から１つのパラメータ
を取出す。このテスト・データ群にはテストされる被テ
スト命令コード、被テスト命令実行時に使用される入力
データ、また入力データを用いて被テスト命令が実行さ
れた場合の結果の期待値情報が入っている。ステップ５
０ｂではテスト・パラメータの中から被テスト命令を取
出す。ステップ５０ｃでは被テスト命令実行の際に使用
される入力データを取出す。ステップ５０ｄでは期待値
データを取出しステップ５０ｅで被テスト命令を実行す
る。ステップ５０ｆではステップ５０ｅで得られた結果
とステップ５０ｄで得られたデータを比較し、一致しな
ければエラー処理を行ない一致すればステップ５０ｇに
進む・ステップ５０ｇではテスト・データ郡にあるテス
ト・パラメータを次のパラメータに移すためポインター
を増加させる。ステップ５０ｈではテスト・データ郡に
あるすべてのパラメータを使用したかどうかテストする
ところで、すべて終っていなければ再度ステップ５０ａ
に戻り、以下同様に被テスト命令の診断を行なう。
【０００７】
【発明が解決しようとする課題】従来の計算機システム
におけるＣＰＵの命令診断方式は、テスト・データを作
成するのに人手を要し、作成するにも時間を費やしまた
テスト・データ作成にも限度があり、テスト漏れなども
発生することがあって作成の効率上、また品質上でも問
題点があった。
におけるＣＰＵの命令診断方式は、テスト・データを作
成するのに人手を要し、作成するにも時間を費やしまた
テスト・データ作成にも限度があり、テスト漏れなども
発生することがあって作成の効率上、また品質上でも問
題点があった。
【０００８】この発明は上記のような問題点を解消する
ためになされたもので、テスト・データを自動的に作成
しテスト・データ作成の効率化及びテスト漏れなどをな
くし品質の良い診断方式を提供することを目的とする。
ためになされたもので、テスト・データを自動的に作成
しテスト・データ作成の効率化及びテスト漏れなどをな
くし品質の良い診断方式を提供することを目的とする。
【０００９】
【課題を解決するための手段】この発明におけるＣＰＵ
命令の診断方式は、被テスト命令の動作を、他のいくつ
かの命令の組合わせによって同じ動作を実現させ、すな
わち被テスト命令のシミュレーションを行ない、あらか
じめこのシミュレーションによって期待値データを生成
し、診断のターゲットとなる命令の実行結果とシミュレ
ーションで得られたデータを比較し、ＣＰＵ命令の診断
を行なうようにしたものである。
命令の診断方式は、被テスト命令の動作を、他のいくつ
かの命令の組合わせによって同じ動作を実現させ、すな
わち被テスト命令のシミュレーションを行ない、あらか
じめこのシミュレーションによって期待値データを生成
し、診断のターゲットとなる命令の実行結果とシミュレ
ーションで得られたデータを比較し、ＣＰＵ命令の診断
を行なうようにしたものである。
【００１０】
【作用】この発明によるＣＰＵ命令の診断方式は、被テ
スト命令を他の命令に置換えシミュレーションすること
により、入力となるデータをいろいろ変えることにより
瞬時に期待値データを作成できるばかりでなく、入力デ
ータが乱数であれば無限に近い期待値データの作成が可
能となる。
スト命令を他の命令に置換えシミュレーションすること
により、入力となるデータをいろいろ変えることにより
瞬時に期待値データを作成できるばかりでなく、入力デ
ータが乱数であれば無限に近い期待値データの作成が可
能となる。
【００１１】
実施例１．図１は、この発明における命令機構部の診断
方式の概念図を示したもので、２０はテスト・プログラ
ムで生成されるランダム・データであり、２１はＣＰＵ
にある被テスト命令の実行、２２はランダム・データを
元に被テスト命令を他の命令で置換えそれと同等な機能
を有するためのシミュレーション・ルーチン、２３は被
テスト命令のシミュレーション２２で得られた情報と２
１の実行で得られた実行結果とを比較するところである
。図２はこの発明における命令機構部の診断方式の概略
フローを示した図である。
方式の概念図を示したもので、２０はテスト・プログラ
ムで生成されるランダム・データであり、２１はＣＰＵ
にある被テスト命令の実行、２２はランダム・データを
元に被テスト命令を他の命令で置換えそれと同等な機能
を有するためのシミュレーション・ルーチン、２３は被
テスト命令のシミュレーション２２で得られた情報と２
１の実行で得られた実行結果とを比較するところである
。図２はこの発明における命令機構部の診断方式の概略
フローを示した図である。
【００１２】次に動作について説明する。図１はこの発
明における被テスト命令の診断方法について示した概略
図であり、テスト・プログラムに存在するランダム・デ
ータ発生ルーチンで得られたデータ２０を他の命令でシ
ミュレートしたルーチンにかけ、期待値情報の生成また
被テスト命令の診断を行なうための準備を行ない、被テ
スト命令の実行を行って、その結果とシミュレーション
で得られた期待値情報を比較しテストする。この手順で
ランダム・データを次々変化させ、さらに被テスト命令
も変化させ診断する。
明における被テスト命令の診断方法について示した概略
図であり、テスト・プログラムに存在するランダム・デ
ータ発生ルーチンで得られたデータ２０を他の命令でシ
ミュレートしたルーチンにかけ、期待値情報の生成また
被テスト命令の診断を行なうための準備を行ない、被テ
スト命令の実行を行って、その結果とシミュレーション
で得られた期待値情報を比較しテストする。この手順で
ランダム・データを次々変化させ、さらに被テスト命令
も変化させ診断する。
【００１３】これをさらに図２を用いてテスト・プログ
ラムによるＣＰＵ命令の診断方式を説明する。ステップ
３０ａではタイム・オブ・ディ・クロック（ＴＯＤと称
する）から現在の日時を読む。このＴＯＤは本体の一部
の機能として持っているもので時計の内容をプログラム
で読み取る。ステップ３０ｂではステップ３０ａで読み
取ったＴＯＤのデータを２進数に変換し、このデータと
テスト・プログラムで持っている各種のデータから乱数
を生成する。この乱数の生成方法はこの発明では詳細な
説明は省略するが、あらゆる演算命令たとえばシフト命
令、加算、減算、乗算、除算の命令を組合せて生成する
。
ラムによるＣＰＵ命令の診断方式を説明する。ステップ
３０ａではタイム・オブ・ディ・クロック（ＴＯＤと称
する）から現在の日時を読む。このＴＯＤは本体の一部
の機能として持っているもので時計の内容をプログラム
で読み取る。ステップ３０ｂではステップ３０ａで読み
取ったＴＯＤのデータを２進数に変換し、このデータと
テスト・プログラムで持っている各種のデータから乱数
を生成する。この乱数の生成方法はこの発明では詳細な
説明は省略するが、あらゆる演算命令たとえばシフト命
令、加算、減算、乗算、除算の命令を組合せて生成する
。
【００１４】ステップ３０ｃではステップ３０ｂで得ら
れたデータを元に被テスト命令を他の命令に置き換え、
あたかも被テスト命令が実行したかのように処理しその
結果を得る。この結果の値が被テスト命令の期待値情報
となる。一般に本体のＣＰＵで持っている各々の命令は
他の命令に置換えることができる命令があり、この発明
ではたとえば図２に各被テスト命令のシミュレーション
・ルーチン３１として示されているとおり、ＡＰ命令（
１０進加算）、Ｍ命令（乗算）、ＤＥＲ命令（浮動小数
点演算）、ＭＵＣ命令（移動）の例のシミュレーション
・ルーチンを想定している。
れたデータを元に被テスト命令を他の命令に置き換え、
あたかも被テスト命令が実行したかのように処理しその
結果を得る。この結果の値が被テスト命令の期待値情報
となる。一般に本体のＣＰＵで持っている各々の命令は
他の命令に置換えることができる命令があり、この発明
ではたとえば図２に各被テスト命令のシミュレーション
・ルーチン３１として示されているとおり、ＡＰ命令（
１０進加算）、Ｍ命令（乗算）、ＤＥＲ命令（浮動小数
点演算）、ＭＵＣ命令（移動）の例のシミュレーション
・ルーチンを想定している。
【００１５】このシミュレーションはテスト・プログラ
ム内に存在し、命令毎にシミュレーションが異なり、い
くつでも登録できるようになっている。ステップ３０ｄ
ではステップ３０ｂで得られた乱数を入力情報として被
テスト命令を実行する。ステップ３０ｅではステップ３
０ｃで得られた結果とステップ３０ｄで得られた結果を
比較し、一致しなければエラー処理を行ない一致すれば
ステップ３０ｆへ進む。ステップ３０ｆでは乱数のデー
タを何回用いるか判定するところで指定された回数を満
たしていなければ再度ステップ３０ａに戻り、以下同様
の処理を行なう。指定された回数を処理したならばステ
ップ３０ｇへ進む・ステップ３０ｇでは次の被テスト命
令にポインターを移すところですべての被テスト命令が
実行されていなければ再度、ステップ３０ａに戻り以下
同様にステップ３０ａ〜ステップ３０ｆを処理する。す
べての被テスト命令についてテストが完了したならばこ
のテスト・プログラムは実行完了となる。
ム内に存在し、命令毎にシミュレーションが異なり、い
くつでも登録できるようになっている。ステップ３０ｄ
ではステップ３０ｂで得られた乱数を入力情報として被
テスト命令を実行する。ステップ３０ｅではステップ３
０ｃで得られた結果とステップ３０ｄで得られた結果を
比較し、一致しなければエラー処理を行ない一致すれば
ステップ３０ｆへ進む。ステップ３０ｆでは乱数のデー
タを何回用いるか判定するところで指定された回数を満
たしていなければ再度ステップ３０ａに戻り、以下同様
の処理を行なう。指定された回数を処理したならばステ
ップ３０ｇへ進む・ステップ３０ｇでは次の被テスト命
令にポインターを移すところですべての被テスト命令が
実行されていなければ再度、ステップ３０ａに戻り以下
同様にステップ３０ａ〜ステップ３０ｆを処理する。す
べての被テスト命令についてテストが完了したならばこ
のテスト・プログラムは実行完了となる。
【００１６】なお、上記の実施では被テスト命令をＡＰ
命令、Ｍ命令、ＤＥＲ命令、ＭＶＣ命令としたが、被テ
スト命令を他の命令に置換え可能な命令なら被テスト命
令の範囲は限定しない。また、上記実施例では一般の計
算機システムとしたが、この他にＭプロ・プロセッサー
に搭載される命令であってもよく、上記実施例と同様の
効果を奏する。
命令、Ｍ命令、ＤＥＲ命令、ＭＶＣ命令としたが、被テ
スト命令を他の命令に置換え可能な命令なら被テスト命
令の範囲は限定しない。また、上記実施例では一般の計
算機システムとしたが、この他にＭプロ・プロセッサー
に搭載される命令であってもよく、上記実施例と同様の
効果を奏する。
【００１７】
【発明の効果】以上のようにこの発明によれば計算機シ
ステムにおけるＣＰＵ命令の診断においてテスト・デー
タが無限に生成可能であり、人手によるテスト・データ
の生成時間が省略できるばかりでなく、豊富なテスト・
データの種類によりテスト漏れがなくなりひいては製品
の品質が向上する効果がある。
ステムにおけるＣＰＵ命令の診断においてテスト・デー
タが無限に生成可能であり、人手によるテスト・データ
の生成時間が省略できるばかりでなく、豊富なテスト・
データの種類によりテスト漏れがなくなりひいては製品
の品質が向上する効果がある。
【図１】この発明の実施例による被テスト命令の診断方
法を示す概略図である。
法を示す概略図である。
【図２】この発明の実施例によりＣＰＵ命令を診断する
場合の概略を示すフローチャートである。
場合の概略を示すフローチャートである。
【図３】この発明を実施する計算機システムにおける本
体装置の診断時のシステム構成を示すブロック図である
。
体装置の診断時のシステム構成を示すブロック図である
。
【図４】従来例によりＣＰＵ命令を診断する場合の概略
フローチャートである。
フローチャートである。
【図５】従来例による被テスト命令の診断方法を示す概
略図である。
略図である。
【符号の説明】
１ 本体装置
２ 中央処理装置（ＣＰＵ）
３ 主記憶装置（ＭＭＵ）
２０ ランダムデータ
２１ 被テスト命令の実行
２２ 被テスト命令のシミュレーション２３ デー
タの比較
タの比較
Claims (1)
- 【請求項１】 中央処理装置、主記憶装置等で構成さ
れる本来のテスト・プログラムにより、本体の一部であ
る中央処理装置で持っている各々の命令を診断する場合
において、テストされる被テスト命令を他の命令に置換
えあたかも被テスト命令の実行と全く同じ様な動作を行
なわせ、その実行結果と被テスト命令の実行結果を比較
する方法で、テスト・データを瞬時に多量のデータが生
成可能となり、テスト・データ作成の省力化、またテス
ト・データ等によるテスト漏れをなくすことを特徴とす
る命令のランダム・データ・シミュレーションによる診
断方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7511291A JPH04309138A (ja) | 1991-04-08 | 1991-04-08 | 命令のランダム・データ・シミュレーションによる診断方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7511291A JPH04309138A (ja) | 1991-04-08 | 1991-04-08 | 命令のランダム・データ・シミュレーションによる診断方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04309138A true JPH04309138A (ja) | 1992-10-30 |
Family
ID=13566769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7511291A Pending JPH04309138A (ja) | 1991-04-08 | 1991-04-08 | 命令のランダム・データ・シミュレーションによる診断方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04309138A (ja) |
-
1991
- 1991-04-08 JP JP7511291A patent/JPH04309138A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5051938A (en) | Simulation of selected logic circuit designs | |
| US5724504A (en) | Method for measuring architectural test coverage for design verification and building conformal test | |
| US6212667B1 (en) | Integrated circuit test coverage evaluation and adjustment mechanism and method | |
| EP0416669B1 (en) | Logic compiler for design of circuit models | |
| CN109189479B (zh) | 一种用于处理器指令集的并行自动化验证方法 | |
| JPH11513512A (ja) | ディジタル信号プロセッサの製造方法 | |
| JPH08320808A (ja) | エミュレーション方式 | |
| JPS6116100B2 (ja) | ||
| US20180088914A1 (en) | Method for supporting program creation and apparatus for supporting program creation | |
| Burkhardt | Generating test programs from syntax | |
| US5276854A (en) | Method of multiple CPU logic simulation | |
| JPH05101141A (ja) | 高位合成装置 | |
| JPH04309138A (ja) | 命令のランダム・データ・シミュレーションによる診断方式 | |
| Parasch et al. | Development and application of a designer oriented cyclic simulator | |
| US5504862A (en) | Logic verification method | |
| JP3745968B2 (ja) | 試験システム及び試験方法及び試験プログラム及び試験プログラムを記録した計算機で読み取り可能な記録媒体 | |
| US6035112A (en) | Cell library generating method and apparatus | |
| JP4149047B2 (ja) | シミュレータ | |
| Corcoran | Simulator generator system | |
| Reitman | The user of simulation languages—the forgotten man | |
| Abramson et al. | Parallel Relative Debugging with Dynamic Data Structures. | |
| Halatsis | Software tools for microprocessor based systems | |
| Meunier et al. | DTULive: functional digital programming environment | |
| Heath et al. | Development of a test environment for pre-and post-synthesis verification of correct VHDL description of core processor systems | |
| Tong | A logic simulation system using interactive hardware |