JPH04309228A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04309228A JPH04309228A JP3073418A JP7341891A JPH04309228A JP H04309228 A JPH04309228 A JP H04309228A JP 3073418 A JP3073418 A JP 3073418A JP 7341891 A JP7341891 A JP 7341891A JP H04309228 A JPH04309228 A JP H04309228A
- Authority
- JP
- Japan
- Prior art keywords
- film
- resist
- insulating film
- wiring
- wirings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法、
特に多層配線構造の半導体装置の製造方法に関する。
特に多層配線構造の半導体装置の製造方法に関する。
【０００２】高集積化され、且つ多層配線化されるＬＳ
Ｉ等においては、配線形成面の平坦化を図って配線品質
を高めることが、その信頼性を維持する上に極めて重要
である。
Ｉ等においては、配線形成面の平坦化を図って配線品質
を高めることが、その信頼性を維持する上に極めて重要
である。
【０００３】そのため近年、上記配線形成面の平坦化技
術として、配線形成面に生ずる凹凸段差を、ＳＯＧ（Ｓ
ｐｉｎ Ｏｎ Ｇｌａｓｓ） と称する塗布絶縁膜で平
坦に埋める方法が提供されている。
術として、配線形成面に生ずる凹凸段差を、ＳＯＧ（Ｓ
ｐｉｎ Ｏｎ Ｇｌａｓｓ） と称する塗布絶縁膜で平
坦に埋める方法が提供されている。
【０００４】上記ＳＯＧには、例えばテトラアルコキシ
シラン〔Ｓｉ（ＯＣＨ３）４ 〕とメチルトリアルコキ
シシラン〔Ｓｉ（ＯＣＨ３）３ＣＨ３〕との１：１混合
物からなる有機系のものと、例えばテトラアルコキシシ
ラン〔Ｓｉ（ＯＣＨ３）４ 〕のみからなる無機系のも
のとがあり、特にメチルトリアルコキシシランを含むこ
とによって粘性が高く、従って厚く塗布することが可能
で平坦化が容易な有機系のものが多く用いられる。しか
し、この有機系のＳＯＧには酸化作用によりメチル基（
ＣＨ３） の消失に引き続いて水酸基（ＯＨ） が増大
するという性質があり、このＳＯＧ膜が酸素（Ｏ２）プ
ラズマに曝された際には膜質が低下してその吸湿性が増
すという欠点がある。そのためコンタクトホールの形成
に際して、このＳＯＧ膜がコンタクトホールの内面に露
出した際には、コンタクトホールの形成に用いたレジス
トマスクを除去するための酸素プラズマによるアッシン
グ工程において、ＳＯＧ膜のコンタクトホール内への露
出部がアッシング処理における酸素プラズマに曝されて
劣化し、後工程で上層の配線金属層をスパッタ形成する
際に前記劣化部からガス（主として水分）が放出されて
、コンタクトホール内に堆積される上層の配線金属層内
に気泡や亀裂を生じさせ、上層配線のコンタクト不良を
発生させるという問題があった。この状態を示したのが
図３の模式断面図で、図中、５１は下層絶縁膜、５２は
下層アルミニウム（Ａｌ）配線、５３は不純物ブロック
用ＳｉＯ２膜、５４はＳＯＧ膜、５５は燐珪酸ガラス（
ＰＳＧ） 層間絶縁膜、５８はコンタクトホール、５９
は上層Ａｌ配線、６０は気泡、６１は亀裂を示す。
シラン〔Ｓｉ（ＯＣＨ３）４ 〕とメチルトリアルコキ
シシラン〔Ｓｉ（ＯＣＨ３）３ＣＨ３〕との１：１混合
物からなる有機系のものと、例えばテトラアルコキシシ
ラン〔Ｓｉ（ＯＣＨ３）４ 〕のみからなる無機系のも
のとがあり、特にメチルトリアルコキシシランを含むこ
とによって粘性が高く、従って厚く塗布することが可能
で平坦化が容易な有機系のものが多く用いられる。しか
し、この有機系のＳＯＧには酸化作用によりメチル基（
ＣＨ３） の消失に引き続いて水酸基（ＯＨ） が増大
するという性質があり、このＳＯＧ膜が酸素（Ｏ２）プ
ラズマに曝された際には膜質が低下してその吸湿性が増
すという欠点がある。そのためコンタクトホールの形成
に際して、このＳＯＧ膜がコンタクトホールの内面に露
出した際には、コンタクトホールの形成に用いたレジス
トマスクを除去するための酸素プラズマによるアッシン
グ工程において、ＳＯＧ膜のコンタクトホール内への露
出部がアッシング処理における酸素プラズマに曝されて
劣化し、後工程で上層の配線金属層をスパッタ形成する
際に前記劣化部からガス（主として水分）が放出されて
、コンタクトホール内に堆積される上層の配線金属層内
に気泡や亀裂を生じさせ、上層配線のコンタクト不良を
発生させるという問題があった。この状態を示したのが
図３の模式断面図で、図中、５１は下層絶縁膜、５２は
下層アルミニウム（Ａｌ）配線、５３は不純物ブロック
用ＳｉＯ２膜、５４はＳＯＧ膜、５５は燐珪酸ガラス（
ＰＳＧ） 層間絶縁膜、５８はコンタクトホール、５９
は上層Ａｌ配線、６０は気泡、６１は亀裂を示す。
【０００５】そこで特に有機系ＳＯＧ膜を平坦化に用い
る多層配線構造の半導体装置において、配線層間のコン
タクト抵抗の劣化を防止する製造方法が望まれている。
る多層配線構造の半導体装置において、配線層間のコン
タクト抵抗の劣化を防止する製造方法が望まれている。
【０００６】
【従来の技術】上記のように有機系ＳＯＧには、プラズ
マに対する耐性が低いという欠点があるために、従来の
多層配線の形成方法においては、コンタクトホール内に
ＳＯＧ膜を露出させないように、次のような製造方法が
用いられていた。
マに対する耐性が低いという欠点があるために、従来の
多層配線の形成方法においては、コンタクトホール内に
ＳＯＧ膜を露出させないように、次のような製造方法が
用いられていた。
【０００７】図４（ａ） 参照
即ち、下層の絶縁膜５１上に下層の例えばアルミニウム
（Ａｌ）配線５２Ａ 、５２Ｂ 等が形成されている下
地の凹凸面上に、不純物ブロック用ＳｉＯ２膜５３を形
成した後、この基板上にスピンコート法により、前記配
線５２Ａ 、５２Ｂ 等の間の凹部を平坦に埋めるよう
な例えば５０００Å程度の厚さの有機系ＳＯＧ膜５４を
形成する。この際、配線５２Ａ 、５２Ｂ 等の上部に
も薄いＳＯＧ膜５４′が被着する。
（Ａｌ）配線５２Ａ 、５２Ｂ 等が形成されている下
地の凹凸面上に、不純物ブロック用ＳｉＯ２膜５３を形
成した後、この基板上にスピンコート法により、前記配
線５２Ａ 、５２Ｂ 等の間の凹部を平坦に埋めるよう
な例えば５０００Å程度の厚さの有機系ＳＯＧ膜５４を
形成する。この際、配線５２Ａ 、５２Ｂ 等の上部に
も薄いＳＯＧ膜５４′が被着する。
【０００８】そしてその後、このＳＯＧ膜５４を ４０
０℃程度の温度で３０分程度キュアーし、ガラス状の絶
縁膜にする。 図４（ｂ） 参照 次いで上記下層Ａｌ配線５２Ａ 、５２Ｂ 等の上部の
ＳＯＧ膜５４′を除去するために、上記ＳＯＧ膜５４を
、例えば４弗化炭素（ＣＦ４） と３弗化メタン（ＣＨ
Ｆ３）の混合ガラスによるリアクティブイオンエッチン
グ（ＲＩＥ） 手段により、下層Ａｌ配線５２Ａ 、５
２Ｂ等総ての下層Ａｌ配線上部のＳＯＧ膜５４′が完全
に除去されるまで全面エッチング（エッチバック）する
。
０℃程度の温度で３０分程度キュアーし、ガラス状の絶
縁膜にする。 図４（ｂ） 参照 次いで上記下層Ａｌ配線５２Ａ 、５２Ｂ 等の上部の
ＳＯＧ膜５４′を除去するために、上記ＳＯＧ膜５４を
、例えば４弗化炭素（ＣＦ４） と３弗化メタン（ＣＨ
Ｆ３）の混合ガラスによるリアクティブイオンエッチン
グ（ＲＩＥ） 手段により、下層Ａｌ配線５２Ａ 、５
２Ｂ等総ての下層Ａｌ配線上部のＳＯＧ膜５４′が完全
に除去されるまで全面エッチング（エッチバック）する
。
【０００９】図４（ｃ） 参照
次いで、上記エッチングバックの終わった基板上にＣＶ
Ｄ 法により厚さ５０００Å程度の燐珪酸ガラス（ＰＳ
Ｇ） 層間絶縁膜５５を形成する。
Ｄ 法により厚さ５０００Å程度の燐珪酸ガラス（ＰＳ
Ｇ） 層間絶縁膜５５を形成する。
【００１０】図４（ｄ） 参照
次いで、上記ＰＳＧ 層間絶縁膜５５が形成された基板
上にスピンコート法によりレジスト膜５６を形成し、次
いで露光、現像により前記レジスト膜５６にコンタクト
ホール形成用窓５７Ａ 、５７Ｂ 等を形成し、このレ
ジスト膜５６をマスクにし、〔ＣＦ４ ＋ＣＨＦ３〕ガ
スによりＲＩＥ 処理を行いＰＳＧ 層間絶縁膜５５及
び不純物ブロック用ＳｉＯ２膜５３を貫通するコンタク
トホール５８Ａ 、５８Ｂ 等を形成する。
上にスピンコート法によりレジスト膜５６を形成し、次
いで露光、現像により前記レジスト膜５６にコンタクト
ホール形成用窓５７Ａ 、５７Ｂ 等を形成し、このレ
ジスト膜５６をマスクにし、〔ＣＦ４ ＋ＣＨＦ３〕ガ
スによりＲＩＥ 処理を行いＰＳＧ 層間絶縁膜５５及
び不純物ブロック用ＳｉＯ２膜５３を貫通するコンタク
トホール５８Ａ 、５８Ｂ 等を形成する。
【００１１】なお前記のように下層Ａｌ配線５２Ａ 、
５２Ｂ 等上部のＳＯＧ膜５４′は除去されているので
、コンタクトホール５８Ａ 、５８Ｂ 等の内面にはＳ
ＯＧ膜は露出しない。 図４（ｅ） 参照 次いで、酸素（Ｏ２）プラズマによる通常のアッシング
処理を施しレジスト膜５６を除去する。この際、コンタ
クトホール５８Ａ 、５８Ｂ等内にはＳＯＧ膜５４は露
出していないので、ＳＯＧ膜５４の劣化は生じない。
５２Ｂ 等上部のＳＯＧ膜５４′は除去されているので
、コンタクトホール５８Ａ 、５８Ｂ 等の内面にはＳ
ＯＧ膜は露出しない。 図４（ｅ） 参照 次いで、酸素（Ｏ２）プラズマによる通常のアッシング
処理を施しレジスト膜５６を除去する。この際、コンタ
クトホール５８Ａ 、５８Ｂ等内にはＳＯＧ膜５４は露
出していないので、ＳＯＧ膜５４の劣化は生じない。
【００１２】図４（ｆ） 参照
次いで、通常通り、上層配線の材料である例えば厚さ１
μｍ程度のＡｌ膜のスパッタ工程、通常のフォトリソグ
ラフィによるパターニング工程を経て、前記ＰＳＧ層間
絶縁膜５５上に、前記コンタクトホール５８Ａ 、５８
Ｂ 等で下層Ａｌ配線５２Ａ 、５２Ｂ等に接続する上
層Ａｌ配線５９Ａ 及び５９Ｂ 等を形成する方法であ
る。
μｍ程度のＡｌ膜のスパッタ工程、通常のフォトリソグ
ラフィによるパターニング工程を経て、前記ＰＳＧ層間
絶縁膜５５上に、前記コンタクトホール５８Ａ 、５８
Ｂ 等で下層Ａｌ配線５２Ａ 、５２Ｂ等に接続する上
層Ａｌ配線５９Ａ 及び５９Ｂ 等を形成する方法であ
る。
【００１３】
【発明が解決しようとする課題】しかし上記従来の方法
においては、下層Ａｌ配線５２Ａ 、５２Ｂ 等の面積
の異なる複数の下層導電体層が存在する場合、ＳＯＧ膜
５４のスピンコートに際して、狭い面積の下層配線５２
Ａ 上に比べて広い面積の下層配線５２Ｂ 上の方がＳ
ＯＧ膜５４′が厚く被着される（図４（ａ） 参照）の
で、面積の異なる総ての下層配線上に被着されるＳＯＧ
膜５４′を完全に除去するには、前記ＳＯＧ膜５４のエ
ッチバック（図４（ｂ） 参照）をかなりオーバに行う
必要があり、従って下層配線５２Ａ 、５２Ｂ 等の間
を埋めているＳＯＧ膜５４もエッチングされて薄くなり
、下層配線５２Ａ 、５２Ｂ 等の上面とＳＯＧ膜５４
の上面との間に段差が形成され、その上に形成される上
層Ａｌ配線５９Ａ 、５９Ｂ 等の品質が低下するとい
う問題を生ずる。
においては、下層Ａｌ配線５２Ａ 、５２Ｂ 等の面積
の異なる複数の下層導電体層が存在する場合、ＳＯＧ膜
５４のスピンコートに際して、狭い面積の下層配線５２
Ａ 上に比べて広い面積の下層配線５２Ｂ 上の方がＳ
ＯＧ膜５４′が厚く被着される（図４（ａ） 参照）の
で、面積の異なる総ての下層配線上に被着されるＳＯＧ
膜５４′を完全に除去するには、前記ＳＯＧ膜５４のエ
ッチバック（図４（ｂ） 参照）をかなりオーバに行う
必要があり、従って下層配線５２Ａ 、５２Ｂ 等の間
を埋めているＳＯＧ膜５４もエッチングされて薄くなり
、下層配線５２Ａ 、５２Ｂ 等の上面とＳＯＧ膜５４
の上面との間に段差が形成され、その上に形成される上
層Ａｌ配線５９Ａ 、５９Ｂ 等の品質が低下するとい
う問題を生ずる。
【００１４】また、上記問題を避けるためにエッチバッ
クのオーバエッチング量を減少させ、前記下層配線５２
Ａ 、５２Ｂ 等上のＳＯＧ膜５４′の除去が不十分な
部分を生じた場合には、前に説明したように、レジスト
アッシングに際してコンタクトホール５８Ａ 、５８Ｂ
等の側面に劣化したＳＯＧ膜（図示せず）の端面が露
出し、高真空中で行われる上層Ａｌ配線層のスパッタに
際し前記劣化したＳＯＧ膜からガス（主に水分）が放出
され、コンタクトホール内に堆積する上層Ａｌ配線層内
に気泡や亀裂を生じさせてコンタクト抵抗の増大を招く
という問題が生ずる。
クのオーバエッチング量を減少させ、前記下層配線５２
Ａ 、５２Ｂ 等上のＳＯＧ膜５４′の除去が不十分な
部分を生じた場合には、前に説明したように、レジスト
アッシングに際してコンタクトホール５８Ａ 、５８Ｂ
等の側面に劣化したＳＯＧ膜（図示せず）の端面が露
出し、高真空中で行われる上層Ａｌ配線層のスパッタに
際し前記劣化したＳＯＧ膜からガス（主に水分）が放出
され、コンタクトホール内に堆積する上層Ａｌ配線層内
に気泡や亀裂を生じさせてコンタクト抵抗の増大を招く
という問題が生ずる。
【００１５】そこで本発明は、ＳＯＧ膜の膜質の劣化が
防止されるようなレジストのアッシング方法を提供する
ことによって、配線形成面の平坦化のためにスピンコー
トされるＳＯＧ膜のエッチバック工程をなくし上層配線
を形成する面の平坦性を維持して上層配線の品質劣化を
防止し、且つ上層配線のコンタクト抵抗の増大を防止し
て、多層配線構造の半導体装置の信頼性を高めることを
目的とする。
防止されるようなレジストのアッシング方法を提供する
ことによって、配線形成面の平坦化のためにスピンコー
トされるＳＯＧ膜のエッチバック工程をなくし上層配線
を形成する面の平坦性を維持して上層配線の品質劣化を
防止し、且つ上層配線のコンタクト抵抗の増大を防止し
て、多層配線構造の半導体装置の信頼性を高めることを
目的とする。
【００１６】
【課題を解決するための手段】上記課題は、第１の導電
体層上に形成されたスピンオングラス膜を含む多層構造
の絶縁膜に、レジストをマスクにして該第１の導電体層
を表出するコンタクトホールを形成する工程と、該レジ
ストの除去を、平面電極型ドライエッチング装置を用い
、０．２ Ｔｏｒｒ以下の低圧酸素雰囲気中で、該第１
の導電体層表面の受けるダメージが許容される範囲で可
能な限り高電力密度を有する高周波電力により形成した
該酸素のプラズマによって行う工程と、該コンタクトホ
ール内に表出する該第１の導電体層面から該絶縁膜上に
導出された第２の導電体層を形成する工程とを有する本
発明による半導体装置の製造方法によって解決される。
体層上に形成されたスピンオングラス膜を含む多層構造
の絶縁膜に、レジストをマスクにして該第１の導電体層
を表出するコンタクトホールを形成する工程と、該レジ
ストの除去を、平面電極型ドライエッチング装置を用い
、０．２ Ｔｏｒｒ以下の低圧酸素雰囲気中で、該第１
の導電体層表面の受けるダメージが許容される範囲で可
能な限り高電力密度を有する高周波電力により形成した
該酸素のプラズマによって行う工程と、該コンタクトホ
ール内に表出する該第１の導電体層面から該絶縁膜上に
導出された第２の導電体層を形成する工程とを有する本
発明による半導体装置の製造方法によって解決される。
【００１７】
【作用】図２は平面電極型アッシング装置（ＲＩＥ 装
置）内で酸素（Ｏ２）プラズマに曝された有機系ＳＯＧ
膜の膜質劣化の程度の、酸素圧力に対する依存性を示し
た図である。この場合の膜質劣化の程度は、 ０．５％
弗酸によるエッチング速度の速さによって定義され、エ
ッチング速度が速くなる程、その劣化の程度は大きくな
る。
置）内で酸素（Ｏ２）プラズマに曝された有機系ＳＯＧ
膜の膜質劣化の程度の、酸素圧力に対する依存性を示し
た図である。この場合の膜質劣化の程度は、 ０．５％
弗酸によるエッチング速度の速さによって定義され、エ
ッチング速度が速くなる程、その劣化の程度は大きくな
る。
【００１８】この図のカーブＡから明らかなように、Ｏ
２アッシングに際して、有機ＳＯＧ膜の劣化の程度はア
ッシング時のＯ２圧力が高い程大きく、低い程小さくな
る。 そして、上記カーブＡの傾斜が立って劣化速度が特に大
きくなるのは ０．２２ Ｔｏｒｒ近傍からである。
２アッシングに際して、有機ＳＯＧ膜の劣化の程度はア
ッシング時のＯ２圧力が高い程大きく、低い程小さくな
る。 そして、上記カーブＡの傾斜が立って劣化速度が特に大
きくなるのは ０．２２ Ｔｏｒｒ近傍からである。
【００１９】また上記現象は、電極面に対して直角な面
においても同様であり、特にこの面では、Ｏ２プラズマ
を発生させる高周波電力が高い（高電力密度）程、一層
顕著になる。このことは、 Ｏ＋ イオンの衝撃によっ
て被アッシング面から飛散する異物が、低ガス圧でアッ
シングの異方性が強いためにアッシング作用の少ないコ
ンタクトホールの側面に付着残留してＳＯＧ膜を劣化か
ら保護することによるものと考えられる。
においても同様であり、特にこの面では、Ｏ２プラズマ
を発生させる高周波電力が高い（高電力密度）程、一層
顕著になる。このことは、 Ｏ＋ イオンの衝撃によっ
て被アッシング面から飛散する異物が、低ガス圧でアッ
シングの異方性が強いためにアッシング作用の少ないコ
ンタクトホールの側面に付着残留してＳＯＧ膜を劣化か
ら保護することによるものと考えられる。
【００２０】以上の調査結果から、本発明においてはＳ
ＯＧ膜の上部に形成されているコンタクトホールのエッ
チングマスクに用いたレジスト膜のアッシングを、ＳＯ
Ｇ膜に大きな劣化を及ぼさない０．２ Ｔｏｒｒ以下の
低圧力酸素雰囲気中で行い、且つコンタクトホール下部
の導電体層に及ぼすダメージが許容される範囲で可能な
限り高電力密度の高周波電力で行う。
ＯＧ膜の上部に形成されているコンタクトホールのエッ
チングマスクに用いたレジスト膜のアッシングを、ＳＯ
Ｇ膜に大きな劣化を及ぼさない０．２ Ｔｏｒｒ以下の
低圧力酸素雰囲気中で行い、且つコンタクトホール下部
の導電体層に及ぼすダメージが許容される範囲で可能な
限り高電力密度の高周波電力で行う。
【００２１】そして、これによってレジストの酸素（Ｏ
２ ） アッシングに際してのコンタクトホール内に露
出するＳＯＧ膜端部の劣化を防止してコンタクトホール
内にスパッタ形成される上層導電体層内に気泡や亀裂を
発生させるのを防止し、下層導電体層と上層導電体層と
の間のコンタクト抵抗の増大を回避するものである。
２ ） アッシングに際してのコンタクトホール内に露
出するＳＯＧ膜端部の劣化を防止してコンタクトホール
内にスパッタ形成される上層導電体層内に気泡や亀裂を
発生させるのを防止し、下層導電体層と上層導電体層と
の間のコンタクト抵抗の増大を回避するものである。
【００２２】
【実施例】以下本発明を、図１に示す工程断面図を参照
し、一実施例について具体的に説明する。
し、一実施例について具体的に説明する。
【００２３】図１（ａ） 参照
本発明の方法によりＡｌ配線を用いた多層配線構造を形
成するに際しては、下層絶縁膜１上に、Ａｌ或いはＡｌ
合金からなる厚さ６０００Å程度の下層Ａｌ配線２Ａ、
２Ｂ等が形成されている基板上に、ＣＶＤ 法により厚
さ１０００Å程度の不純物ブロック用ＳｉＯ２膜３を形
成し、次いで同基板上にスピンコート法により厚さ５０
００Å程度の有機系ＳＯＧ膜４を形成し、次いでこのＳ
ＯＧ膜４を ４００℃程度の温度で３０分程度キュアー
しガラス状絶縁膜とする。（以上従来と同様の工程） 図１（ｂ） 参照 次いで、上記基板上にＣＶＤ 法により厚さ５０００Å
程度の ＰＳＧ層間絶縁膜５を形成し、次いでこの基板
上に厚さ１μｍ程度のレジスト膜６を塗布形成し、露光
、現像を行ってこのレジスト膜６にコンタクトホール形
成用窓７Ａ、７Ｂ等を形成し、次いでこのレジスト膜６
をマスクにし例えば〔ＣＦ４ ＋ＣＨＦ３〕からなるエ
ッチングガスによるＲＩＥ 処理を行って、 ＰＳＧ層
間絶縁膜５、ＳＯＧ膜４及び不純物ブロック用ＳｉＯ２
膜３を貫通し下層Ａｌ配線２Ａ、２Ｂ等の上面を表出す
るコンタクトホール８Ａ、８Ｂ等を形成する。
成するに際しては、下層絶縁膜１上に、Ａｌ或いはＡｌ
合金からなる厚さ６０００Å程度の下層Ａｌ配線２Ａ、
２Ｂ等が形成されている基板上に、ＣＶＤ 法により厚
さ１０００Å程度の不純物ブロック用ＳｉＯ２膜３を形
成し、次いで同基板上にスピンコート法により厚さ５０
００Å程度の有機系ＳＯＧ膜４を形成し、次いでこのＳ
ＯＧ膜４を ４００℃程度の温度で３０分程度キュアー
しガラス状絶縁膜とする。（以上従来と同様の工程） 図１（ｂ） 参照 次いで、上記基板上にＣＶＤ 法により厚さ５０００Å
程度の ＰＳＧ層間絶縁膜５を形成し、次いでこの基板
上に厚さ１μｍ程度のレジスト膜６を塗布形成し、露光
、現像を行ってこのレジスト膜６にコンタクトホール形
成用窓７Ａ、７Ｂ等を形成し、次いでこのレジスト膜６
をマスクにし例えば〔ＣＦ４ ＋ＣＨＦ３〕からなるエ
ッチングガスによるＲＩＥ 処理を行って、 ＰＳＧ層
間絶縁膜５、ＳＯＧ膜４及び不純物ブロック用ＳｉＯ２
膜３を貫通し下層Ａｌ配線２Ａ、２Ｂ等の上面を表出す
るコンタクトホール８Ａ、８Ｂ等を形成する。
【００２４】図１（ｃ） 参照
次いで平面電極型（ＲＩＥ 装置型）のアッシング装置
を用い、下記条件でレジスト膜６をアッシング除去する
。
を用い、下記条件でレジスト膜６をアッシング除去する
。
【００２５】
酸素（Ｏ２）流量
５００ ｓｃｃｍ処理圧力
０．１５ Ｔｏｒｒ高周波
電源 １３．５
６ ＭＨｚ電力密度
０．５ Ｗ／ｃｍ２ このアッシン
グにおいては、前述のようにコンタクトホール８Ａ、８
Ｂ等内に露出しているＳＯＧ膜４端部の劣化は殆ど生じ
ない。
５００ ｓｃｃｍ処理圧力
０．１５ Ｔｏｒｒ高周波
電源 １３．５
６ ＭＨｚ電力密度
０．５ Ｗ／ｃｍ２ このアッシン
グにおいては、前述のようにコンタクトホール８Ａ、８
Ｂ等内に露出しているＳＯＧ膜４端部の劣化は殆ど生じ
ない。
【００２６】図１（ｄ） 参照
次いで上記基板上に通常のスパッタ法により厚さ１μｍ
程度のＡｌ（Ａｌ合金を含む）層を堆積し、次いで通常
のフォトリソグラフィによりこのＡｌ層のパターニング
を行い、前記 ＰＳＧ層間絶縁膜５上に、コンタクトホ
ール８Ａ、８Ｂ等内に表出する下層Ａｌ配線２Ａ、２Ｂ
等の上面から導出された上層Ａｌ配線９Ａ、９Ｂ等を形
成する。
程度のＡｌ（Ａｌ合金を含む）層を堆積し、次いで通常
のフォトリソグラフィによりこのＡｌ層のパターニング
を行い、前記 ＰＳＧ層間絶縁膜５上に、コンタクトホ
ール８Ａ、８Ｂ等内に表出する下層Ａｌ配線２Ａ、２Ｂ
等の上面から導出された上層Ａｌ配線９Ａ、９Ｂ等を形
成する。
【００２７】以上により、有機系ＳＯＧを用いて配線形
成面が平坦化されて配線品質が保証され、且つ配線層間
のコンタクト抵抗の劣化のない多層配線構造が完成する
。上記実施例に示したように、エッチングマスクに用い
たレジスト層６の除去に本発明に係るレジストアッシン
グ方法を用いれば、配線形成面の平坦化に用いた有機系
ＳＯＧ膜４の劣化を防止でき、下層配線上の有機系ＳＯ
Ｇ膜をエッチバックして除去する必要がなくなるので、
配線形成面の平坦化が損なわれず配線の品質が確保され
、しかも配線の層間コンタクト部に、気泡や亀裂の発生
に起因するコンタクト抵抗の劣化を生じない多層配線構
造が形成される。
成面が平坦化されて配線品質が保証され、且つ配線層間
のコンタクト抵抗の劣化のない多層配線構造が完成する
。上記実施例に示したように、エッチングマスクに用い
たレジスト層６の除去に本発明に係るレジストアッシン
グ方法を用いれば、配線形成面の平坦化に用いた有機系
ＳＯＧ膜４の劣化を防止でき、下層配線上の有機系ＳＯ
Ｇ膜をエッチバックして除去する必要がなくなるので、
配線形成面の平坦化が損なわれず配線の品質が確保され
、しかも配線の層間コンタクト部に、気泡や亀裂の発生
に起因するコンタクト抵抗の劣化を生じない多層配線構
造が形成される。
【００２８】
【発明の効果】以上説明のように本発明によれば、配線
品質が損なわれず、しかも良好な配線層間のコンタクト
を有する多層配線が形成できる。従って本発明は高集積
化される半導体装置の歩留り及び信頼性の向上に有効で
ある。
品質が損なわれず、しかも良好な配線層間のコンタクト
を有する多層配線が形成できる。従って本発明は高集積
化される半導体装置の歩留り及び信頼性の向上に有効で
ある。
【図１】 本発明の方法の一実施例の工程断面図
【図
２】 アッシングにおける有機系ＳＯＧ膜の膜質劣化
の酸素圧力依存性を示す図
２】 アッシングにおける有機系ＳＯＧ膜の膜質劣化
の酸素圧力依存性を示す図
【図３】 従来の問題点を示す模式断面図
【図４】
従来方法の工程断面図
従来方法の工程断面図
１ 下層絶縁膜
２Ａ、２Ｂは下層Ａｌ配線
３ 不純物ブロック用ＳｉＯ２膜
４ 有機系ＳＯＧ膜
５ ＰＳＧ 層間絶縁膜
６ レジスト膜
７Ａ、７Ｂ コンタクトホール形成用窓８Ａ、８Ｂ
コンタクトホール ９Ａ、９Ｂ 上層Ａｌ配線
コンタクトホール ９Ａ、９Ｂ 上層Ａｌ配線
Claims (1)
- 【請求項１】 第１の導電体層上に形成されたスピン
オングラス膜を含む多層構造の絶縁膜に、レジストをマ
スクにして該第１の導電体層を表出するコンタクトホー
ルを形成する工程と、該レジストのアッシング除去を、
平面電極型ドライエッチング装置を用い、０．２ Ｔｏ
ｒｒ以下の低圧酸素雰囲気中で、該第１の導電体層表面
の受けるダメージが許容される範囲で可能な限り高電力
密度を有する高周波電力により形成した該酸素のプラズ
マによって行う工程と、該コンタクトホール内に表出す
る該第１の導電体層面から該絶縁膜上に導出された第２
の導電体層を形成する工程とを有することを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3073418A JPH04309228A (ja) | 1991-04-08 | 1991-04-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3073418A JPH04309228A (ja) | 1991-04-08 | 1991-04-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04309228A true JPH04309228A (ja) | 1992-10-30 |
Family
ID=13517647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3073418A Withdrawn JPH04309228A (ja) | 1991-04-08 | 1991-04-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04309228A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6514855B1 (en) | 2000-02-07 | 2003-02-04 | Canon Sales Co., Inc. | Semiconductor device manufacturing method having a porous insulating film |
-
1991
- 1991-04-08 JP JP3073418A patent/JPH04309228A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6514855B1 (en) | 2000-02-07 | 2003-02-04 | Canon Sales Co., Inc. | Semiconductor device manufacturing method having a porous insulating film |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5031956B2 (ja) | 半導体装置の形成方法 | |
| US6174800B1 (en) | Via formation in a poly(arylene ether) inter metal dielectric layer | |
| KR20000017275A (ko) | 반도체 장치 및 그 제조 공정 | |
| JP2913918B2 (ja) | 半導体装置の製造方法 | |
| US5639345A (en) | Two step etch back process having a convex and concave etch profile for improved etch uniformity across a substrate | |
| JP3250518B2 (ja) | 半導体装置及びその製造方法 | |
| US5393709A (en) | Method of making stress released VLSI structure by the formation of porous intermetal layer | |
| US6647994B1 (en) | Method of resist stripping over low-k dielectric material | |
| US5858882A (en) | In-situ low wafer temperature oxidized gas plasma surface treatment process | |
| US6114253A (en) | Via patterning for poly(arylene ether) used as an inter-metal dielectric | |
| CN1103492C (zh) | 形成平坦内金属介电层的方法 | |
| JP3047343B2 (ja) | 半導体装置の製造方法 | |
| JPH08316209A (ja) | 積層絶縁膜のプラズマエッチング方法 | |
| JP4032447B2 (ja) | 半導体装置の製造方法 | |
| JPH04309228A (ja) | 半導体装置の製造方法 | |
| JP2000077396A (ja) | 半導体装置及びその製造方法 | |
| JP3010824B2 (ja) | 半導体装置及びその製造方法 | |
| JP3204041B2 (ja) | 絶縁膜の形成方法 | |
| JP2716156B2 (ja) | 半導体装置の製造方法 | |
| CN100550347C (zh) | 半导体器件及其制造方法 | |
| JP3501407B2 (ja) | 有機シリコーン系樹脂膜の形成方法、及び半導体装置の製造方法 | |
| JPS63156340A (ja) | 半導体装置の製造方法 | |
| JP3402937B2 (ja) | 半導体装置の製造方法 | |
| KR0171977B1 (ko) | 반도체 소자의 제조 방법 | |
| JP3197315B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980711 |