JPH04309234A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH04309234A
JPH04309234A JP4015324A JP1532492A JPH04309234A JP H04309234 A JPH04309234 A JP H04309234A JP 4015324 A JP4015324 A JP 4015324A JP 1532492 A JP1532492 A JP 1532492A JP H04309234 A JPH04309234 A JP H04309234A
Authority
JP
Japan
Prior art keywords
silicon
thin layer
layer
region
lateral distance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4015324A
Other languages
English (en)
Other versions
JP3746302B2 (ja
Inventor
Steven Merchant
スティーブン　マーチャント
Emile Arnold
エミール　アーノルド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPH04309234A publication Critical patent/JPH04309234A/ja
Application granted granted Critical
Publication of JP3746302B2 publication Critical patent/JP3746302B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H10D30/0323—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon comprising monocrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/421—Insulated-gate bipolar transistors [IGBT] on insulating layers or insulating substrates, e.g. thin-film IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6708—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device for preventing the kink effect or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H10D30/6717—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions the source and the drain regions being asymmetrical
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/157—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform

Landscapes

  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、特に高電圧応用に対し
て適用される半導体装置に関係するもので、且つそれを
作る方法にも関係している。本発明は特に、絶縁基板上
半導体（ＳＯＩ；ｓｅｍｉｃｏｎｄｕｃｔｏｒ−ｏｎ−
ｉｎｓｕｌａｔｏｒ）技術の使用により製造され、その
装置が改良された電圧ブレークダウン特性を表す集積回
路装置に関するものである。
【０００２】
【従来の技術】高電圧集積回路技術における主な問題は
、構成要素と補助回路部分との絶縁の問題に対する十分
な回答を見出すことである。
【０００３】集積回路内で、もっと詳細には、パワー集
積回路（ＰＩＣ）　又は高電圧集積回路（ＨＶＩＣ）内
で構成要素を電気的に絶縁する普通の方法は「接合絶縁
（ｊｕｎｃｔｉｏｎ　ｉｓｏｌａ−ｔｉｏｎ）　」と呼
ばれるものによる。そのような方法においては珪素基板
の頂部上のＮ形エピタキシャル層内に形成された種々の
装置を絶縁するために、Ｐ形拡散が用いられてもよい。 そのような方法は１９８５年７月発行のＩＥＥＥ　Ｓｐ
ｅｃｔｒｕｍ，　Ｖｏｌ．２２，ｐｐ．４２〜４８，　
Ｒｕｍｅｎｎｉｋ内に記載されている。
【０００４】そのような構成要素の電気的絶縁のもう一
つの方法は、いわゆる「誘電体分離（ｄｉｅｌｅｃｔｒ
ｉｃ　ｉｓｏｌａｔｉｏｎ）」である。この方法におい
ては、二酸化珪素のような電気的に絶縁する材料が非常
に異なる電位において動作する装置のような個別の構成
要素を絶縁するために用いられる。絶縁基板上半導体技
術は、半導体が珪素であり且つ絶縁物が二酸化珪素（今
後「酸化物」と呼ぶ）である場合には、誘電体分離法の
一例である。この技術においては、装置は典型的には　
０．１〜５　μｍ　厚さの酸化珪素のような誘電体層に
より珪素基板から分離されている約　０．１〜２　μｍ
厚さの珪素の層内に組み込まれる。
【０００５】絶縁基板上半導体出発材料を作り出すため
には幾つかの方法が知られている。これらの方法のうち
の一つ”ＳＩＭＯＸ”　においては、酸化珪素が珪素ウ
エファ内への酸素イオンのイオン注入により形成される
。
【０００６】もう一つの方法においては、ゾーンメルテ
ィング晶析（ＺＭＲ；ｚｏｎｅ−ｍｅｌｔ−ｒｅｃｒｙ
ｓ−ｔａｌｌｉｚｅｄ）　材料が、酸化物被覆された珪
素ウエファ上に多結晶珪素層を堆積し、且つレーザ又は
黒鉛紐ヒータのようなパワー源によって多結晶珪素を照
射することにより、多結晶珪素を単結晶珪素膜に変換す
ることにより準備される。
【０００７】もう一つの方法はボンディング及びエッチ
バック法又は直接ボンディング法であり、その方法にお
いては二つの酸化物被覆された珪素ウエファが強いボン
ドを形成するために一緒に接合され、且つこれらのウエ
ファのうちの一方が所望の厚さへ薄くされる。
【０００８】高電圧応用に対するラテラルトランジスタ
構造は、１９８５年７月発行ＩＥＥＥ　Ｓｐｅｃ−ｔｒ
ｕｍ，　Ｖｏｌｕｍｅ　２２，　４２　〜４８頁のＲｕ
ｍｅｎｎｉｋによる論文に見られるトランジスタのよう
な、ラテラルＮチャネルＤＭＯＳ（ＬＤＭＯＳ）　トラ
ンジスタにより認められ得る。この論文では、パワー集
積回路を論じて、ラテラル二重拡散ＭＯＳ　トランジス
タの配列が図４Ｃに図解されている。そのようなラテラ
ルＭＯＳ　トランジスタが、垂直装置のエピタキシャル
層厚さよりも非常に小さいエピタキシャル層厚さを可能
にすること、及びソースとドレインとの間の距離を増大
することが、ブレークダウン電圧の増大に導くことは注
目される。
【０００９】名目上の高電圧薄膜構造の使用はこの技術
では先に論じられていた。例えば、Ｔｕａｎに対する米
国特許第４，７５２，８１４　号は非晶質珪素を用いる
高電圧薄膜トランジスタを論じている。そのような構造
では、ゲート電極とソース電極とが垂直に重畳されて、
一方ドレイン電極は各々に対して異なる垂直レベルにお
いてではあるが両方から横方向に移動されている。ドー
プされないか又は軽くドープされた非晶質珪素層が、ゲ
ート電極の制御の下で電流をドレイン電極へ伝えるため
にソース電極とドレイン電極との間に設けられている。 第１ゲート電極の垂直に下で且つドレイン電極に向かっ
て横方向に一層近く延在する第２ゲート電極が、ブレー
クダウン電圧を増大するために設けられている。しかし
ながら、この特許はブレークダウン電圧の量については
明記してない。
【００１０】絶縁基板上半導体材料内に形成される装置
のブレークダウン電圧を改善するために幾つかの方法が
提案されてきた。
【００１１】オフセットゲートＳＯＩ　ＭＯＳ　トラン
ジスタはＣ．Ｉ．Ｄｒｏｗｌｅｙ他に（Ｍａｔ．　Ｒｅ
ｓ．　Ｓｙｍｐ．Ｐｒｏｃ．，　Ｖｏｌ．　３３，　ｐ
，　１３３，　１９８４）　記述されている。この論文
は示された構造によって３８Ｖ　のブレークダウン電圧
が達成されることを示している。
【００１２】特にＳＩＭＯＸ　装置に適用するブレーク
ダウン電圧を増大する方法は１９８６年２月発行のＥｌ
ｅｃｔｒｏｎ　Ｄｅｖｉｃｅ　に関するＩＥＥＥ　Ｔｒ
ａｎｓａｃｔｉｏｎｓ，　Ｖｏｌｕｍｅ　ＥＤ−３３，
　Ｎｏ．　１，　１２６〜１３２　頁のＳ．　Ｎａｋａ
ｓｉｍａ　に示されている。この技術により、約１８０
Ｖの一般に中位に高いだけのブレークダウン電圧が達成
される。
【００１３】本発明への背景を形成するこれらの従来技
術構造の各々において、種々の問題と困難性とが生じる
。特に高いブレークダウン電圧は従来技術では得られて
いなかった。
【００１４】
【発明が解決しようとする課題】従来技術において起こ
る問題は本発明による構造と技術とにより解決された。 すなわち、ラテラル電界効果トランジスタのゲート電極
とドレイン電極との間のドリフト領域内の特定ドーピン
グ密度分布の付与が特に非常に薄い（＜１μｍ　）絶縁
基板上半導体膜に対してブレークダウン電圧の顕著な増
大を可能にする。
【００１５】
【課題を解決するための手段】従って、本発明は、非常
に高いブレークダウン電圧を有する高電圧薄膜トランジ
スタの製造を可能にする。異なる幅の複数のドープされ
た領域を形成するために、異なる開口幅を有するマスク
の複数の開口を通して、不純物を珪素の薄い層内へ導入
することにより、及びその後、その珪素の薄い層の横方
向距離にわたって、複数のドープされた領域から線型の
ドーピング分布を形成するためにこの構造を焼なますこ
とにより、これはトランジスタの製造における本発明に
おいて得られる。これらの工程の実行が特に絶縁基板上
半導体形の高電圧薄膜トランジスタの形成を可能にし、
その絶縁基板上半導体においては線型ドーピング分布を
有する珪素の薄い層が珪素の層の対向端におけるソース
電極から横方向に移動されたソース電極とドレイン電極
との間に設けられている。
【００１６】この半導体を得る方法は、線型ドーピング
分布が珪素の薄い層の横方向距離の一端において最小ド
ーピング値を有し、珪素の薄い層の横方向距離の第２の
対向端において最大ドーピング値を有するように実行さ
れる。このドーピング分布の線型性はこの構造の焼なま
しの時間により達成され得て、その時間は少なくとも１
２時間から約３６時間までに分類できる。この焼なまし
はほぼ１１５０℃の温度において実行される。
【００１７】そのような線型ドーピング分布が、従来技
術において達成されたブレークダウン電圧より顕著に高
い、約７００Ｖから約９００Ｖまでにわたる増大された
ブレークダウン電圧を可能にする。このドーピング密度
がそれの上に生じる珪素の薄い層の横方向距離は、少な
くとも４０〜５０μｍになるように形成されてもよい。 更にその上この線型ドーピング分布は式
【数２】Ｑ（Ｘ）＝Ｑ（Ｏ）＋（Ｘ／Ｌ）Ｑｍａｘ　に
より与えられる有効注入ドーズにより形成されてもよく
、ここで、Ｑ（Ｘ）はＸにおける前記絶縁基板上半導体
厚さのドーピング濃度倍であり、Ｘはドリフト領域に沿
った横方向距離であり、Ｌはドリフト領域の長さであり
、Ｑ（Ｏ）は約１０１１／ｃｍ２に等しい定数であって
、且つＱｍａｘ　は約５×１０１２〜２×１０１３／ｃ
ｍ２に等しい定数である。
【００１８】米国特許明細書第４，６７２，７３８　号
から、変動する幅の開口を有するドーピングマスクを使
用することが本質的に知られていることは注目される。 しかしながらこの既知の手順においては、基体基板へマ
スクが適用され、且つ薄い珪素層の横方向に線型ドーピ
ング分布は得られない。
【００１９】
【実施例】以下、図面を参照して実例によって本発明を
詳細に説明しよう。図中類似の参照符号がそれぞれの図
面の相当する部分を確認するために用いられている。し
かしながら、説明を助け且つ明確化するために、種々の
厚さが異なる図面内で異なって示されている。
【００２０】図１Ａは本発明によって作られた高電圧絶
縁基板上半導体ＬＤＭＯＳ　トランジスタの断面図であ
る。ここでは高電圧ＬＤＭＯＳ　が説明されるけれども
、同じ原理が他の高電圧装置及び、ラテラルダイオード
及びラテラル絶縁ゲートバイポーラトランジスタ（ＬＩ
ＧＢＴ；ｌａｔｅｒａｌ　ｉｎｓｕｌａｔｅｄ−ｇａｔ
ｅ　ｂｉｐｏｌａｒ　ｔｒａｎｓｉｓｔｏｒ）　のよう
な、高電圧集積回路構成要素にも適用され得る。例えば
ダイオードの場合には、図１Ａに見えるゲート７と、ゲ
ート酸化物８及び本体領域９が省略されて、ＬＩＧＢＴ
　の場合には、適当な少数キャリア注入電極がドレイン
電極１２に隣接して含まれる。
【００２１】図１Ａに示したＬＤＭＯＳ　構造において
は、二酸化珪素の埋め込み層２が例えば珪素基板３上に
設けられる。この珪素基板３はＮ−導電形か又はＰ−導
電形のいずれであってもよい。薄膜珪素層１は酸化珪素
の埋め込み層２上に設けられる。
【００２２】この珪素の薄い層１は、多結晶ゲート７及
びそれの下にあるドレイン領域１２に対するゲート酸化
物８とアルミニウムドレイン接点１６との間に、線型ド
ーピング分布によって形成される。特に、線型ドーピン
グ分布は一般的な関係式
【数３】Ｑ（Ｘ）＝Ｑ（Ｏ）＋（Ｘ／Ｌ）Ｑｍａｘ　に
より与えられる有効ドーズにより形成され、ここに、Ｑ
（Ｘ）は線型ドーピング領域５の横方向距離に沿った位
置Ｘにおける絶縁基板上半導体層厚さのドーピング濃度
倍であり、Ｌは横方向距離の長さであり、且つ数Ｑ（Ｏ
）及びＱｍａｘ　は絶縁基板上半導体厚さの濃度倍の所
定の値を示す。例えばＱ（Ｏ）は１０１１／ｃｍ２と等
しくてもよく、一方Ｑｍａｘ　は５×１０１２〜２×１
０１３／ｃｍ２と等しくてもよい。このドーピング分布
が、例えば約７００Ｖから約９００Ｖまでにわたる顕著
に増大されたブレークダウン電圧を有するトランジスタ
を形成する。
【００２３】図１Ａ及び１Ｂに図解されたトランジスタ
構造はゲート電極領域７，８の側において、アルミニウ
ムのソース接点１４を有する一方の導電形のソース領域
１１を含んでいる。このソース領域の端部において領域
１３から延びている第２導電形の本体領域９も設けられ
る。ソース領域１１が図１Ａの頁に垂直な平面内で分割
されるので、第２導電形の領域１３も領域９と接触する
ことは注目される。これは図１Ｂに図解されている。
【００２４】ソース領域１１とドレイン領域１２とは各
々Ｎ＋　の導電形であっでもよく、一方領域９と１３と
はそれぞれＰとＰ＋　との導電形であってもよい。
【００２５】ソース接点１４とドレイン接点１６とのほ
かに薄膜トランジスタ構造を形成するためにアルミニウ
ムのゲート接点１５も設けられる。例えば二酸化珪素の
、酸化物領域１７が薄膜珪素層１上に、特に電極接点１
４，　１５及び１６の間に形成される。
【００２６】図１のこの構造は次のようにラテラルＭＯ
Ｓ　トランジスタの一例として製造されてもよい。例え
ば、ゾーンメルティング晶析法又は直接ボンディング法
のような上述の標準技術のいずれかにより得られた出発
絶縁基板上半導体層１が、基板３と絶縁基板上半導体層
１との間に入れられた埋め込み酸化物層２によって、珪
素基板３上に形成される。珪素基板３はＮ形又はＰ形の
いずれであってもよい。絶縁基板上半導体層と呼ばれる
珪素の薄い層１は約２０００〜３０００Åの厚さと０．
１　Ωｃｍより大きい固有抵抗を有する。それはＮ形又
はＰ形のいずれであってもよいが、この例に対してはＮ
形で説明しよう。埋め込み酸化物層は２μｍ　の厚さを
有するが、これは以下に見られるように変えられてもよ
い。
【００２７】図１における線型ドーピング分布の距離５
は、図２Ｂに見られるように絶縁基板上半導体層１上へ
マスク４を与えることにより形成される。このマスク４
は標準技術によりフォトリソグラフィー的にパターン化
されたフォトレジスト層により形成されてもよい。その
後、燐イオンが１００ＫｅＶのエネルギーと約２×１０
１３／ｃｍ２のイオンドーズとで注入される。そのフォ
トレジストマスク４は種々の量で珪素層１内へ注入され
るべき燐イオンを可能にするために、種々の寸法の８個
の開口を設けられている。これらの８個の開口は例えば
図２Ｂでは左から右へ増大する寸法を有する異なる横方
向寸法を有している。一例として、第１開口の横方向寸
法は１μｍ　であり、第２開口の横方向寸法は２μｍ　
であり、第３開口の横方向寸法は３μｍ　であって、以
下同様である。
【００２８】このイオン注入が実行された後に、フオト
レジスト層４は除去され、そのウエファは１４００Å厚
さの窒化珪素層１８により覆われ、且つ焼なまされる。 焼なましは以下に論ずるように約１１５０℃において、
種々の時間の間実行されてもよい。図４Ａ〜４Ｅの参照
により分かるであろうように、この時間は左から右への
ドーピング濃度での一様な増加を想定するために約１８
時間よりも大きくなくてはならないが、約３６時間より
も小さくてもよい。 マスクとイオン注入及び焼なましのこの組み合わせが、
図１に見られる線型ドーピング領域５のように、横方向
距離にわたって珪素層１内の燐ドーピングのほぼ線型な
変化を保証する。例えば、燐ドーピングの線型な変化は
約７２μｍ　の横方向距離にわたり、すなわち図２Ｂに
おける層４の第１開口（最小）の左から８μｍ　から、
図２Ｂにおける層４内の最大の即ち第８開口の右へ８μ
ｍ　までにわたり得る。この線型な横方向ドーピング分
布が本発明により達成される改善されたブレークダウン
電圧値に対して応答できる重要特徴である。
【００２９】フオトレジストマスク２０は線型にドープ
される領域上に形成され、且つ被覆及び焼なましの前の
工程から残された窒化珪素１８がリアクティブイオンエ
ッチングにより領域６から除去される。フオトレジスト
層２０が除去された後に、そのウエファは　１７０分間
約　９７５℃において水蒸気内で熱的に酸化される。こ
れが領域６内での二酸化珪素への珪素の変換を保証し、
一方薄い装置領域１は珪素のままに維持する。いかなる
残りの二酸化珪素をも化学的エッチング除去することが
この工程を完成する。
【００３０】６００Å厚さのゲート酸化物層８が図２Ｄ
に見られるように表面上に成長し、ゲート領域７のため
の多結晶珪素の層がその上に形成される。フオトレジス
トマスク２１が図２Ｅに見られるようにゲート領域７と
下にある酸化物領域８とを形成するために多結晶珪素層
上に設けられる。多結晶珪素の層は約５０００Å厚さで
あり且つこの多結晶珪素層のマスクされていない部分は
リアクティブイオンエッチングにより除去される。フオ
トレジストマスク２１はそれから除去される。
【００３１】図１Ｂに見られるようなＰ形本体領域９は
、例えば、フオトレジストマスク（図示せず）を用いて
、この領域９内で、４０ＫｅＶ　のエネルギー及び約　
９．６×１０１２／ｃｍ２のドーズで硼素イオンを注入
することにより形成される。このフオトレジストマスク
は、注入が多結晶珪素ゲート７へ自己整列されるように
位置決めされる。このフオトレジストを取り除いた後に
、このウエファは硼素を埋め込み酸化物層２へ駆動し且
つ約　１．５μｍ　幅のチャネル領域１０を形成するた
めに　３４０分間１１００℃で焼なましされる。
【００３２】その後、ソース領域１１とドレイン領域１
２とが　７．５×１０１５／ｃｍ２のドーズで１９０Ｋ
ｅＶのエネルギーを有する砒素イオンを注入することに
より形成される。これはフオトレジストマスク（図示せ
ず）を用いてソース領域とドレイン領域とにおいて実行
される。この砒素イオンはＮ＋　をソース１１とドレイ
ン１２とに与える。このフオトレジストを取り除いた後
に、このウエファは、多結晶珪素ゲート７上にそれを絶
縁するために　３００Åの二酸化珪素（図示せず）が成
長するような方法で、約１時間　９５０℃で焼なましさ
れる。Ｐ＋　領域１３はそれから図１Ａと１Ｂとに図解
された領域１３内で、３０ＫｅＶ　のエネルギーと４×
１０１５／ｃｍ２のドーズとで硼素イオンを注入するこ
とにより形成される。再び、フオトレジストマスク（図
示せず）が用いられ且つ続いて取り除かれる。Ｐ＋領域
１３が図１Ａの頁に垂直な平面内で分割されたソース領
域１１の切片内でＰ本体領域９と接触する。この分割の
平面図は図１Ｂに示されている。
【００３３】約８％の燐を有する二酸化珪素層１７が約
　１．３μｍの厚さでそのウエファ上へ設置される。こ
の層は、アルミニウム接点がソース領域１１とゲート領
域７及びドレイン領域１２へ要求される領域のみを露出
するようにフオトレジスト（図示せず）によりマスクさ
れる。これは図２Ｆに見られ、そこではこれらのトラン
ジスタ領域への適当な開口が酸化物層１７内に示されて
いる。領域１１，　７及び１２への開口がリアクティブ
イオンエッチングにより設けられ且つその後フオトレジ
ストは取り除かれる。より良いアルミニウム被覆を許容
するように、エッチングされたような二酸化珪素層１７
を滑らかにするために、３０分の間約１０００℃でその
ウエファが焼なまされる。 いかなる残留二酸化珪素も接触範囲から除去され、且つ
１％珪素と２５Ω／平方の抵抗を有するアルミニウムの
　１．２μｍ　層が設置される。適当なマスクをするこ
とにより、領域１４と１５及び１６がリアクティブイオ
ンエッチングにより形成される。そのマスクを取り除い
た後にそのウエファは　４７０℃で３０分間合金化され
る。
【００３４】この方法の最終工程は、例えば　１．２μ
ｍ　の厚さにおいて、６％の燐ドーピングを有する二酸
化珪素の保護層（図示せず）の堆積を伴う。クッション
範囲はそれぞれの電極１４と１５及び１６への外部電気
接続を作るために設けられ得る。
【００３５】上記に示したように、図２Ｂでのフオトレ
ジストマスク層４内の横方向開口は変化する距離を有し
ている。これが例えば図３に見られるように、開口寸法
に従って有効注入ドーズを変えることを可能にする。
【００３６】図４Ａ〜４Ｅは種々の時間の間の焼なまし
に基づく本発明による横方向ドーピングを図解している
。図４Ａ及び４Ｂに見られるように、６時間及び１２時
間の焼なまし時間は横方向ドーピング領域の大いに段を
付けられた変化を与える。図４Ｃ及び４Ｄにおける焼な
ましの約１８時間及び２４時間に対しては、ドーピング
は線型なドーピング分布の距離にわたって比較的線型に
なる。図４Ｅは少なくとも３０時間の焼なましに基づく
完全に線型なドーピング分布を示しており、この線型性
は３６時間以下のような３０時間より大きい焼なまし時
間により改善される。
【００３７】この手順が７００Ｖから９００Ｖまでにわ
たるブレークダウン電圧を有する薄膜トランジスタ半導
体装置を生産し、そこでは図１Ａにおいて多結晶珪素ゲ
ート７とＮ＋　ドレイン１２との間の横方向距離として
規定されるドリフト長さＬＤ　が少なくとも４０〜５０
μｍ　である。図５は、１０００Åの珪素膜厚さと２μ
ｍ　の埋め込み酸化物厚さとに対するμｍ　での横方向
距離ＬＤ　に対するこのブレークダウン電圧を図解して
いる。４０μｍ　と５０μｍ　との間の距離に対して見
られるように、そのブレークダウン電圧はほぼ８００Ｖ
である。
【００３８】図６は埋め込み酸化物層の厚さｔｏｘの変
化に対するμｍ　での珪素層厚さに関連するブレークダ
ウン電圧Ｖの変化を図解している。所定の埋め込み酸化
物厚さに対して及び約１μｍ　以下の珪素層厚さに対し
て、珪素厚さを減少させると共にブレークダウン電圧が
増大している。これが薄い埋め込み酸化物層ｔｏｘによ
り薄い珪素層内で達成される新しい効果である。本発明
はかくして、比較的薄い埋め込み酸化物により、非常に
薄い絶縁基板上半導体膜内に形成される装置において、
高いブレウクダウン電圧を達成を可能にする。薄い絶縁
基板上半導体層の使用は高いブレークダウン電圧を有す
る高速装置を可能にし、且つ個別の集積回路構成要素を
非常に簡単に絶縁することを可能にする利点を有する。 比較的薄い埋め込み酸化物層の使用は熱的消費を改善し
、それが高電圧及び高パワー装置及び集積回路における
重要な報酬である。
【図面の簡単な説明】
【図１】Ａは本発明による薄膜トランジスタの断面図で
あり、ＢはＡにおけるトランジスタのソースと本体部分
の部分的平面図を示している。
【図２】Ａ，Ｂ，Ｃ，Ｄ，Ｅ及びＦは図１の半導体装置
の製造における種々の段階を図解している。
【図３】本発明の製造の間に珪素層へ適用されるイオン
注入ドーズ分布を示している。
【図４】Ａ，Ｂ，Ｃ，Ｄ及びＥは本発明を形成するため
の種々の時間の焼なまし後の線型ドーピング分布を図解
している。
【図５】本発明におけるドリフト領域に沿った横方向距
離に対するブレークダウン電圧を示している。
【図６】埋め込み酸化物の異なる酸化物厚さに対する珪
素層厚さに関連するブレークダウン電圧の変動を図解し
ている。
【符号の説明】
１　　薄膜珪素層 ２　　二酸化珪素の埋め込み層 ３　　珪素基板 ４　　マスク ５　　線型ドーピング領域 ６　　領域 ７　　ゲート ８　　ゲート酸化物 ９　　本体領域 １１　　ソース領域 １２　　ドレイン領域 １３　　領域 １４　　ソース接点 １５　　ゲート接点 １６　　アルミニウムドレイン接点 １７　　酸化物領域 １８　　窒化珪素層

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】珪素基板上の酸化物相の上に設けられた単
    結晶珪素の薄い層内に高電圧薄膜トランジスタを製造す
    る方法であって、（ａ）　珪素の前記薄い層の上にマス
    クを形成し、前記マスクは複数の開口を有しており、前
    記開口の各々は連続する開口の寸法から寸法において横
    方向に増大する工程と、（ｂ）　異なる幅の複数のドー
    プされた領域を形成するために前記複数の開口を通して
    前記珪素の薄い層内へ不純物を導入する工程と、（ｃ）
    　前記マスクを除去し、且つ前記珪素の薄い層の横方向
    距離にわたって少なくともほぼ線型のドーピング分布を
    形成するために前記薄い層を焼なましする工程と、（ｄ
    ）　前記線型のドーピング分布を有する前記珪素の薄い
    層によりトランジスタ構造を形成する工程と、の工程を
    具えている半導体装置の製造方法。
  2. 【請求項２】前記薄い層が焼なましされる前に前記薄い
    層が窒化珪素により覆われて、前記窒化珪素は前記横方
    向距離の縁を越えた領域においては除去され、前記珪素
    の薄い層の露出された範囲は熱的に酸化され、且つその
    後前記窒化珪素の残っている部分が除去されることを特
    徴とする請求項１記載の半導体装置の製造方法。
  3. 【請求項３】前記焼なましは１８時間ないし３６時間の
    間且つ約１１５０℃の温度において実行されることを特
    徴とする請求項１又は２記載の半導体装置の製造方法。
  4. 【請求項４】前記線型のドーピング分布は、【数１】Ｑ
    （Ｘ）＝Ｑ（Ｏ）＋（Ｘ／Ｌ）Ｑｍａｘ　により与えら
    れる有効ドーズにより形成され、ここで、Ｑ（Ｘ）はＸ
    における前記珪素の薄い層の厚さのドーピング濃度倍で
    あり、Ｘは前記横方向距離に沿った距離であり、Ｌは前
    記横方向距離の長さであり、Ｑ（Ｏ）は１０１１／ｃｍ
    ２に等しく、且つＱｍａｘ　は５×１０１３〜２×１０
    １３／ｃｍ２に等しいことを特徴とする請求項１，２又
    は３記載の半導体装置の製造方法。
  5. 【請求項５】前記横方向距離が少なくとも４０〜５０μ
    ｍ　になるように形成されることを特徴とする請求項１
    〜４のいずれか記載の半導体装置の製造方法。
  6. 【請求項６】前記工程（ｄ）　が、（１）　前記横方向
    距離の前記一端において前記薄い層の上に多結晶珪素ゲ
    ート領域を形成する工程と、（２）　前記線型のドーピ
    ング分布に対向する前記ゲート領域の側において前記薄
    い層内にソース領域を形成する工程と、（３）　前記線
    型のドーピング分布の前記横方向距離の前記第２の対向
    端においてドレイン領域を形成する工程と、及び（４）
    　前記ソース領域と、前記ゲート領域と、及び前記ドレ
    イン領域とへの電気的接点を形成する工程と、の工程に
    よって実行されることを特徴とする請求項１記載の半導
    体装置の製造方法。
  7. 【請求項７】（ａ）　単結晶珪素の薄い層の一方側から
    第２の対向側まで線型ドーピング分布を有する第１導電
    形の単結晶珪素の薄い層であって、前記薄い層は酸化物
    の埋め込み層上に配置されており、前記薄い層と前記埋
    め込み層とは珪素基板上に配置されている薄い層と、（
    ｂ）　前記薄い層上に配置された酸化物の層と、（ｃ）
    　前記薄い層の前記一端において第２導電形の部分と接
    触して配置された多結晶珪素ゲート領域と、（ｄ）　前
    記第１導電形の前記薄い層の領域と接触して、前記線型
    ドーピング分布に対向する側において前記ゲート領域に
    隣接して配置されたソース領域と、（ｅ）　前記第１導
    電形と接触して前記薄い層の前記第２の対向端において
    配設されたドレイン領域と、及び（ｆ）　前記ソース領
    域と、前記ゲート領域、及び前記ドレイン領域にそれぞ
    れ接触するように前記酸化物の層を通して配置された電
    極と、を具えている絶縁基板上半導体形の高電圧薄膜ト
    ランジスタ。
JP01532492A 1991-02-01 1992-01-30 Ｓｏｉ型高電圧薄膜トランジスタ及びその製造方法 Expired - Fee Related JP3746302B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US65039191A 1991-02-01 1991-02-01
US07/650391 1991-02-01

Publications (2)

Publication Number Publication Date
JPH04309234A true JPH04309234A (ja) 1992-10-30
JP3746302B2 JP3746302B2 (ja) 2006-02-15

Family

ID=24608708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01532492A Expired - Fee Related JP3746302B2 (ja) 1991-02-01 1992-01-30 Ｓｏｉ型高電圧薄膜トランジスタ及びその製造方法

Country Status (4)

Country Link
US (2) US5300448A (ja)
EP (1) EP0497427B1 (ja)
JP (1) JP3746302B2 (ja)
DE (1) DE69209678T2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001507523A (ja) * 1997-10-28 2001-06-05 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ ラテラル炭化シリコン半導体デバイス
JP2001522538A (ja) * 1998-02-09 2001-11-13 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体デバイスの製造方法
JP2004519861A (ja) * 2001-03-23 2004-07-02 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 電界効果トランジスタの構造体及び製造方法
JP2005094012A (ja) * 2003-09-19 2005-04-07 Atmel Germany Gmbh 半導体基体にｄｍｏｓトランジスタを作製する方法
JP2007207862A (ja) * 2006-01-31 2007-08-16 Mitsubishi Electric Corp 半導体装置
DE102009001944A1 (de) 2008-03-28 2009-12-10 Toyota Jidosha Kabushiki Kaisha, Toyota-shi Laterale Halbleitervorrichtung
JP2013069778A (ja) * 2011-09-21 2013-04-18 Lapis Semiconductor Co Ltd 半導体装置
JP2014192278A (ja) * 2013-03-27 2014-10-06 New Japan Radio Co Ltd 半導体装置の製造方法
JP2015207720A (ja) * 2014-04-23 2015-11-19 株式会社日立製作所 半導体装置

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5246870A (en) * 1991-02-01 1993-09-21 North American Philips Corporation Method for making an improved high voltage thin film transistor having a linear doping profile
JP3587537B2 (ja) 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
GB9225906D0 (en) * 1992-12-11 1993-02-03 Philips Electronics Uk Ltd Electronic device manufacture using ion implantation
GB9311129D0 (en) * 1993-05-28 1993-07-14 Philips Electronics Uk Ltd Electronic devices with-film circuit elements forming a sampling circuit
US5578506A (en) * 1995-02-27 1996-11-26 Alliedsignal Inc. Method of fabricating improved lateral Silicon-On-Insulator (SOI) power device
US5648671A (en) * 1995-12-13 1997-07-15 U S Philips Corporation Lateral thin-film SOI devices with linearly-graded field oxide and linear doping profile
TW360982B (en) * 1996-01-26 1999-06-11 Matsushita Electric Works Ltd Thin film transistor of silicon-on-insulator type
US5710451A (en) * 1996-04-10 1998-01-20 Philips Electronics North America Corporation High-voltage lateral MOSFET SOI device having a semiconductor linkup region
SE513284C2 (sv) * 1996-07-26 2000-08-14 Ericsson Telefon Ab L M Halvledarkomponent med linjär ström-till-spänningskarasterik
JP3527034B2 (ja) * 1996-09-20 2004-05-17 株式会社半導体エネルギー研究所 半導体装置
US6160290A (en) * 1997-11-25 2000-12-12 Texas Instruments Incorporated Reduced surface field device having an extended field plate and method for forming the same
DE19755868C1 (de) * 1997-12-16 1999-04-08 Siemens Ag Hochvolt-SOI-Dünnfilmtransistor
US6166418A (en) * 1997-12-16 2000-12-26 Infineon Technologies Ag High-voltage SOI thin-film transistor
EP0965145B1 (en) 1997-12-24 2011-09-21 Nxp B.V. A high voltage thin film transistor with improved on-state characteristics and method for making same
DE19800647C1 (de) 1998-01-09 1999-05-27 Siemens Ag SOI-Hochspannungsschalter
US5917199A (en) * 1998-05-15 1999-06-29 Ois Optical Imaging Systems, Inc. Solid state imager including TFTS with variably doped contact layer system for reducing TFT leakage current and increasing mobility and method of making same
US5969387A (en) * 1998-06-19 1999-10-19 Philips Electronics North America Corporation Lateral thin-film SOI devices with graded top oxide and graded drift region
US6096663A (en) * 1998-07-20 2000-08-01 Philips Electronics North America Corporation Method of forming a laterally-varying charge profile in silicon carbide substrate
US6621121B2 (en) 1998-10-26 2003-09-16 Silicon Semiconductor Corporation Vertical MOSFETs having trench-based gate electrodes within deeper trench-based source electrodes
US6545316B1 (en) 2000-06-23 2003-04-08 Silicon Wireless Corporation MOSFET devices having linear transfer characteristics when operating in velocity saturation mode and methods of forming and operating same
US6028337A (en) * 1998-11-06 2000-02-22 Philips North America Corporation Lateral thin-film silicon-on-insulator (SOI) device having lateral depletion means for depleting a portion of drift region
US6232636B1 (en) 1998-11-25 2001-05-15 Philips Electronics North America Corporation Lateral thin-film silicon-on-insulator (SOI) device having multiple doping profile slopes in the drift region
US6023090A (en) * 1998-12-07 2000-02-08 Philips Electronics North America, Corporation Lateral thin-film Silicon-On-Insulator (SOI) device having multiple zones in the drift region
US5973341A (en) * 1998-12-14 1999-10-26 Philips Electronics North America Corporation Lateral thin-film silicon-on-insulator (SOI) JFET device
TW480554B (en) * 1999-07-22 2002-03-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
US6127703A (en) * 1999-08-31 2000-10-03 Philips Electronics North America Corporation Lateral thin-film silicon-on-insulator (SOI) PMOS device having a drain extension region
US6221737B1 (en) * 1999-09-30 2001-04-24 Philips Electronics North America Corporation Method of making semiconductor devices with graded top oxide and graded drift region
US6369408B1 (en) * 1999-10-06 2002-04-09 Agere Systems Guardian Corp. GaAs MOSFET having low capacitance and on-resistance and method of manufacturing the same
US6313489B1 (en) 1999-11-16 2001-11-06 Philips Electronics North America Corporation Lateral thin-film silicon-on-insulator (SOI) device having a lateral drift region with a retrograde doping profile, and method of making such a device
US6191453B1 (en) * 1999-12-13 2001-02-20 Philips Electronics North America Corporation Lateral insulated-gate bipolar transistor (LIGBT) device in silicon-on-insulator (SOI) technology
WO2001047030A1 (en) * 1999-12-20 2001-06-28 Koninklijke Philips Electronics N.V. Depletion type mos transistor
TW564557B (en) 1999-12-22 2003-12-01 Matsushita Electric Works Ltd Semiconductor device and process for producing the same
EP1115158A1 (en) * 2000-01-05 2001-07-11 Mitsubishi Denki Kabushiki Kaisha Soi-misfet
US6642558B1 (en) * 2000-03-20 2003-11-04 Koninklijke Philips Electronics N.V. Method and apparatus of terminating a high voltage solid state device
US6353345B1 (en) 2000-04-04 2002-03-05 Philips Electronics North America Corporation Low cost half bridge driver integrated circuit with capability of using high threshold voltage DMOS
US6781194B2 (en) * 2001-04-11 2004-08-24 Silicon Semiconductor Corporation Vertical power devices having retrograded-doped transition regions and insulated trench-based electrodes therein
US6784486B2 (en) * 2000-06-23 2004-08-31 Silicon Semiconductor Corporation Vertical power devices having retrograded-doped transition regions therein
JP4678933B2 (ja) * 2000-11-07 2011-04-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
DE10106073C2 (de) 2001-02-09 2003-01-30 Infineon Technologies Ag SOI-Bauelement
GB0107408D0 (en) 2001-03-23 2001-05-16 Koninkl Philips Electronics Nv Field effect transistor structure and method of manufacture
EP1396030B1 (en) * 2001-04-11 2011-06-29 Silicon Semiconductor Corporation Vertical power semiconductor device and method of making the same
US7221011B2 (en) 2001-09-07 2007-05-22 Power Integrations, Inc. High-voltage vertical transistor with a multi-gradient drain doping profile
US6551881B1 (en) 2001-10-01 2003-04-22 Koninklijke Philips Electronics N.V. Self-aligned dual-oxide umosfet device and a method of fabricating same
US20040262685A1 (en) * 2001-11-01 2004-12-30 Zingg Rene Paul Thin film lateral soi power device
US6847081B2 (en) * 2001-12-10 2005-01-25 Koninklijke Philips Electronics N.V. Dual gate oxide high-voltage semiconductor device
US6627958B2 (en) 2001-12-10 2003-09-30 Koninklijke Philips Electronics N.V. Lateral high voltage semiconductor device having a sense terminal and method for sensing a drain voltage of the same
US20030107050A1 (en) * 2001-12-10 2003-06-12 Koninklijke Philips Electronics N.V. High frequency high voltage silicon-on-insulator device with mask variable inversion channel and method for forming the same
US20050259368A1 (en) * 2003-11-12 2005-11-24 Ted Letavic Method and apparatus of terminating a high voltage solid state device
KR100598035B1 (ko) * 2004-02-24 2006-07-07 삼성전자주식회사 전하 전송 이미지 소자의 제조 방법
US7489018B2 (en) * 2005-04-19 2009-02-10 Kabushiki Kaisha Toshiba Transistor
DE102005042827A1 (de) * 2005-09-09 2007-03-22 Atmel Germany Gmbh Hochvolt-Feldeffekttransistor und Verfahren zur Herstellung eines Hochvolt-Feldeffekttransistors
US20100117153A1 (en) * 2008-11-07 2010-05-13 Honeywell International Inc. High voltage soi cmos device and method of manufacture
US7964485B1 (en) 2009-10-23 2011-06-21 National Semiconductor Corporation Method of forming a region of graded doping concentration in a semiconductor device and related apparatus
CN102646701B (zh) * 2012-05-04 2015-09-02 上海先进半导体制造股份有限公司 一种jfet器件及其形成方法
US9557846B2 (en) 2012-10-04 2017-01-31 Corning Incorporated Pressure-sensing touch system utilizing optical and capacitive systems
EP3407385B1 (en) 2017-05-23 2024-03-13 NXP USA, Inc. Semiconductor device suitable for electrostatic discharge (esd) protection
US11411081B2 (en) 2020-04-22 2022-08-09 Globalfoundries U.S. Inc. Field effect transistor (FET) stack and methods to form same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57126131A (en) * 1981-01-28 1982-08-05 Toshiba Corp Manufacture of semiconductor device
US4373254A (en) * 1981-04-06 1983-02-15 Rca Corporation Method of fabricating buried contacts
JPS5831552A (ja) * 1981-08-18 1983-02-24 Seiko Epson Corp 半導体装置の製造方法
JP2525630B2 (ja) * 1987-12-16 1996-08-21 セイコーエプソン株式会社 薄膜トランジスタの製造方法
US4965213A (en) * 1988-02-01 1990-10-23 Texas Instruments Incorporated Silicon-on-insulator transistor with body node to source node connection
JPH0284718A (ja) * 1988-09-21 1990-03-26 Nec Corp 半導体膜への不純物導入法
US4998146A (en) * 1989-05-24 1991-03-05 Xerox Corporation High voltage thin film transistor
US5047356A (en) * 1990-02-16 1991-09-10 Hughes Aircraft Company High speed silicon-on-insulator device and process of fabricating same
US5132753A (en) * 1990-03-23 1992-07-21 Siliconix Incorporated Optimization of BV and RDS-on by graded doping in LDD and other high voltage ICs
US5113236A (en) * 1990-12-14 1992-05-12 North American Philips Corporation Integrated circuit device particularly adapted for high voltage applications

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001507523A (ja) * 1997-10-28 2001-06-05 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ ラテラル炭化シリコン半導体デバイス
JP2001522538A (ja) * 1998-02-09 2001-11-13 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体デバイスの製造方法
JP2004519861A (ja) * 2001-03-23 2004-07-02 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 電界効果トランジスタの構造体及び製造方法
JP2005094012A (ja) * 2003-09-19 2005-04-07 Atmel Germany Gmbh 半導体基体にｄｍｏｓトランジスタを作製する方法
JP2007207862A (ja) * 2006-01-31 2007-08-16 Mitsubishi Electric Corp 半導体装置
DE102009001944A1 (de) 2008-03-28 2009-12-10 Toyota Jidosha Kabushiki Kaisha, Toyota-shi Laterale Halbleitervorrichtung
JP2013069778A (ja) * 2011-09-21 2013-04-18 Lapis Semiconductor Co Ltd 半導体装置
JP2014192278A (ja) * 2013-03-27 2014-10-06 New Japan Radio Co Ltd 半導体装置の製造方法
JP2015207720A (ja) * 2014-04-23 2015-11-19 株式会社日立製作所 半導体装置

Also Published As

Publication number Publication date
US5300448A (en) 1994-04-05
DE69209678D1 (de) 1996-05-15
US5767547A (en) 1998-06-16
EP0497427A3 (en) 1993-03-10
JP3746302B2 (ja) 2006-02-15
DE69209678T2 (de) 1996-10-10
EP0497427B1 (en) 1996-04-10
EP0497427A2 (en) 1992-08-05

Similar Documents

Publication Publication Date Title
US5300448A (en) High voltage thin film transistor having a linear doping profile and method for making
US5113236A (en) Integrated circuit device particularly adapted for high voltage applications
US4587712A (en) Method for making vertical channel field controlled device employing a recessed gate structure
US5349225A (en) Field effect transistor with a lightly doped drain
US4329186A (en) Simultaneously forming fully implanted DMOS together with enhancement and depletion mode MOSFET devices
US5340759A (en) Method of making a vertical gate transistor with low temperature epitaxial channel
US4890142A (en) Power MOS transistor structure
US5494837A (en) Method of forming semiconductor-on-insulator electronic devices by growing monocrystalline semiconducting regions from trench sidewalls
EP0179407A2 (en) Method for producing a DMOS semiconductor device
US5034335A (en) Method of manufacturing a silicon on insulator (SOI) semiconductor device
USRE35405E (en) Method of manufacturing semiconductor device utilizing an accumulation layer
JPH02284462A (ja) 単一集積回路チップ上に高電圧及び低電圧ｃｍｏｓトランジスタを形成するためのプロセス
JP2003529940A (ja) 改善されたオン状態特性を有する高電圧薄膜トランジスタおよびその製造方法
EP0382165B1 (en) High-voltage semiconductor device having silicon-on-insulator structure with reduced on-resistance
JP2001513270A (ja) 改良されたオン状態特性を有する高電圧薄膜トランジスタ及びその製造方法
JPS6243549B2 (ja)
JP4065580B2 (ja) トランジスタ製造用の絶縁体上シリコン型の基体および該基体の製造方法
JPS63281465A (ja) 電界効果トランジスタ及びその中間体の製造方法
EP0451286B1 (en) Integrated circuit device
JP3354127B2 (ja) 高電圧素子及びその製造方法
JPH01264262A (ja) Ｍｏｓ型電界効果トランジスタ
JP2509708B2 (ja) Ｓｏｉ型半導体装置及びその製造方法
JPH05114734A (ja) 半導体装置
RU2804506C1 (ru) Способ изготовления латерального биполярного транзистора с изолированным затвором на структуре "кремний на изоляторе"
JPH036863A (ja) 半導体装置

Legal Events

Date Code Title Description
A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20040706

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20040802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051122

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091202

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101202

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees