JPH04312019A - Integrated circuit - Google Patents

Integrated circuit

Info

Publication number
JPH04312019A
JPH04312019A JP3106776A JP10677691A JPH04312019A JP H04312019 A JPH04312019 A JP H04312019A JP 3106776 A JP3106776 A JP 3106776A JP 10677691 A JP10677691 A JP 10677691A JP H04312019 A JPH04312019 A JP H04312019A
Authority
JP
Japan
Prior art keywords
analog
operational amplifier
output
signal
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3106776A
Other languages
Japanese (ja)
Other versions
JP2959174B2 (en
Inventor
Toshiyuki Kumagai
熊谷 敏幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3106776A priority Critical patent/JP2959174B2/en
Publication of JPH04312019A publication Critical patent/JPH04312019A/en
Application granted granted Critical
Publication of JP2959174B2 publication Critical patent/JP2959174B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

PURPOSE:To easily test an operational amplifier without using an analog tester for an integrated circuit containing the operational amplifier and a digital/analog converter on the same chip. CONSTITUTION:At the time of test, a constant-voltage variable-frequency test signal is impressed to the inverted input external terminal 12 of the operational amplifier 11, and its output signal is inputted to an analog/digital converter 25 through a rectifier circuit consisting of a switch 15, a resistor 16, and a diode 17, a smoothing circuit consisting of the resistor 22 and a capacitor. 23, and the switch 24. Then, the digitally converted output signal is taken out of an external terminal 26, and the operational amplifier is tested by a digitally converted value characteristic to the frequency of the test signal.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は、集積回路に利用され、
特に、マイクロコンピュータの中央処理装置(以下、C
PUという。)とアナログディジタル変換器と演算増幅
器とを同一チップ上に搭載した集積回路における演算増
幅器の試験を簡単にできるようにした集積回路に関する
[Industrial Application Field] The present invention is applied to integrated circuits,
In particular, the central processing unit of a microcomputer (hereinafter referred to as C
It is called PU. ), an analog-to-digital converter, and an operational amplifier are mounted on the same chip, and the present invention relates to an integrated circuit in which the operational amplifier can be easily tested.

【0002】0002

【従来の技術】従来からマイクロコンピュータの試験を
する場合、その内部の順序回路の機能を的確、かつ迅速
に評価、試験するための信号を発生させるパタンジェネ
レータやロジックアナライザ等を内蔵したディジタル集
積回路用の試験装置(以下、ディジタルテスターという
。)を用いている。
[Prior Art] Conventionally, when testing a microcomputer, a digital integrated circuit has a built-in pattern generator, logic analyzer, etc. that generates signals to accurately and quickly evaluate and test the functions of its internal sequential circuits. A test device (hereinafter referred to as a digital tester) is used.

【0003】また、演算増幅器等、アナログ回路のみで
構成された集積回路を試験する場合、同様にその周波数
特性や利得を的確、かつ迅速に評価、試験するためのア
ナログディジタル変換器や周波数測定回路等を内蔵した
アナログ集積回路用の試験装置(以下、アナログテスタ
ーという。また、ディジタルテスターとアナログテスタ
ーとを総称して単にテスターという。)を用いている。
[0003] Furthermore, when testing integrated circuits such as operational amplifiers that are composed only of analog circuits, analog-to-digital converters and frequency measurement circuits are also needed to accurately and quickly evaluate and test their frequency characteristics and gains. A testing device for analog integrated circuits (hereinafter referred to as an analog tester; digital testers and analog testers are collectively referred to simply as the tester) is used.

【0004】しかし近年になって、アナログ回路とディ
ジタル回路の混在した集積回路の登場によってその試験
の方法が問題になり始めた。その行う試験が技術的評価
のための試験であれば、結果として要求するデータの採
集さえできれば、多少時間がかかろうとも、その特性を
評価したい周辺回路ごとに測定が効率よくできるテスタ
ーを複数のテスターの中から選択的に用いることでその
目的を達成することが可能である。
However, in recent years, with the advent of integrated circuits that include both analog and digital circuits, testing methods have begun to become a problem. If the test to be performed is for technical evaluation, as long as the required data can be collected, multiple testers can be used to efficiently measure each peripheral circuit whose characteristics are to be evaluated, even if it takes some time. It is possible to achieve this objective by selectively using one of these testers.

【0005】[0005]

【発明が解決しようとする課題】しかし、大量生産の生
産工程における良品、不良品の判定のための試験である
場合、このようなテスターを選択的に使用して評価する
等という方法では試験時間、製造コストの面で採算性が
非常に悪化する欠点がある。
[Problem to be Solved by the Invention] However, in the case of a test to determine whether the product is good or defective in the production process of mass production, the method of selectively using such a tester for evaluation reduces the test time. However, the disadvantage is that profitability is extremely poor in terms of manufacturing costs.

【0006】従来、テスターは一般にディジタル集積回
路、またはアナログ集積回路のいずれかの試験を効率よ
く行う仕様で設計されており、このようなディジタル部
とアナログ部の両方を内蔵する集積回路の登場に対応で
きない。たとえ、テスターの製造会社が迅速にディジタ
ル部とアナログ部の両方の試験を効率よく行うテスター
を提供したとしても、集積回路の製造会社が簡単に設備
投資を行い、高価なテスターを大量生産のために何台も
入手するというわけにもいかないのが現実である。
Conventionally, testers have generally been designed with specifications for efficiently testing either digital or analog integrated circuits, and with the advent of such integrated circuits that incorporate both digital and analog parts, I can not cope. Even if a tester manufacturer could quickly provide a tester that efficiently tests both the digital and analog parts, it would be easy for an integrated circuit manufacturer to make the capital investment and buy an expensive tester for mass production. The reality is that it is not possible to purchase multiple units at once.

【0007】本発明の目的は、前記の欠点を除去するこ
とにより、演算増幅器を含む集積回路の演算増幅器の試
験をアナログテスターを用いることなくディジタルテス
ターのみで簡単に試験ができるようにした、集積回路を
提供することにある。
An object of the present invention is to eliminate the above-mentioned drawbacks, and to provide an integrated circuit that can easily test operational amplifiers of integrated circuits including operational amplifiers using only a digital tester without using an analog tester. The purpose is to provide circuits.

【0008】[0008]

【課題を解決するための手段】本発明の集積回路は、演
算増幅器と、アナログディジタル変換器とを含む集積回
路において、前記演算増幅器の反転入力、非反転入力お
よび出力をそれぞれ外部に取り出す外部端子と、前記ア
ナログディジタル変換器の出力を外部に取り出す複数の
外部出力端子と、前記アナログディジタル変換器の外部
信号入力端子と、一端が前記演算増幅器の出力に接続さ
れ、通常使用時には「オフ」状態、試験時には「オン」
状態に設定される第一の開閉器と、この第一の開閉器の
他端に接続され、前記演算増幅器の反転入力端子に電圧
一定で周波数を可変させた試験信号が入力されたときの
出力信号を整流する整流回路と、この整流回路の出力信
号を平滑化する平滑化回路と、前記アナログディジタル
変換器の入力を通常時には前記外部信号入力端子に、試
験時には前記平滑回路の出力に切り替える切り替え器と
を含むことを特徴とする。
[Means for Solving the Problems] The integrated circuit of the present invention includes an operational amplifier and an analog-to-digital converter, and includes an external terminal for taking out an inverting input, a non-inverting input, and an output of the operational amplifier to the outside. , a plurality of external output terminals for taking out the output of the analog-to-digital converter to the outside, an external signal input terminal for the analog-to-digital converter, one end of which is connected to the output of the operational amplifier, and is in an "off" state during normal use. , "on" during testing
A first switch that is set to the state, and an output when a test signal with a constant voltage and a variable frequency is input to the inverting input terminal of the operational amplifier, which is connected to the other end of the first switch. A rectifier circuit that rectifies a signal, a smoothing circuit that smoothes the output signal of this rectifier circuit, and a switch that switches the input of the analog-to-digital converter to the external signal input terminal during normal times and to the output of the smoothing circuit during testing. It is characterized by including a container.

【0009】また、本発明の集積回路は、さらに電圧が
一定で周波数が可変の試験信号を発生する試験信号発生
回路と、一端が前記演算増幅器の反転入力に接続され他
端が前記試験信号発生回路の出力に接続され、通常使用
時には「オフ」状態に、試験時には「オン」状態に設定
される第二の開閉器とを含むことを特徴とする。
The integrated circuit of the present invention further includes a test signal generation circuit that generates a test signal with a constant voltage and a variable frequency, one end of which is connected to the inverting input of the operational amplifier and the other end of which is connected to the test signal generation circuit. and a second switch connected to the output of the circuit and set to the "off" state during normal use and the "on" state during testing.

【0010】0010

【作用】演算増幅器の試験時には、第一の開閉器および
切り替え器により、演算増幅器の出力を整流回路および
平滑回路を介してアナログディジタル変換器に入力され
るように設定する。そして、演算増幅器の反転入力に、
外部からまたは内部の試験信号発生回路からの、電圧は
一定で周波数が可変の交流の試験信号を入力する。演算
増幅器からは所定の増幅度で増幅された出力信号が出力
され、整流回路で整流され平滑回路で平滑化されたアナ
ログ信号がアナログディジタル変換器に入力され、ディ
ジタル変換が行われ外部出力端子に出力される。この場
合、演算増幅器の利得は試験信号の周波数が高くなるほ
ど低下するので、アナログディジタル変換器の出力も試
験信号の周波数に依存して低くなる所定の特性となる。
[Operation] When testing an operational amplifier, the first switch and switch are used to set the output of the operational amplifier to be input to the analog-to-digital converter via the rectifier circuit and the smoothing circuit. Then, to the inverting input of the operational amplifier,
An alternating current test signal with a constant voltage and variable frequency is input from the outside or from an internal test signal generation circuit. The operational amplifier outputs an output signal that has been amplified at a predetermined amplification degree, and the analog signal that has been rectified by the rectifier circuit and smoothed by the smoothing circuit is input to the analog-to-digital converter, where it is digitally converted and sent to the external output terminal. Output. In this case, since the gain of the operational amplifier decreases as the frequency of the test signal increases, the output of the analog-to-digital converter also has a predetermined characteristic that decreases depending on the frequency of the test signal.

【0011】従って、このアナログディジタル変換器の
出力特性を測定、例えば、周波数を固定にしてそのとき
の出力値を観測することで、簡単に演算増幅器の試験を
行うことが可能となる。
Therefore, by measuring the output characteristics of this analog-to-digital converter, for example, by fixing the frequency and observing the output value at that time, it becomes possible to easily test the operational amplifier.

【0012】0012

【実施例】以下、本発明の実施例について図面を参照し
て説明する。
Embodiments Hereinafter, embodiments of the present invention will be described with reference to the drawings.

【0013】図1は、本発明の集積回路の第一実施例の
要部を示すブロック構成図である。
FIG. 1 is a block diagram showing the main parts of a first embodiment of an integrated circuit according to the present invention.

【0014】図1において、演算増幅器(OP)11に
は反転入力外部端子12、非反転入力外部端子13、お
よび出力外部端子14が設けられ、かつ、出力は開閉器
15の一端にも接続される。開閉器15の他端は、抵抗
16を通してダイオード17のアノード側に接続され、
さらにダイオード17のカソード側は、抵抗22と容量
23との並列回路の一端と、切り替え器24のa1側に
接続される。抵抗22と容量23との並列回路の他端は
演算増幅器11の非反転入力に接続される。切り替え器
24のb側はアナログディジタル変換器(A/D)25
に接続され、アナログディジタル変換器25の出力はC
PU (中央処理装置) のソフトウェア制御によって
、あるいは試験モードで強制的に外部出力端子26に接
続される。切り替え器24が必要である理由は、演算増
幅器11がユーザに提供されている通常時は、アナログ
ディジタル変換器25も同様にユーザに提供されている
ことを想定しているためであり、ユーザ使用時と試験時
のいずれかによって入力信号を切り替えるためである。 従って、切り替え器24のa2側にはユーザ使用時に変
換する信号源、一般にはアナログ入力のための信号入力
端子27が接続される。非反転入力外部端子13には外
部から基準電圧源28により基準電圧が与えられる。
In FIG. 1, an operational amplifier (OP) 11 is provided with an inverting input external terminal 12, a non-inverting input external terminal 13, and an output external terminal 14, and the output is also connected to one end of a switch 15. Ru. The other end of the switch 15 is connected to the anode side of the diode 17 through a resistor 16.
Further, the cathode side of the diode 17 is connected to one end of a parallel circuit of a resistor 22 and a capacitor 23 and to the a1 side of a switch 24. The other end of the parallel circuit of the resistor 22 and capacitor 23 is connected to the non-inverting input of the operational amplifier 11. The b side of the switch 24 is an analog/digital converter (A/D) 25
The output of the analog-to-digital converter 25 is connected to C.
It is forcibly connected to the external output terminal 26 under software control of the PU (central processing unit) or in test mode. The reason why the switch 24 is necessary is that when the operational amplifier 11 is normally provided to the user, it is assumed that the analog-to-digital converter 25 is also provided to the user. This is because the input signal is switched depending on either the test time or the test time. Therefore, the a2 side of the switch 24 is connected to a signal source to be converted when used by the user, generally a signal input terminal 27 for analog input. A reference voltage is externally applied to the non-inverting input external terminal 13 by a reference voltage source 28 .

【0015】本発明の特徴は、演算増幅器11とアナロ
グディジタル変換器25とを含む集積回路40において
、演算増幅器11の反転入力外部端子12、非反転入力
外部端子13および出力外部端子14と、アナログディ
ジタル変換器25の出力を外部に取り出す複数の外部出
力端子26と、アナログディジタル変換器25の外部信
号入力端子27と、一端が演算増幅器11の出力に接続
され、通常使用時には「オフ」状態、試験時には「オン
」状態に設定される第一の開閉器15と、この第一の開
閉器15の他端に接続され、演算増幅器11の反転入力
端子に電圧一定で周波数を可変させた試験信号が入力さ
れたときの出力信号を整流する整流回路としての抵抗1
6およびダイオード17と、この整流回路の出力信号を
平滑化する平滑化回路としての抵抗22および容量23
と、アナログディジタル変換器25の入力を通常時には
外部信号入力端子27に、試験時には前記平滑回路の出
力に切り替える切り替え器24とを含むことにある。
A feature of the present invention is that in an integrated circuit 40 including an operational amplifier 11 and an analog-to-digital converter 25, an inverting input external terminal 12, a non-inverting input external terminal 13, and an output external terminal 14 of the operational amplifier 11 are connected to an analog A plurality of external output terminals 26 for taking out the output of the digital converter 25 to the outside, an external signal input terminal 27 of the analog-to-digital converter 25, and one end of which are connected to the output of the operational amplifier 11, and are in an "off" state during normal use. A first switch 15 is set to the "on" state during testing, and a test signal with a constant voltage and variable frequency is connected to the other end of the first switch 15 and is applied to the inverting input terminal of the operational amplifier 11. Resistor 1 as a rectifier circuit that rectifies the output signal when input
6 and a diode 17, and a resistor 22 and a capacitor 23 as a smoothing circuit for smoothing the output signal of this rectifier circuit.
and a switch 24 that switches the input of the analog-to-digital converter 25 to the external signal input terminal 27 during normal times and to the output of the smoothing circuit during testing.

【0016】次に、図2に示すフローチャートを参照し
て本第一実施例の試験方法について説明する。演算増幅
器11は、通常使用時は開閉器15が「オフ」状態とな
って、抵抗16等の試験のための回路から切り放されて
いる。従って、反転入力外部端子12と非反転入力外部
端子13と出力外部端子14の3端子ともユーザに提供
されている。もっとも、試験のための回路を切り放さな
くてもユーザからみた演算増幅器の特性が低下しない構
造である場合はこの限りでない。
Next, the test method of the first embodiment will be explained with reference to the flowchart shown in FIG. When the operational amplifier 11 is normally used, the switch 15 is in the "off" state, and the operational amplifier 11 is disconnected from the circuit for testing the resistor 16 and the like. Therefore, all three terminals, the inverting input external terminal 12, the non-inverting input external terminal 13, and the output external terminal 14, are provided to the user. However, this does not apply if the structure is such that the characteristics of the operational amplifier seen by the user do not deteriorate even if the circuit for testing is not disconnected.

【0017】演算増幅器11の試験を行う場合は、まず
何らかの手段により集積回路40を試験モードに設定し
、開閉器15を「オン」状態、切り替え器24をa1側
にする。 この状態で、演算増幅器11の反転入力外部端子12と
外部出力端子14間に帰還抵抗18を、また同反転入力
外部端子12と信号入力端子19間に容量20と入力抵
抗21とを直列にそれぞれ接続する。これらは集積回路
40の外部に構成する。ここまでが、図2のフローチャ
ートにおける初期設定である (ステップS1)。
When testing the operational amplifier 11, first, the integrated circuit 40 is set to a test mode by some means, the switch 15 is turned on, and the switch 24 is set to the a1 side. In this state, a feedback resistor 18 is connected in series between the inverting input external terminal 12 and the external output terminal 14 of the operational amplifier 11, and a capacitor 20 and an input resistor 21 are connected in series between the inverting input external terminal 12 and the signal input terminal 19. Connecting. These are configured outside the integrated circuit 40. The steps up to this point are the initial settings in the flowchart of FIG. 2 (step S1).

【0018】次に、外部信号入力端子19より電圧が一
定の振幅のまま、周波数を可変させた交流信号を与える
 (ステップS2)。すると、その周波数が比較的低い
場合は演算増幅器11の出力外部端子14には、信号入
力端子19に与えた電圧に帰還抵抗18の抵抗値を入力
抵抗21の抵抗値で割った値を掛けた大きさの電圧に増
幅される (ステップS3)。電圧が一定の振幅のまま
、周波数を可変させた交流信号を与える具体的手段は後
述する。
Next, an AC signal with a variable frequency is applied from the external signal input terminal 19 while keeping the voltage at a constant amplitude (step S2). Then, if the frequency is relatively low, the output external terminal 14 of the operational amplifier 11 is multiplied by the voltage applied to the signal input terminal 19 divided by the resistance value of the feedback resistor 18 by the resistance value of the input resistor 21. (Step S3). Specific means for providing an alternating current signal with a variable frequency while maintaining a constant voltage amplitude will be described later.

【0019】ここで得られる電圧は信号入力端子19に
与える信号と同様の交流の電圧であり、交流電圧計やオ
シロスコープ等を用いなければその振幅値を測定するこ
とができない。そこで、この電圧を「オン」状態の開閉
器15を通して接続される抵抗16とダイオード17と
で構成する整流回路により整流し (ステップS4)、
さらに抵抗22と容量23とで構成する平滑回路で直流
電圧に変換する (ステップS5)。そして、変換され
た直流電圧をa1側に設定されている切り替え器24を
通して接続されたアナログディジタル変換器25によっ
て逐次ディジタル値に変換し (ステップS6)、外部
出力端子26へ出力する (ステップS7)。出力され
たアナログディジタル変換値が採集できたら信号入力端
子19へ与える信号の周波数を変更して再びステップS
2からの処理を行う(ステップS8、S9)。
The voltage obtained here is an alternating current voltage similar to the signal applied to the signal input terminal 19, and its amplitude value cannot be measured without using an alternating current voltmeter, oscilloscope, or the like. Therefore, this voltage is rectified by a rectifier circuit composed of a resistor 16 and a diode 17 connected through the switch 15 in the "on" state (step S4),
Further, it is converted into a DC voltage by a smoothing circuit composed of a resistor 22 and a capacitor 23 (step S5). Then, the converted DC voltage is sequentially converted into a digital value by the analog-digital converter 25 connected through the switch 24 set on the a1 side (step S6), and output to the external output terminal 26 (step S7). . Once the output analog-digital conversion values have been collected, the frequency of the signal applied to the signal input terminal 19 is changed and the process returns to step S.
Processing from step 2 is performed (steps S8 and S9).

【0020】さて一連の動作は以上のようになるが、次
に信号入力端子19に電圧が一定の振幅のまま、周波数
を可変させた交流信号を与える具体的手段と、アナログ
ディジタル変換器25の出力として得られるディジタル
値のデータ処理について述べる。
Now, the series of operations is as described above.Next, a concrete means for supplying an AC signal with a variable frequency while keeping the voltage at a constant amplitude to the signal input terminal 19, and an analog-to-digital converter 25. The data processing of the digital values obtained as output will be described.

【0021】ディジタルテスターがもつクロックジェネ
レータは一般に矩形波ではあるが、その発生するクロッ
クの振幅と周波数は比較的容易に高精度にプログラム設
定することができる。従って、振幅を固定として周波数
を可変させたクロックを与えるようにプログラムするこ
とも容易なことである。信号入力端子19に、そのプロ
グラムによって発生させた信号を与えると、演算増幅器
11の出力外部端子14には、その周波数が低い場合は
先に述べたように、信号入力端子19に与えた電圧に、
帰還抵抗18の抵抗値を入力抵抗21の抵抗値で割った
値を掛けた大きさの電圧となって現れる。しかし周波数
を可変していくと、図4に示すような特性となり、周波
数が高くなるほど演算増幅器11の利得が低下し、出力
外部端子14に現れる電圧が小さくなる。すると、アナ
ログディジタル変換器25の変換結果も当然小さい値と
なる。すなわち、信号入力端子19に与える信号に対す
るアナログディジタル変換器25の出力を監視すること
で、アナログ動作の演算増幅器の周波数特性をディジタ
ル処理だけによって測定することができる。
Although the clock generator included in a digital tester generally has a rectangular wave, the amplitude and frequency of the clock it generates can be programmed relatively easily and with high precision. Therefore, it is easy to program to provide a clock with a fixed amplitude and a variable frequency. When a signal generated by the program is applied to the signal input terminal 19, the output external terminal 14 of the operational amplifier 11 receives a voltage corresponding to the voltage applied to the signal input terminal 19 if the frequency is low. ,
A voltage appears as a product of the resistance value of the feedback resistor 18 divided by the resistance value of the input resistor 21. However, as the frequency is varied, the characteristics become as shown in FIG. 4, and as the frequency increases, the gain of the operational amplifier 11 decreases, and the voltage appearing at the output external terminal 14 decreases. Then, the conversion result of the analog-to-digital converter 25 naturally becomes a small value. That is, by monitoring the output of the analog-to-digital converter 25 with respect to the signal applied to the signal input terminal 19, the frequency characteristics of the analog-operated operational amplifier can be measured only by digital processing.

【0022】この方法で、信号入力端子19に与える試
験信号の周波数を徐々に変化させながら、各周波数にお
けるアナログディジタル変換器25の出力をデータ採集
し、図4のような特性図を作成する。図4において、横
軸は試験信号の周波数、縦軸は周波数が低い場合のアナ
ログディジタル変換器25の変換値を 100%とした
利得の割合を示す。そして、これを複数のサンプルに対
し実行することにより、ばらつき等の統計的特性を得る
。また、量産工程における選別時は、先の評価によって
得られた特性が要求特性に対して下限であるところの良
品の特性に注目し、そのサンプルの特定の周波数におけ
るアナログディジタル変換値を選別規格に設定する。そ
して、製品ごとにその特定の周波数の信号を与え、規格
の値以上の値のアナログディジタル変換値が得られれば
、特性下限の良品以上の利得があるということであり良
品以下であれば利得が不十分ということであり不良品と
判定する。
In this method, while gradually changing the frequency of the test signal applied to the signal input terminal 19, data is collected from the output of the analog-to-digital converter 25 at each frequency, and a characteristic diagram as shown in FIG. 4 is created. In FIG. 4, the horizontal axis shows the frequency of the test signal, and the vertical axis shows the gain ratio when the converted value of the analog-to-digital converter 25 is 100% when the frequency is low. Then, by performing this on a plurality of samples, statistical characteristics such as dispersion are obtained. Also, during selection in the mass production process, we focus on the characteristics of good products whose characteristics obtained in the previous evaluation are the lower limit of the required characteristics, and use the analog-to-digital conversion value at a specific frequency of the sample as the selection standard. Set. Then, if a signal with a specific frequency is applied to each product, and an analog-to-digital conversion value that is greater than the standard value is obtained, it means that the gain is greater than the lower limit of the characteristic of a good product, and if it is less than a good product, the gain is This indicates that the product is insufficient and is determined to be defective.

【0023】図3は、本発明の集積回路の第二実施例の
要部を示すブロック構成図である。
FIG. 3 is a block diagram showing the main parts of a second embodiment of the integrated circuit of the present invention.

【0024】本第二実施例は、図1の第一実施例におい
て、演算増幅器11の反転入力は開閉器29の一端に接
続され、開閉器29の他端は、タイマー30で発生する
クロック信号を入力として小振幅電圧の信号を生成する
信号生成回路31の出力に接続されるようにし、信号入
力端子19、容量20および入力抵抗21を省いたもの
である。
In the second embodiment, in the first embodiment shown in FIG. In this configuration, the signal input terminal 19, capacitor 20, and input resistor 21 are omitted.

【0025】本発明の特徴は、図3において、集積回路
40a は、図1の第一実施例に加えて、電圧が一定で
周波数が可変の試験信号を発生する試験信号発生回路と
してのタイマー30および信号生成回路31と、一端が
前記演算増幅器11の反転入力に接続され他端が試験信
号生成回路31の出力に接続され、通常使用時には「オ
フ」状態に、試験時には「オン」状態に設定される第二
の開閉器29とを含むことにある。
The feature of the present invention is that in FIG. 3, an integrated circuit 40a includes, in addition to the first embodiment shown in FIG. and a signal generation circuit 31, one end of which is connected to the inverting input of the operational amplifier 11 and the other end connected to the output of the test signal generation circuit 31, which is set to the "off" state during normal use and the "on" state during testing. and a second switch 29.

【0026】本第二実施例も試験時の処理フローは第一
実施例と同様であり、図2のフローチャートを用いて説
明する。
The processing flow during testing in the second embodiment is similar to that in the first embodiment, and will be explained using the flowchart in FIG.

【0027】始めに、第一実施例と同様に初期設定を行
う (ステップS1)。すなわち、演算増幅器11の試
験を行う場合は、まず何らかの手段により集積回路40
a を試験モードに設定し、開閉器15および29を「
オン」状態、切り替え器24をa1側にする。この状態
で、演算増幅器11の反転入力外部端子12と出力外部
端子14の間に帰還抵抗18を集積回路40a の外部
に接続し、非反転入力外部端子13には基準電圧源28
を接続する。
First, initial settings are performed in the same manner as in the first embodiment (step S1). That is, when testing the operational amplifier 11, first test the integrated circuit 40 by some means.
Set a to test mode and switch switches 15 and 29 to
"ON" state, set the switch 24 to the a1 side. In this state, a feedback resistor 18 is connected to the outside of the integrated circuit 40a between the inverting input external terminal 12 and the output external terminal 14 of the operational amplifier 11, and the reference voltage source 28 is connected to the non-inverting input external terminal 13.
Connect.

【0028】次に、タイマー30で周波数を、信号生成
回路31で振幅をそれぞれ設定して信号を発生させる。 そして、信号生成回路31の出力する信号を「オン」状
態の開閉器29を通して集積回路40a の内部で演算
増幅器11の反転入力端子に入力する (ステップS2
)。タイマー30は、試験のために専用に用意するもの
ではなく、アナログディジタル変換器と同様に通常使用
時はユーザに提供される目的で搭載する周辺回路である
。信号生成回路31は電圧調整回路であり、タイマー3
0で設定した周波数の小振幅電圧を発生させる。すなわ
ち、第一実施例では演算増幅器11の入力信号は集積回
路の外部から与える方式であったが、本第二実施例は信
号発生も演算増幅器と同一集積回路内部で生成させる方
式をとるものである。このようにして反転入力外部端子
12に与えられた信号は、演算増幅器11によって増幅
されて出力外部端子14に現れる (ステップS3)。 そして、これより以下の処理は第一実施例と同じである
Next, the timer 30 sets the frequency and the signal generating circuit 31 sets the amplitude to generate a signal. Then, the signal output from the signal generation circuit 31 is input to the inverting input terminal of the operational amplifier 11 inside the integrated circuit 40a through the switch 29 in the "on" state (step S2
). The timer 30 is not prepared exclusively for testing, but is a peripheral circuit that is provided to the user during normal use, similar to an analog-to-digital converter. The signal generation circuit 31 is a voltage adjustment circuit, and the timer 3
Generates a small amplitude voltage with a frequency set to 0. That is, in the first embodiment, the input signal to the operational amplifier 11 was given from outside the integrated circuit, but in the second embodiment, the signal is also generated within the same integrated circuit as the operational amplifier. be. The signal thus applied to the inverting input external terminal 12 is amplified by the operational amplifier 11 and appears at the output external terminal 14 (step S3). The subsequent processing is the same as in the first embodiment.

【0029】本第二実施例は、第一実施例と比較して、
信号生成回路とその接続のための手段が増えるが、集積
回路の外部に接続する部品の数を減らすことができる。 また、ディジタルテスターから供給する信号の周波数を
設定するためのプログラムをなくすことができる利点が
ある。
[0029] Compared to the first embodiment, the second embodiment has the following points:
Although the number of signal generation circuits and means for their connections increases, the number of components connected external to the integrated circuit can be reduced. Further, there is an advantage that a program for setting the frequency of the signal supplied from the digital tester can be eliminated.

【0030】[0030]

【発明の効果】以上説明したように、本発明は、同一チ
ップ上のアナログディジタル変換器を用いて行うので、
アナログ動作の演算増幅器の周波数特性試験を、ディジ
タルテスターのみを用いてあるいは内部で試験信号を発
生させてディジタルの試験のごとく実施できる。従って
、お金と時間をかけてディジタルテスターによるディジ
タル部の試験と、アナログテスターによる演算増幅器の
試験の2回に分けて実施していた試験を、ディジタルテ
スターによる1回の試験で済ませることができるように
なり、大きなコストダウンにつながる。もし、演算増幅
器のアナログテスターによる試験を簡略化して、ディジ
タルテスターによる試験のみを実施していたという場合
は、アナログ試験項目を追加でき、およそ同一の費用で
、より厳密な試験ができ、より高品質の集積回路を提供
することができる。
[Effects of the Invention] As explained above, since the present invention uses analog-to-digital converters on the same chip,
Frequency characteristic tests of analog-operated operational amplifiers can be performed like digital tests using only a digital tester or by generating test signals internally. Therefore, instead of spending money and time to test the digital part using a digital tester and testing the operational amplifier using an analog tester, it is now possible to do it in one test using a digital tester. , leading to significant cost reductions. If you are simplifying the test using an analog tester for operational amplifiers and are only testing using a digital tester, you can add analog test items, which will allow you to perform more rigorous testing at about the same cost and at a higher cost. We can provide quality integrated circuits.

【0031】従って、本発明によれば、新規に設備投資
によってアナログとディジタルの兼用テスターを導入す
る必要も無くなり、しかもそれを従来から集積回路に搭
載している周辺回路とダイオード等のわずかの部品の追
加によって実現でき、その効果は大である。
Therefore, according to the present invention, there is no need to newly introduce a dual-purpose analog and digital tester through investment in equipment, and moreover, it can be implemented using just a few components such as peripheral circuits and diodes that are conventionally mounted on integrated circuits. This can be achieved by adding , and the effect is great.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】  本発明の第一実施例の要部を示すブロック
構成図。
FIG. 1 is a block configuration diagram showing main parts of a first embodiment of the present invention.

【図2】  その試験時の処理フローを示すフローチャ
ート。
FIG. 2 is a flowchart showing the processing flow during the test.

【図3】  本発明の第二実施例の要部を示すブロック
構成図。
FIG. 3 is a block configuration diagram showing main parts of a second embodiment of the present invention.

【図4】  演算増幅器へ入力される試験信号の周波数
に対するアナログディジタル変換器の出力値の特性図。
FIG. 4 is a characteristic diagram of the output value of the analog-to-digital converter with respect to the frequency of the test signal input to the operational amplifier.

【符号の説明】[Explanation of symbols]

11    演算増幅器(OP) 12     (演算増幅器の)反転入力外部端子13
     (演算増幅器の)非反転入力外部端子14 
    (演算増幅器の)出力外部端子15、29  
  開閉器 16、22    抵抗 17    ダイオード 18    帰還抵抗 19  信号入力端子 20、23    容量 21    入力抵抗 24    切り替え器 25    アナログディジタル変換器(A/D)26
    外部出力端子 27    外部信号入力端子 28    基準電圧源 30    タイマー 31    信号生成回路 40、40a 集積回路 S1〜S9  ステップ
11 Operational amplifier (OP) 12 Inverting input external terminal (of operational amplifier) 13
Non-inverting input external terminal 14 (of operational amplifier)
Output external terminals 15, 29 (of operational amplifier)
Switch 16, 22 Resistor 17 Diode 18 Feedback resistor 19 Signal input terminal 20, 23 Capacitor 21 Input resistor 24 Switch 25 Analog-digital converter (A/D) 26
External output terminal 27 External signal input terminal 28 Reference voltage source 30 Timer 31 Signal generation circuits 40, 40a Integrated circuits S1 to S9 Steps

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】  演算増幅器と、アナログディジタル変
換器とを含む集積回路において、前記演算増幅器の反転
入力、非反転入力および出力をそれぞれ外部に取り出す
外部端子と、前記アナログディジタル変換器の出力を外
部に取り出す複数の外部出力端子と、前記アナログディ
ジタル変換器の外部信号入力端子と、一端が前記演算増
幅器の出力に接続され、通常使用時には「オフ」状態、
試験時には「オン」状態に設定される第一の開閉器と、
この第一の開閉器の他端に接続され、前記演算増幅器の
反転入力端子に電圧一定で周波数を可変させた試験信号
が入力されたときの出力信号を整流する整流回路と、こ
の整流回路の出力信号を平滑化する平滑化回路と、前記
アナログディジタル変換器の入力を通常時には前記外部
信号入力端子に、試験時には前記平滑回路の出力に切り
替える切り替え器とを含むことを特徴とする集積回路。
1. An integrated circuit including an operational amplifier and an analog-to-digital converter, comprising an external terminal for taking out an inverting input, a non-inverting input, and an output of the operational amplifier, respectively, and an external terminal for taking out the output of the analog-to-digital converter to the outside. a plurality of external output terminals to be taken out to the analog-to-digital converter, an external signal input terminal of the analog-to-digital converter, and one end connected to the output of the operational amplifier, which is in an "off" state during normal use;
a first switch that is set to an "on" state during testing;
A rectifier circuit is connected to the other end of the first switch and rectifies the output signal when a test signal with a constant voltage and variable frequency is input to the inverting input terminal of the operational amplifier; An integrated circuit comprising: a smoothing circuit that smoothes an output signal; and a switch that switches the input of the analog-to-digital converter to the external signal input terminal during normal times and to the output of the smoothing circuit during testing.
【請求項2】  請求項1に記載の集積回路において、
電圧が一定で周波数が可変の試験信号を発生する試験信
号発生回路と、一端が前記演算増幅器の反転入力に接続
され他端が前記試験信号発生回路の出力に接続され、通
常使用時には「オフ」状態に、試験時には「オン」状態
に設定される第二の開閉器とを含むことを特徴とする集
積回路。
2. The integrated circuit according to claim 1,
a test signal generation circuit that generates a test signal with a constant voltage and a variable frequency; one end connected to the inverting input of the operational amplifier and the other end connected to the output of the test signal generation circuit, which is "off" during normal use; and a second switch that is set to the "on" state during testing.
JP3106776A 1991-04-10 1991-04-10 Integrated circuit Expired - Fee Related JP2959174B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3106776A JP2959174B2 (en) 1991-04-10 1991-04-10 Integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3106776A JP2959174B2 (en) 1991-04-10 1991-04-10 Integrated circuit

Publications (2)

Publication Number Publication Date
JPH04312019A true JPH04312019A (en) 1992-11-04
JP2959174B2 JP2959174B2 (en) 1999-10-06

Family

ID=14442309

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3106776A Expired - Fee Related JP2959174B2 (en) 1991-04-10 1991-04-10 Integrated circuit

Country Status (1)

Country Link
JP (1) JP2959174B2 (en)

Also Published As

Publication number Publication date
JP2959174B2 (en) 1999-10-06

Similar Documents

Publication Publication Date Title
JPH04102080A (en) Semiconductor evaluation circuit
US5959463A (en) Semiconductor test apparatus for measuring power supply current of semiconductor device
JPH0212076A (en) A/d converter tester
JPS6188170A (en) Method and device for testing electronic device or circuit
JPH11174113A (en) Circuit for measuring current of ic tester based on impressed voltage
CN111220901B (en) Operational amplifier test system and method
US20010005143A1 (en) Configuration for measurement of internal voltages in an integrated semiconductor apparatus
US5059893A (en) Ac evaluation equipment for an ic tester
US7423444B2 (en) Digital test apparatus for testing analog semiconductor device(s)
JP2959174B2 (en) Integrated circuit
US5020010A (en) Method for preparing and evaluating measurement specificatons for an electronic circuit
US5020009A (en) Method and apparatus for preparing measurement specifications of electronic circuits
KR100219392B1 (en) Universal measuring apparatus
JPS6018780A (en) Inspection equipment
JPH0296672A (en) Inspection of integrated circuit
JPH07183346A (en) Semiconductor test equipment
JPH0399279A (en) Simple type automatic distortion factor meter
JPS6195258A (en) Apparatus for testing integrated circuit
JP2003207550A (en) Test method and apparatus for semiconductor integrated circuit
JPH01129174A (en) Integrated circuit testing apparatus
JPH1174789A (en) A/d converter measuring device
JPS62237367A (en) Measuring instrument for logic circuit with high impedance function element
JP2001153915A (en) Ic tester, and testing method for ic
JPH10104323A (en) Ic testing device and pattern measurement method in ic testing device
JPH04190175A (en) IC test equipment

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees