JPH04312019A - 集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、集積回路に利用され、
特に、マイクロコンピュータの中央処理装置（以下、Ｃ
ＰＵという。）とアナログディジタル変換器と演算増幅
器とを同一チップ上に搭載した集積回路における演算増
幅器の試験を簡単にできるようにした集積回路に関する
。

【０００２】

【従来の技術】従来からマイクロコンピュータの試験を
する場合、その内部の順序回路の機能を的確、かつ迅速
に評価、試験するための信号を発生させるパタンジェネ
レータやロジックアナライザ等を内蔵したディジタル集
積回路用の試験装置（以下、ディジタルテスターという
。）を用いている。

【０００３】また、演算増幅器等、アナログ回路のみで
構成された集積回路を試験する場合、同様にその周波数
特性や利得を的確、かつ迅速に評価、試験するためのア
ナログディジタル変換器や周波数測定回路等を内蔵した
アナログ集積回路用の試験装置（以下、アナログテスタ
ーという。また、ディジタルテスターとアナログテスタ
ーとを総称して単にテスターという。）を用いている。

【０００４】しかし近年になって、アナログ回路とディ
ジタル回路の混在した集積回路の登場によってその試験
の方法が問題になり始めた。その行う試験が技術的評価
のための試験であれば、結果として要求するデータの採
集さえできれば、多少時間がかかろうとも、その特性を
評価したい周辺回路ごとに測定が効率よくできるテスタ
ーを複数のテスターの中から選択的に用いることでその
目的を達成することが可能である。

【０００５】

【発明が解決しようとする課題】しかし、大量生産の生
産工程における良品、不良品の判定のための試験である
場合、このようなテスターを選択的に使用して評価する
等という方法では試験時間、製造コストの面で採算性が
非常に悪化する欠点がある。

【０００６】従来、テスターは一般にディジタル集積回
路、またはアナログ集積回路のいずれかの試験を効率よ
く行う仕様で設計されており、このようなディジタル部
とアナログ部の両方を内蔵する集積回路の登場に対応で
きない。たとえ、テスターの製造会社が迅速にディジタ
ル部とアナログ部の両方の試験を効率よく行うテスター
を提供したとしても、集積回路の製造会社が簡単に設備
投資を行い、高価なテスターを大量生産のために何台も
入手するというわけにもいかないのが現実である。

【０００７】本発明の目的は、前記の欠点を除去するこ
とにより、演算増幅器を含む集積回路の演算増幅器の試
験をアナログテスターを用いることなくディジタルテス
ターのみで簡単に試験ができるようにした、集積回路を
提供することにある。

【０００８】

【課題を解決するための手段】本発明の集積回路は、演
算増幅器と、アナログディジタル変換器とを含む集積回
路において、前記演算増幅器の反転入力、非反転入力お
よび出力をそれぞれ外部に取り出す外部端子と、前記ア
ナログディジタル変換器の出力を外部に取り出す複数の
外部出力端子と、前記アナログディジタル変換器の外部
信号入力端子と、一端が前記演算増幅器の出力に接続さ
れ、通常使用時には「オフ」状態、試験時には「オン」
状態に設定される第一の開閉器と、この第一の開閉器の
他端に接続され、前記演算増幅器の反転入力端子に電圧
一定で周波数を可変させた試験信号が入力されたときの
出力信号を整流する整流回路と、この整流回路の出力信
号を平滑化する平滑化回路と、前記アナログディジタル
変換器の入力を通常時には前記外部信号入力端子に、試
験時には前記平滑回路の出力に切り替える切り替え器と
を含むことを特徴とする。

【０００９】また、本発明の集積回路は、さらに電圧が
一定で周波数が可変の試験信号を発生する試験信号発生
回路と、一端が前記演算増幅器の反転入力に接続され他
端が前記試験信号発生回路の出力に接続され、通常使用
時には「オフ」状態に、試験時には「オン」状態に設定
される第二の開閉器とを含むことを特徴とする。

【００１０】

【作用】演算増幅器の試験時には、第一の開閉器および
切り替え器により、演算増幅器の出力を整流回路および
平滑回路を介してアナログディジタル変換器に入力され
るように設定する。そして、演算増幅器の反転入力に、
外部からまたは内部の試験信号発生回路からの、電圧は
一定で周波数が可変の交流の試験信号を入力する。演算
増幅器からは所定の増幅度で増幅された出力信号が出力
され、整流回路で整流され平滑回路で平滑化されたアナ
ログ信号がアナログディジタル変換器に入力され、ディ
ジタル変換が行われ外部出力端子に出力される。この場
合、演算増幅器の利得は試験信号の周波数が高くなるほ
ど低下するので、アナログディジタル変換器の出力も試
験信号の周波数に依存して低くなる所定の特性となる。

【００１１】従って、このアナログディジタル変換器の
出力特性を測定、例えば、周波数を固定にしてそのとき
の出力値を観測することで、簡単に演算増幅器の試験を
行うことが可能となる。

【００１２】

【実施例】以下、本発明の実施例について図面を参照し
て説明する。

【００１３】図１は、本発明の集積回路の第一実施例の
要部を示すブロック構成図である。

【００１４】図１において、演算増幅器（ＯＰ）１１に
は反転入力外部端子１２、非反転入力外部端子１３、お
よび出力外部端子１４が設けられ、かつ、出力は開閉器
１５の一端にも接続される。開閉器１５の他端は、抵抗
１６を通してダイオード１７のアノード側に接続され、
さらにダイオード１７のカソード側は、抵抗２２と容量
２３との並列回路の一端と、切り替え器２４のａ１側に
接続される。抵抗２２と容量２３との並列回路の他端は
演算増幅器１１の非反転入力に接続される。切り替え器
２４のｂ側はアナログディジタル変換器（Ａ／Ｄ）２５
に接続され、アナログディジタル変換器２５の出力はＣ
ＰＵ　（中央処理装置）　のソフトウェア制御によって
、あるいは試験モードで強制的に外部出力端子２６に接
続される。切り替え器２４が必要である理由は、演算増
幅器１１がユーザに提供されている通常時は、アナログ
ディジタル変換器２５も同様にユーザに提供されている
ことを想定しているためであり、ユーザ使用時と試験時
のいずれかによって入力信号を切り替えるためである。 従って、切り替え器２４のａ２側にはユーザ使用時に変
換する信号源、一般にはアナログ入力のための信号入力
端子２７が接続される。非反転入力外部端子１３には外
部から基準電圧源２８により基準電圧が与えられる。

【００１５】本発明の特徴は、演算増幅器１１とアナロ
グディジタル変換器２５とを含む集積回路４０において
、演算増幅器１１の反転入力外部端子１２、非反転入力
外部端子１３および出力外部端子１４と、アナログディ
ジタル変換器２５の出力を外部に取り出す複数の外部出
力端子２６と、アナログディジタル変換器２５の外部信
号入力端子２７と、一端が演算増幅器１１の出力に接続
され、通常使用時には「オフ」状態、試験時には「オン
」状態に設定される第一の開閉器１５と、この第一の開
閉器１５の他端に接続され、演算増幅器１１の反転入力
端子に電圧一定で周波数を可変させた試験信号が入力さ
れたときの出力信号を整流する整流回路としての抵抗１
６およびダイオード１７と、この整流回路の出力信号を
平滑化する平滑化回路としての抵抗２２および容量２３
と、アナログディジタル変換器２５の入力を通常時には
外部信号入力端子２７に、試験時には前記平滑回路の出
力に切り替える切り替え器２４とを含むことにある。

【００１６】次に、図２に示すフローチャートを参照し
て本第一実施例の試験方法について説明する。演算増幅
器１１は、通常使用時は開閉器１５が「オフ」状態とな
って、抵抗１６等の試験のための回路から切り放されて
いる。従って、反転入力外部端子１２と非反転入力外部
端子１３と出力外部端子１４の３端子ともユーザに提供
されている。もっとも、試験のための回路を切り放さな
くてもユーザからみた演算増幅器の特性が低下しない構
造である場合はこの限りでない。

【００１７】演算増幅器１１の試験を行う場合は、まず
何らかの手段により集積回路４０を試験モードに設定し
、開閉器１５を「オン」状態、切り替え器２４をａ１側
にする。 この状態で、演算増幅器１１の反転入力外部端子１２と
外部出力端子１４間に帰還抵抗１８を、また同反転入力
外部端子１２と信号入力端子１９間に容量２０と入力抵
抗２１とを直列にそれぞれ接続する。これらは集積回路
４０の外部に構成する。ここまでが、図２のフローチャ
ートにおける初期設定である　（ステップＳ１）。

【００１８】次に、外部信号入力端子１９より電圧が一
定の振幅のまま、周波数を可変させた交流信号を与える
　（ステップＳ２）。すると、その周波数が比較的低い
場合は演算増幅器１１の出力外部端子１４には、信号入
力端子１９に与えた電圧に帰還抵抗１８の抵抗値を入力
抵抗２１の抵抗値で割った値を掛けた大きさの電圧に増
幅される　（ステップＳ３）。電圧が一定の振幅のまま
、周波数を可変させた交流信号を与える具体的手段は後
述する。

【００１９】ここで得られる電圧は信号入力端子１９に
与える信号と同様の交流の電圧であり、交流電圧計やオ
シロスコープ等を用いなければその振幅値を測定するこ
とができない。そこで、この電圧を「オン」状態の開閉
器１５を通して接続される抵抗１６とダイオード１７と
で構成する整流回路により整流し　（ステップＳ４）、
さらに抵抗２２と容量２３とで構成する平滑回路で直流
電圧に変換する　（ステップＳ５）。そして、変換され
た直流電圧をａ１側に設定されている切り替え器２４を
通して接続されたアナログディジタル変換器２５によっ
て逐次ディジタル値に変換し　（ステップＳ６）、外部
出力端子２６へ出力する　（ステップＳ７）。出力され
たアナログディジタル変換値が採集できたら信号入力端
子１９へ与える信号の周波数を変更して再びステップＳ
２からの処理を行う（ステップＳ８、Ｓ９）。

【００２０】さて一連の動作は以上のようになるが、次
に信号入力端子１９に電圧が一定の振幅のまま、周波数
を可変させた交流信号を与える具体的手段と、アナログ
ディジタル変換器２５の出力として得られるディジタル
値のデータ処理について述べる。

【００２１】ディジタルテスターがもつクロックジェネ
レータは一般に矩形波ではあるが、その発生するクロッ
クの振幅と周波数は比較的容易に高精度にプログラム設
定することができる。従って、振幅を固定として周波数
を可変させたクロックを与えるようにプログラムするこ
とも容易なことである。信号入力端子１９に、そのプロ
グラムによって発生させた信号を与えると、演算増幅器
１１の出力外部端子１４には、その周波数が低い場合は
先に述べたように、信号入力端子１９に与えた電圧に、
帰還抵抗１８の抵抗値を入力抵抗２１の抵抗値で割った
値を掛けた大きさの電圧となって現れる。しかし周波数
を可変していくと、図４に示すような特性となり、周波
数が高くなるほど演算増幅器１１の利得が低下し、出力
外部端子１４に現れる電圧が小さくなる。すると、アナ
ログディジタル変換器２５の変換結果も当然小さい値と
なる。すなわち、信号入力端子１９に与える信号に対す
るアナログディジタル変換器２５の出力を監視すること
で、アナログ動作の演算増幅器の周波数特性をディジタ
ル処理だけによって測定することができる。

【００２２】この方法で、信号入力端子１９に与える試
験信号の周波数を徐々に変化させながら、各周波数にお
けるアナログディジタル変換器２５の出力をデータ採集
し、図４のような特性図を作成する。図４において、横
軸は試験信号の周波数、縦軸は周波数が低い場合のアナ
ログディジタル変換器２５の変換値を　１００％とした
利得の割合を示す。そして、これを複数のサンプルに対
し実行することにより、ばらつき等の統計的特性を得る
。また、量産工程における選別時は、先の評価によって
得られた特性が要求特性に対して下限であるところの良
品の特性に注目し、そのサンプルの特定の周波数におけ
るアナログディジタル変換値を選別規格に設定する。そ
して、製品ごとにその特定の周波数の信号を与え、規格
の値以上の値のアナログディジタル変換値が得られれば
、特性下限の良品以上の利得があるということであり良
品以下であれば利得が不十分ということであり不良品と
判定する。

【００２３】図３は、本発明の集積回路の第二実施例の
要部を示すブロック構成図である。

【００２４】本第二実施例は、図１の第一実施例におい
て、演算増幅器１１の反転入力は開閉器２９の一端に接
続され、開閉器２９の他端は、タイマー３０で発生する
クロック信号を入力として小振幅電圧の信号を生成する
信号生成回路３１の出力に接続されるようにし、信号入
力端子１９、容量２０および入力抵抗２１を省いたもの
である。

【００２５】本発明の特徴は、図３において、集積回路
４０ａ　は、図１の第一実施例に加えて、電圧が一定で
周波数が可変の試験信号を発生する試験信号発生回路と
してのタイマー３０および信号生成回路３１と、一端が
前記演算増幅器１１の反転入力に接続され他端が試験信
号生成回路３１の出力に接続され、通常使用時には「オ
フ」状態に、試験時には「オン」状態に設定される第二
の開閉器２９とを含むことにある。

【００２６】本第二実施例も試験時の処理フローは第一
実施例と同様であり、図２のフローチャートを用いて説
明する。

【００２７】始めに、第一実施例と同様に初期設定を行
う　（ステップＳ１）。すなわち、演算増幅器１１の試
験を行う場合は、まず何らかの手段により集積回路４０
ａ　を試験モードに設定し、開閉器１５および２９を「
オン」状態、切り替え器２４をａ１側にする。この状態
で、演算増幅器１１の反転入力外部端子１２と出力外部
端子１４の間に帰還抵抗１８を集積回路４０ａ　の外部
に接続し、非反転入力外部端子１３には基準電圧源２８
を接続する。

【００２８】次に、タイマー３０で周波数を、信号生成
回路３１で振幅をそれぞれ設定して信号を発生させる。 そして、信号生成回路３１の出力する信号を「オン」状
態の開閉器２９を通して集積回路４０ａ　の内部で演算
増幅器１１の反転入力端子に入力する　（ステップＳ２
）。タイマー３０は、試験のために専用に用意するもの
ではなく、アナログディジタル変換器と同様に通常使用
時はユーザに提供される目的で搭載する周辺回路である
。信号生成回路３１は電圧調整回路であり、タイマー３
０で設定した周波数の小振幅電圧を発生させる。すなわ
ち、第一実施例では演算増幅器１１の入力信号は集積回
路の外部から与える方式であったが、本第二実施例は信
号発生も演算増幅器と同一集積回路内部で生成させる方
式をとるものである。このようにして反転入力外部端子
１２に与えられた信号は、演算増幅器１１によって増幅
されて出力外部端子１４に現れる　（ステップＳ３）。 そして、これより以下の処理は第一実施例と同じである
。

【００２９】本第二実施例は、第一実施例と比較して、
信号生成回路とその接続のための手段が増えるが、集積
回路の外部に接続する部品の数を減らすことができる。 また、ディジタルテスターから供給する信号の周波数を
設定するためのプログラムをなくすことができる利点が
ある。

【００３０】

【発明の効果】以上説明したように、本発明は、同一チ
ップ上のアナログディジタル変換器を用いて行うので、
アナログ動作の演算増幅器の周波数特性試験を、ディジ
タルテスターのみを用いてあるいは内部で試験信号を発
生させてディジタルの試験のごとく実施できる。従って
、お金と時間をかけてディジタルテスターによるディジ
タル部の試験と、アナログテスターによる演算増幅器の
試験の２回に分けて実施していた試験を、ディジタルテ
スターによる１回の試験で済ませることができるように
なり、大きなコストダウンにつながる。もし、演算増幅
器のアナログテスターによる試験を簡略化して、ディジ
タルテスターによる試験のみを実施していたという場合
は、アナログ試験項目を追加でき、およそ同一の費用で
、より厳密な試験ができ、より高品質の集積回路を提供
することができる。

【００３１】従って、本発明によれば、新規に設備投資
によってアナログとディジタルの兼用テスターを導入す
る必要も無くなり、しかもそれを従来から集積回路に搭
載している周辺回路とダイオード等のわずかの部品の追
加によって実現でき、その効果は大である。

【図面の簡単な説明】

【図１】　　本発明の第一実施例の要部を示すブロック
構成図。

【図２】　　その試験時の処理フローを示すフローチャ
ート。

【図３】　　本発明の第二実施例の要部を示すブロック
構成図。

【図４】　　演算増幅器へ入力される試験信号の周波数
に対するアナログディジタル変換器の出力値の特性図。

【符号の説明】

１１　　　　演算増幅器（ＯＰ） １２　　　　　（演算増幅器の）反転入力外部端子１３
　　　　　（演算増幅器の）非反転入力外部端子１４　
　　　　（演算増幅器の）出力外部端子１５、２９　　
　　開閉器 １６、２２　　　　抵抗 １７　　　　ダイオード １８　　　　帰還抵抗 １９　　信号入力端子 ２０、２３　　　　容量 ２１　　　　入力抵抗 ２４　　　　切り替え器 ２５　　　　アナログディジタル変換器（Ａ／Ｄ）２６
　　　　外部出力端子 ２７　　　　外部信号入力端子 ２８　　　　基準電圧源 ３０　　　　タイマー ３１　　　　信号生成回路 ４０、４０ａ　集積回路 Ｓ１〜Ｓ９　　ステップ

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　演算増幅器と、アナログディジタル変
   換器とを含む集積回路において、前記演算増幅器の反転
   入力、非反転入力および出力をそれぞれ外部に取り出す
   外部端子と、前記アナログディジタル変換器の出力を外
   部に取り出す複数の外部出力端子と、前記アナログディ
   ジタル変換器の外部信号入力端子と、一端が前記演算増
   幅器の出力に接続され、通常使用時には「オフ」状態、
   試験時には「オン」状態に設定される第一の開閉器と、
   この第一の開閉器の他端に接続され、前記演算増幅器の
   反転入力端子に電圧一定で周波数を可変させた試験信号
   が入力されたときの出力信号を整流する整流回路と、こ
   の整流回路の出力信号を平滑化する平滑化回路と、前記
   アナログディジタル変換器の入力を通常時には前記外部
   信号入力端子に、試験時には前記平滑回路の出力に切り
   替える切り替え器とを含むことを特徴とする集積回路。
2. 【請求項２】　　請求項１に記載の集積回路において、
   電圧が一定で周波数が可変の試験信号を発生する試験信
   号発生回路と、一端が前記演算増幅器の反転入力に接続
   され他端が前記試験信号発生回路の出力に接続され、通
   常使用時には「オフ」状態に、試験時には「オン」状態
   に設定される第二の開閉器とを含むことを特徴とする集
   積回路。