JPH09223894A - 伝送線路およびパッケージ - Google Patents

Abstract

(57)【要約】 【課題】 隣接する伝送線路相互間のクロストークを軽
減し、且つその伝送線路間のピッチも小さくする。 【解決手段】 凹形溝１ａ、１ｂが対向するよう配置し
た導電性ブロック１Ａ、１Ｂと、両導電性ブロック１
Ａ、１Ｂの間に挟まれた絶縁性基板２と、導電性ブロッ
ク１Ａの溝１ａ内に位置するよう絶縁性基板２の片面に
形成された信号線導体３と、両導電性ブロック１Ａ、１
Ｂに接するよう絶縁性基板２の両面に形成された接地導
体５Ａ、５Ｂと、前記絶縁性基板１Ａ、１Ｂの両面の接
地導体５Ａ、５Ｂを電気的に導通させるヴィアホール４
とを具備する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、光・電気通信、光
・電気情報処理等において使用される高周波ＩＣ（半導
体集積回路装置）の信号を伝達する高周波用の伝送線路
およびパッケージに関するものである。

【０００２】

【従来の技術】従来から、この種の高周波用の伝送線路
として、図７の（ａ）に示すマイクロストリップ線路３
０、図７の（ｂ）に示すコプレーナ線路４０、あるいは
図７の（ｃ）に示すグランドコプレーナ線路５０などが
主に用いられている。

【０００３】マイクロストリップ線路３０の場合には、
特性インピーダンスＺｏが誘電体基板３１の厚さＨと信
号線導体３２の幅Ｗおよび誘電体基板３１の比誘電率Ｅ
ｒによって一義的に決まる。３３は裏面に形成された接
地導体である。したがって、特性インピーダンスＺｏを
一定に保ったまま、信号線導体３２の幅Ｗを変更するた
めには、誘電体基板３１の厚さＨあるいは比誘電率Ｅｒ
を適当に変更する必要があるが、部分的にこれらを変更
することは困難である。

【０００４】一方、コプレーナ線路４０の場合には、誘
電体基板４１の厚さＨが一定であっても、信号線導体４
２の幅Ｗと、その信号線導体４２とその両側の接地導体
４３との間隙Ｓの値を調整することによって、特性イン
ピーダンスＺｏを一定に保ったまま、その信号線導体４
２の幅Ｗを変更することができる。グランドコプレーナ
線路５０の場合も上記コプレーナ線路４０と同じ考え方
により、特性インピーダンＺｏを一定に保つことができ
ることから、これら２つの線路はＭＭＩＣ（Monolithic
-Microwave-Integrated-Circuit ）の配線パターンなど
に広く用いられている。５１は誘電体基板、５２は信号
線導体、５３Ａ、５３Ｂは接地導体である。

【０００５】図８は上記した伝送線路を用いた高周波半
導体素子実装用のＩＣパッケージを示す従来例の模式
図、図９はそのＩＣパッケージを搭載したモジュールの
模式図である。

【０００６】図８において、１１は半導体素子（ＩＣ）
であって、その電極パッド１１ａとコプレーナ線路１２
に形成されたパッケージ内部電極パターン１２ａは、ワ
イヤ１３で接続され、パッケージ外部ではキャビティ１
４を囲むバッケージフレーム１５のフィードスルー部１
５ａおよびパッケージ外部電極パターン１２ｂを介して
高周波用リード１６に接続されている。制御用直流バイ
アスも、高周波用信号線と同様に、素子電極パッド１１
ｂ、ワイヤ１７、キャビティ内部電極パターン１２ｃ、
キャビティ外部電極パターン１２ｄを介して、バイアス
供給用リード１８に接続されている。１９は金属板、２
０はキャビティ１４を閉じるキャップであって、以上に
よりＩＣパッケージ２１が構成される。

【０００７】図９において、ＩＣパッケージ２１内で処
理される高周波信号は、高周波信号用リード１６を通
り、マイクロストリップ線路あるいはコプレーナ線路で
形成される接続基板２２を介して、同軸コネタク２３
Ａ、２４Ｂへと伝わる。また制御用直流バイアスは、バ
イアス供給用リード１８からワイヤ２４等によりバイア
ス供給用外部端子２５に接続される。２６はキャビティ
２７を形成する金属ブロックである。以上によりモジュ
ール２８が構成される。なお、前記した図８はこの図９
のＡ部分の拡大図である。

【０００８】

【発明が解決しようとする課題】以上のように、ＩＣパ
ッケージ２１にはキャビティ１４が、モジュール２８に
はキャビティ２７が各々形成され、これらのキャビティ
１４、２７は素子１１等を外部環境から保護する上で必
要であるが、キャビティ寸法によって定まる共振現象に
より電気特性の劣化を招く。この共振は、キャビティ寸
法が大きいほど低い周波数から発生するために、周波数
が高くなるにつれて、キャビティ寸法を小さくしなけれ
ばならなかったが、外部との接続のための空洞部分がど
うしても必要となり、その小形化には限界があり、高周
波化が制限されていた。

【０００９】特に、ＩＣパッケージ２１のキャビティ１
４については、その寸法が、同軸端子や同軸コネクタ等
の大きさから制限を受けるため、上記高周波化の制限ば
かりでなく、取り付け可能な端子数にも物理的な制限が
生じる。したがって、高速デジタルＬＳＩにおけるシリ
アルパラレル変換回路（マルチプレクサやデマルチプレ
クサ等）のように、多端子化が要求されるものに対して
は、従来のパッケージではその適用が困難であった。

【００１０】また、ＩＣパッケージ２１の信号線の幅は
通常では５０μｍ〜１００μｍ程度であるのに対し、通
常の高周波で用いられる同軸コネクタの中心導体の直径
は３００μｍ程度である。そこで、ＩＣパッケージ２１
と同軸コネクタ２３Ａ、２３Ｂを接続する接続基板２２
として、マイクロストリップ線路を用いた場合には、前
述したように同一基板厚で漸近的に信号線幅を変更する
ことができないため、ＩＣパッケージ２１の信号線の幅
あるいは同軸コネクタ２３Ａ、２３Ｂの中心導体直径の
どちらか一方のサイズに、そのマイクロストリップ線路
の信号線導体の幅を合わせなくてはならない。

【００１１】しかし、マイロクストリップ線路の信号線
導体の幅をＩＣパッケージ２１の信号線の幅に合わせた
場合には、同軸コネクタ２３Ａ、２３Ｂとの接続部にお
いて中心導体に合わせることになるため、その信号線導
体の幅をそこで約２倍程度まで拡げる必要があり、この
部分でのインピーダンスのミスマッチが起こり、高周波
特性の劣化の大きな原因となる。逆に、その信号線導体
の幅を同軸コネクタ２３Ａ、２３Ｂの中心導体の直径に
合わせて大きくした場合には、ＩＣパッケージ２１の近
傍での信号線導体の隣接相互間のクロストークが増大す
るため、高周波特性の劣化は無視できないほど大きなも
のとなる。

【００１２】以上に対して、ＩＣパッケージ２１と同軸
コネクタ２３Ａ、２３Ｂを接続する接続基板２２とし
て、コプレーナ線路あるいはグランドコプレーナ線路を
用いた場合には、同一基板厚でも信号線幅を変更するこ
とが可能であり、上記のマイクロストリップ線路におけ
るような問題は回避できる。

【００１３】しかし、コプレーナ線路やグランドコプレ
ーナ線路を用いる場合、高周波帯では信号として不要な
表面波モードが励起され易いため、また、通常ではその
基板の裏面に金属ブロックが存在するため、信号線左右
の接地導体と金属ブロックとのグランドの共通化が大き
な問題となる。

【００１４】すなわち、基板表面の左右の接地導体間を
エアブリッジやワイヤ等で接続したり、基板にヴィアホ
ールを設けて、基板の裏面と表面の接地導体を接続する
などの対策が必要となるが、ワイヤやヴィアホールのピ
ッチ等により隣接する他のコプレーナ線路や、グランド
コプレーナ線路との距離を小さくすることが困難とな
る。

【００１５】したがって、これらの伝送線路を高周波帯
で用いる場合、平行して並んだ複数の伝送線路の相互間
の電磁界の漏れ等によるクロストークにより、配線密度
を高くすることが困難となる。また、マイクロストリッ
プ線路、コプレーナ線路、グランドコプレーナ線路とも
に、基板の誘電体損失の影響が高周波帯では無視できな
くなる。

【００１６】本発明は、以上のような点に鑑みてなされ
たもので、その第１の目的は、伝送線路間のクロストー
クを軽減し、異種寸法を有する２つの接続対象間を容易
に接続でき、さらに高密度配線ができるようにした伝送
線路を提供することである。第２の目的は、キャビティ
を半導体素子サイズまで小さくできるようにして高周波
化を可能にし、多端子化を可能にしたパッケージを提供
することである。

【００１７】

【課題を解決するための手段】第１の目的を達成するた
めの第１の発明の伝送線路は、片面に形成した凹形の溝
が相互に対向するよう配置した第１、第２の導電性ブロ
ックと、該両導電性ブロックの間に挟まれた絶縁性基板
と、前記第１の導電性ブロックの溝に対応する位置に前
記絶縁性基板の片面に形成された信号線導体と、前記両
導電性ブロックに電気的に接するよう前記絶縁性基板の
両面に形成され前記信号線導体とは分離した接地導体
と、前記絶縁性基板の両面の前記接地導体を電気的に相
互に導通させる手段とを具備するよう構成した。

【００１８】第１の目的を達成するための第２の発明の
伝送線路は、前記導電性ブロックが、導電性粒子が付加
され全体に導電性を付与された樹脂から構成されるよう
にした。

【００１９】第１の目的を達成するための第３の発明の
伝送線路は、前記導電性ブロックが、表面がメタライズ
加工により導電性を付与されたた絶縁性樹脂から構成さ
れるようにした。

【００２０】第２の目的を達成するための第４の発明の
パッケージは、第１の乃至第３の発明の第１の導電性ブ
ロックに半導体素子を位置させるための開口又は凹部を
形成するとともに、前記開口又は凹部に対応する第１の
発明の絶縁性基板の部分に前記半導体素子の電極を接続
するための電極パッドを設け、該電極パッドを第１の発
明の信号線導体又は前記接地導体に接続して構成した。

【００２１】

【発明の実施の形態】

［第１の実施の形態］図１は本発明の第１の実施の形態
の伝送線路の構造を示す断面図である。図１において、
１Ａ、１Ｂは導電性の金属ブロック、２は絶縁性基板、
３は信号線導体、４はヴィアホール、５Ａ、５Ｂは接地
導体である。このように、絶縁性基板２の上面には信号
線導体３と接地導体５Ａが、また下面には接地導体５Ｂ
が形成されており、上下面の接地導体５Ａ、５Ｂの相互
間がヴィアホール４により電気的に接続されている。上
下の金属ブロック１Ａ、１Ｂには、信号線導体３の付近
に所望の電気的特性を得られるような溝１ａ、１ｂが図
１の紙面に垂直な方向に形成されており、２つの金属ブ
ロック１Ａ、１Ｂは、ヴィアホール４を介して接続され
た接地導体５Ａ、５Ｂに電気的に接続されている。

【００２２】このように、表面に高周波信号用の信号線
導体３と接地導体５Ａが形成され、裏面に接地導体５Ｂ
が形成された絶縁性基板２を、その信号線導体３の近傍
に溝１ａ、１ｂが位置するように金属ブロック１Ａ、１
Ｂで挟持することにより、信号線導体３の部分が信号線
導体３を中心導体とする疑似同軸構造となる。絶縁性基
板２の厚みを金属ブロック１Ａ、１Ｂの溝１ａ、１ｂの
大きさに比べて薄くするほど、より同軸構造に近くな
る。したがって、隣接する信号線導体３の相互間で電磁
界が漏れない構造となるので、隣接線路間のクロストー
クを大幅に低減することができる。

【００２３】また、通常の同軸線路は内部に誘電体が充
填されており中心導体を一定サイズに保ったとき５０Ω
線路とする場合にその誘電体の実効比誘電率の平方根に
比例して同軸断面積のサイズが大きくなるが、本発明で
は誘電体を含まない中空構造の同軸線路となるため、誘
電体で満たされた同軸線路に比べて、実効誘電率が低く
なり、同軸断面サイズを小さくすることが可能となり、
信号線導体３の相互間のピッチ（間隔）を狭くすること
可能となる。よって、フォトリソグラフィー技術、マイ
クロマシン技術等により微細加工をすることによって、
同軸断面サイズを小さくし、配線の高密度化を図ること
ができる。

【００２４】さらに、絶縁性基板２の上面に形成された
信号線導体３の幅およびその信号線導体３の左右の接地
導体５Ａとの間隔を適宜設定することにより、特性イン
ピーダンスを所望の値に調整を行なうことも可能とな
り、所望の特性インピーダンスを実現できる。

【００２５】［第２の実施の形態］図２は本発明の第２
の実施の形態の伝送線路の構造を示す断面図である。図
１におけるものと同一のものには同一の符号を付した。
ここでは、上下の導電性ブロックを符号６Ａ、６Ｂで示
すように、絶縁性樹脂の表面をメタライズ加工して表面
に導電性を持たせた樹脂ブロックとしたものである。６
ａ、６ｂは凹形の溝である。なお、樹脂に導電性粒子を
付加して導電性を持たせた樹脂ブロックとすることもで
きる。

【００２６】このように、金属ブロックではなく、樹脂
ブロックを用いることにより、軽量化を図ることができ
る。また、金属ブロックでは溝を形成するために切削加
工が不可欠であり、信号線数が多くなると加工コストが
大幅に増大するのに対して、樹脂ブロックを用いる場合
には、一体成形加工が可能であり、信号線数が多くなっ
ても、一度、鋳型を作成すれば、量産化が容易で加工コ
ストが増大することはない。

【００２７】［第３の実施の形態］図３は図１に示した
構造を発展させてＩＣパッケージを構成した第３の実施
の形態を示す斜視図、図４は絶縁基板およびその表面の
配線パターンを厚さ方向に拡大して示したもの、図５は
図３の中心部分を切断した断面図である。図３〜図５に
おいて、７はバイアス供給用配線、８は半導体素子、９
は半導体素子８の搭載用ステージ、１０は気密封止用キ
ャップである。

【００２８】ここでは、下側の金属ブロック１Ｂの中央
部にステージ９用の上向きの凹部１ｃ（下面と周囲が閉
じられている）が形成され、上側の金属ブロック１Ａの
中央部には半導体素子８が位置するための上下方向が開
通した通孔１ｄが形成される。そして、下側の金属ブロ
ック１Ｂの凹部１ｃの上面に位置する絶縁性基板２の中
央部に開口部２ａが形成され、その開口部２ａの周縁の
上面に形成した電極パッド（信号線導体３や接地導体５
Ａに連続的に接続される）に半導体素子８がフェースダ
ウンの形でバンプ６１により接続される。なお、ステー
ジ９必ずしも必要なく、よって下側の金属ブロック１Ｂ
の凹部１ｃも必ずしも必要ない。また、絶縁性基板２の
開口部２ａも必ずしも必要ではない。

【００２９】この第３の実施の形態では、図４に示した
ように、絶縁性基板２の両面の接地導体５Ａ、５Ｂは、
ヴィアホール４により接続され、かつ上下の金属ブロッ
ク１Ａ、１Ｂがこれらの接地導体５Ａ、５Ｂと接するこ
とから、信号線導体３がシールドされた前述したような
疑似同軸構造となるため、クロストークの低減化、高密
度配線化が可能となり、多端子化を図ることができる。
また、半導体素子８が位置するキャビティ内に不要な空
洞部分が少なくなることから、パッケージのキャビティ
（ステージ９、凹部１ｃ、通孔１ｄ等）を半導体素子８
のサイズと同程度にまで小形化でき、従来パッケージに
比べて共振周波数を高くできるので適用周波数を高い領
域に設定することができる。

【００３０】図６は第３の実施の形態の改変例を示す断
面図である。この図６に示すように、半導体素子８の下
面を直接的に金属ブロック１Ｂの凹部１ｃに搭載してそ
の上面を絶縁性基板２の上面と同一レベルにし、絶縁性
基板２に対してワイヤ６２より接続することもできる。
この場合、上側の金属ブロック１Ａは中央に下向きの凹
部１ｅ（上面と周囲が閉じられている。）を形成しキャ
ップを省略できる。また、半導体素子８が下側の金属ブ
ロック１Ｂに直接載るので、放熱効果が良好となる。

【００３１】

【発明の効果】以上から第１の発明の伝送線路によれ
ば、信号線導体とその上下左右を囲む導電性ブロックや
接地導体により疑似同軸構造が構成される。このため、
従来から使用されているマイクロストリップ線路、コプ
レーナ線路、グランドコプレーナ線等に比べ、隣接する
信号線導体との間で電磁界が漏れない構造となるので、
クロストークが軽減される。また、この疑似同軸構造の
信号線導体の幅は特性インピーダンスを一定に保持しな
がら自由に設定できるので、異なる幅の信号線導体との
間や同軸コタネク等の比較的大きな中心導体との間の接
続も容易となる。さらに、同軸内は誘電体を充填せず中
空となるので同軸面積のサイズを小さくでき、配線の高
密度化も可能となる。

【００３２】第２、第３の発明の伝送線路によれば、導
電性ブロックを樹脂により一体成形できるので、軽量化
・量産化・低コスト化が実現できる。

【００３３】第４の発明のパッケージによれば、半導体
素子を搭載すべきステージ（キャビティ）をその半導体
素子のサイズと同程度の大きさにまで小さくできるの
で、共振周波数を高くすることができて適用周波数を高
い領域に設定できる。また、クロストークが少なく高密
度配線も可能となり、多端子化が実現できる。

【図面の簡単な説明】

【図１】 本発明の第１の実施の形態の伝送線路の断面
図である。

【図２】 本発明の第２の実施の形態の伝送線路の断面
図である。

【図３】 本発明の第３の実施の形態のパッケージを示
す斜視図である。

【図４】 図３に示した絶縁性基板の斜視図である。

【図５】 図３に示したパッケージの断面図である。

【図６】 改変例のパッケージの断面図である。

【図７】 従来の伝送線路の構造を示す図で、（ａ）は
マイクロストリップ線路の断面図、（ｂ）はコプレーナ
線路の断面図、（ｃ）はグランドコプレーナ線路の断面
図である。

【図８】 従来のＩＣパッケージの斜視図である。

【図９】 図８のＩＣパッケージを搭載したモジュール
の斜視図である。

【符号の説明】

１Ａ、１Ｂ：金属ブロック（導電性ブロック）、１ａ、
１ｂ：凹形の溝、１ｃ：凹部、１ｄ：通孔、１ｅ：凹
部、２：絶縁性基板、２ａ：開口部、３：信号線導体、
４：ヴィアホール、５Ａ、５Ｂ：接地導体、６Ａ、６
Ｂ：表面メタル加工の樹脂ブロック（導電性ブロッ
ク）、７：バイアス供給用配線、８：ベアチップ半導体
素子、９：素子搭載ステージ、１０：キャップ、６１：
バンプ、６２：ワイヤ、１１：半導体素子、１１ａ、１
１ｂ：電極パッド、１２：マイクロストリップ線路又は
コプレーナ線路、１２ａ、１２ｃ：パッケージ内部電極
パターン、１２ｂ、１２ｄ：パッケージ外部電極パター
ン、１３：ワイヤ、１４：キャビティ、１５：金属ブロ
ック、１６：高周波用リード、１７：ワイヤ、１８：バ
イアス供給用リード、１９：金属板、２０：キャップ、
２１：ＩＣパッケージ、２２：接続基板、２３Ａ、２３
Ｂ：同軸コネクタ、２４：ワイヤ、２５：バイアス供給
用外部接続端子、２６：金属ブロック、２７：キャビテ
ィ、２８：モジュール。

Claims (4)

【特許請求の範囲】
1. 【請求項１】片面に形成した凹形の溝が相互に対向する
   よう配置した第１、第２の導電性ブロックと、該両導電
   性ブロックの間に挟まれた絶縁性基板と、前記第１の導
   電性ブロックの溝に対応する位置に前記絶縁性基板の片
   面に形成された信号線導体と、前記両導電性ブロックに
   電気的に接するよう前記絶縁性基板の両面に形成され前
   記信号線導体とは分離した接地導体と、前記絶縁性基板
   の両面の前記接地導体を電気的に相互に導通させる手段
   とを具備することを特徴とする伝送線路。
2. 【請求項２】前記導電性ブロックが、導電性粒子が付加
   され全体に導電性を付与された樹脂から構成されている
   ことを特徴とする請求項１に記載の伝送線路。
3. 【請求項３】前記導電性ブロックが、表面がメタライズ
   加工により導電性を付与されたた絶縁性樹脂から構成さ
   れていることを特徴とする請求項１に記載の伝送線路。
4. 【請求項４】前記請求項１乃至３の第１の導電性ブロッ
   クに半導体素子を位置させるための開口又は凹部を形成
   するとともに、前記開口又は凹部に対応する前記請求項
   １の絶縁性基板の部分に前記半導体素子の電極を接続す
   るための電極パッドを設け、該電極パッドを前記請求項
   １の信号線導体又は前記接地導体に接続したことを特徴
   とするパッケージ。