JPH043136B2 - - Google Patents
Info
- Publication number
- JPH043136B2 JPH043136B2 JP30329888A JP30329888A JPH043136B2 JP H043136 B2 JPH043136 B2 JP H043136B2 JP 30329888 A JP30329888 A JP 30329888A JP 30329888 A JP30329888 A JP 30329888A JP H043136 B2 JPH043136 B2 JP H043136B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- output
- output device
- load
- output control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 4
- 230000005856 abnormality Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Landscapes
- Control Of Voltage And Current In General (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、制御情報、測定情報その他の情報を
直流電流の大きさに変換して対線路に伝送する電
流出力装置の冗長化システムに関するものであ
る。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a redundancy system for a current output device that converts control information, measurement information, and other information into the magnitude of a direct current and transmits it to a pair of lines. It is.
第２図は、従来の冗長化電流出力システムを示
す構成図である。このシステムでは、２台の電流
出力装置EQ１，EQ２を備え、図外のプロセツサ
（冗長化電流出力システムはな含まれない）から
バスＢを介して与えられる情報に従つて、線路Ｌ
１，Ｌ１′あるいはＬ２，Ｌ２′に直流電流を送出
する。負荷LDの近傍には端子盤Ｔが配置され、
ここでは２系統の線路Ｌ１，Ｌ１′およびＬ２，
Ｌ２′を単に共通に結線して負荷LDと接続する。
FIG. 2 is a configuration diagram showing a conventional redundant current output system. This system is equipped with two current output devices EQ1 and EQ2, and according to information given via bus B from a processor (not included) (not including a redundant current output system), line L
1, L1' or L2, L2'. A terminal board T is placed near the load LD,
Here, two lines L1, L1' and L2,
L2' is simply wired in common and connected to the load LD.
電流出力装値EQ１には、バスＢから受信した
情報を一時蓄積するレジスタREGを備え、この
レジスタREGの内容はDO変換器を介して直流電
流電源Ｉを制御するように構成されている。この
直流電流電源Ｉの出力は、この出力電流に順方向
に挿入されたダイオードＤを介して線路Ｌ１に接
続される。 The current output device EQ1 is provided with a register REG that temporarily stores information received from the bus B, and the contents of this register REG are configured to control the DC power source I via a DO converter. The output of this DC power source I is connected to the line L1 via a diode D inserted in the forward direction of this output current.
線路Ｌ２は装置EQ１の内部で一方の共通電位
点TM１に接続される。直流電流電源Ｉの帰端は
抵抗Ｒを介して他方の共通電位点TM２に接続さ
れる。この抵抗Ｒに生じる電圧降下分はＡ／Ｄ変
換されて、比較回路CMPに与えられる。この比
較回路CMPの他の入力には、直流電流電源Ｉか
ら送出すべき電流値がレジスタREGから与えら
れていて、上記電圧降下分が異常であるときに
は、情報線Ｐ１に異常信号を送出するように構成
される。 The line L2 is connected to one common potential point TM1 inside the device EQ1. The return end of the DC power source I is connected via a resistor R to the other common potential point TM2. The voltage drop generated across this resistor R is A/D converted and applied to the comparator circuit CMP. The current value to be sent from the DC current power source I is given to the other input of this comparison circuit CMP from the register REG, and when the voltage drop mentioned above is abnormal, an abnormal signal is sent to the information line P1. It is composed of
電流出力装置EQ２も同様の構成であるが、こ
の第２図の状態では、装置EQ２は待機状態であ
つて、開閉回路Ｓは閉じている。このため、電源
Ｉの出力は開閉回路Ｓを流れて、線路Ｌ１′，Ｌ
２′には送出されない。しかし、抵抗Ｒには正常
の動作電流が流れ、これが常に監視されている。 The current output device EQ2 has a similar configuration, but in the state shown in FIG. 2, the device EQ2 is in a standby state and the switching circuit S is closed. Therefore, the output of the power supply I flows through the switching circuit S and the lines L1', L
2' is not sent. However, a normal operating current flows through the resistor R, and this is constantly monitored.
図外のプロセツサでは、情報線Ｐ１に上記異常
信号を受信すると、情報線Ｐ２に制御信号を送出
して、装置EQ１の制御回路CNTを制御して開閉
回路Ｓを閉じ、装置EQ２の制御回路CNTを制御
して開閉回路Ｓを開く。これにより装置EQ２か
ら負荷LDに出力電流が供給されることになり、
装置EQ１は待機側となる。 When the processor (not shown) receives the abnormality signal on the information line P1, it sends a control signal to the information line P2, controls the control circuit CNT of the device EQ1 to close the switching circuit S, and controls the control circuit CNT of the device EQ2. is controlled to open the switching circuit S. As a result, the output current will be supplied from the device EQ2 to the load LD,
The device EQ1 becomes the standby side.
上述した従来の冗長化電流出力システムにおい
ては、負荷電流の供給を担当する電流出力装置を
情報線Ｐ１，Ｐ２上の情報により図外のプロセツ
サが決めていた。従つて、冗長化電流出力システ
ムのみでは異常が発生した場合の電流出力装置の
切換えは不可能であり、また電流出力装置の切換
えに図外のプロセツサを介しているために切換え
の速度が遅いという問題があつた。
In the conventional redundant current output system described above, a processor (not shown) determines the current output device responsible for supplying the load current based on information on the information lines P1 and P2. Therefore, it is impossible to switch the current output device when an abnormality occurs with only a redundant current output system, and the switching speed is slow because the current output device is switched through a processor (not shown). There was a problem.
このような課題を解決するために本発明は、
各々の電流出力装置に、電流出力装置から線路に
供給される直流電流の方向が導通方向になるよう
に配置されたダイオードと、直流電流電源の出力
電流を検出する電流検出手段と、負荷への電流供
給を制御する出力制御信号を発生する出力制御ス
イツチと、出力制御信号により出力制御スイツチ
のオン・オフを制御するマイクロプロセツサとを
備え、一方の電流出力装置の出力制御スイツチが
オン状態の場合、他方の電流出力装値のマイクロ
プロセツサは、一方の電流出力装置の出力制御信
号で他方の電流出力装置の出力制御スイツチをオ
フとすることにより、一方の電流出力装置から負
荷へ電流を供給し、他方の電流出力装置からは電
流を供給しないようにしたものである。
In order to solve such problems, the present invention
Each current output device includes a diode arranged so that the direction of the DC current supplied from the current output device to the line is the conduction direction, a current detection means for detecting the output current of the DC current power source, and a current detection means for detecting the output current of the DC current power source. It is equipped with an output control switch that generates an output control signal that controls the current supply, and a microprocessor that controls the on/off of the output control switch using the output control signal. In this case, the microprocessor of the other current output device outputs current from one current output device to the load by turning off the output control switch of the other current output device using the output control signal of one current output device. The other current output device does not supply current.
本発明による冗長化電流出力システムにおいて
は、待機側装置は動作側装置の出力制御信号によ
りその負荷電流の供給を禁止される。
In the redundant current output system according to the present invention, the standby side device is prohibited from supplying its load current by the output control signal of the active side device.
第１図は、本発明による冗長化電流出力システ
ムの一実施例を示す構成図である。同図におい
て、１は電流出力装置としての動作側装置、２は
同じく電流出力装置としての待機側装置、３は図
外のプロセツサ（以下「上位プロセツサ」とい
う）と接続するためのＩ／Ｏバス、４は負荷、５
は負荷４と出力端子Ｔ１とを接続するための２対
の線路、１１，２１はＡ／Ｄ変換器、１２，２２
はＤ／Ａ変換器、１３，２３は直流電流電源、１
４，２４は下位プロセツサとしてのマイクロプロ
セツサ、１５，２５は出力制御スイツチ、１６，
２６はCPUバス、Ｔ１１〜Ｔ１３およびＴ２１
〜Ｔ２３は電圧Ｖ＋の直流電源が供給される電源
端子、Ｒ１１〜Ｒ１３およびＲ２１〜Ｒ２３は抵
抗、Ｄ１１，Ｄ２１な電流出力装置１，２から線
路５に供給される直流電流の方向が導通方向にな
るように配置されたダイオード、Ｄ１２，Ｄ２２
は負荷４に電流を供給していない電流出力装置の
直流電流電源の電流を検出するためのダイオー
ド、Ｄ１３，Ｄ１４，Ｄ２３，Ｄ２４は出力制御
信号を発生させるためのダイオードであり、Ａ／
Ｄ変換器１１と抵抗Ｒ１１およびＡ／Ｄ変換器２
１と抵抗Ｒ２１はそれぞれ電流検出手段を構成す
る。下位プロセツサ１４，２４は出力制御信号に
より出力制御スイツチ１５，２５をオン・オフす
る。
FIG. 1 is a block diagram showing an embodiment of a redundant current output system according to the present invention. In the figure, 1 is an active side device as a current output device, 2 is a standby side device also as a current output device, and 3 is an I/O bus for connecting to a processor not shown (hereinafter referred to as "upper processor"). , 4 is the load, 5
are two pairs of lines for connecting the load 4 and the output terminal T1, 11 and 21 are A/D converters, 12 and 22
is a D/A converter, 13 and 23 are DC current power supplies, 1
4, 24 are microprocessors as lower processors; 15, 25 are output control switches; 16,
26 is the CPU bus, T11 to T13 and T21
~T23 is a power supply terminal to which a DC power supply of voltage V+ is supplied; R11 to R13 and R21 to R23 are resistors; Diodes D12, D22 arranged so that
is a diode for detecting the current of the DC current power source of the current output device that is not supplying current to the load 4; D13, D14, D23, and D24 are diodes for generating output control signals;
D converter 11, resistor R11 and A/D converter 2
1 and resistor R21 respectively constitute current detection means. The lower processors 14 and 24 turn on and off output control switches 15 and 25 using output control signals.
次に動作について説明する。第１図は装置１が
動作側、装置２が待機側として動作している場合
を示し、この場合、内力制御スイツチ１５がオ
ン、出力制御スイツチ２５がオフとなつている。
したがつて、出力制御スイツチ１５から出力され
る出力制御信号のレベルはゼロ電位であり、これ
はマイクロプロセツサ２４に対する出力禁止指令
となる。また、出力制御スイツチ２５から出力さ
れる出力制御信号のレベルはＶ＋であり、これは
マイクロプロセツサ１４に対する出力指令とな
る。この状態は、動作側装置１が負荷４に対して
直流電流電源１３からの電流を供給すると共に、
装置１により装置２から負荷４への出力が阻止さ
れている状態である。 Next, the operation will be explained. FIG. 1 shows a case in which the device 1 is operating on the operating side and the device 2 is operating on the standby side. In this case, the internal force control switch 15 is on and the output control switch 25 is off.
Therefore, the level of the output control signal output from the output control switch 15 is zero potential, which serves as an output prohibition command to the microprocessor 24. Further, the level of the output control signal output from the output control switch 25 is V+, which serves as an output command to the microprocessor 14. In this state, the operating device 1 supplies current from the DC power source 13 to the load 4, and
This is a state in which the output from the device 2 to the load 4 is blocked by the device 1.
Ａ／Ｄ変換器１１は、抵抗Ｒ１１の電圧を検出
し、CPUバス１６を介してその検出値を下位プ
ロセツサ１４に伝える。これにより、下位プロセ
ツサ１４は負荷供給電流の異常の有無を知ること
ができる。Ａ／Ｄ変換器１１からのデータにより
異常と判断した場合、下位プロセツサ１４は出力
制御スイツチ１５をオフとする。出力制御スイツ
チ１５がオフとなると、その出力制御信号はＶ＋
レベルとなる。これは下位プロセツサ２４に対す
る出力指令となるので、下位プロセツサ２４は出
力制御スイツチ２４をオンとする。出力制御スイ
ツチ２４がオンとなると、下位プロセツサ１４に
対して出力を禁止する出力制御信号が与えられ
る。このようにして、待機側装置２だ動作側、動
作側装置１が待機側となる。 A/D converter 11 detects the voltage of resistor R11 and transmits the detected value to lower processor 14 via CPU bus 16. This allows the lower processor 14 to know whether there is an abnormality in the load supply current. If it is determined that there is an abnormality based on the data from the A/D converter 11, the lower processor 14 turns off the output control switch 15. When the output control switch 15 is turned off, its output control signal is V+
level. Since this becomes an output command to the lower processor 24, the lower processor 24 turns on the output control switch 24. When the output control switch 24 is turned on, an output control signal is given to the lower processor 14 to inhibit output. In this way, the standby side device 2 becomes the active side, and the active side device 1 becomes the standby side.
なお、電流出力装置１，２が動作側であろうと
待機側であろうと、常に抵抗Ｒ１１，Ｒ２１には
直流電流電源１３，２３の出力電流値を示す電圧
が発生している。このため、待機側の電流出力装
置においても直流電流電源の出力電流の異常の有
無を知ることができ、動作側から待機側に切り換
えたとき待機側が使用できないという不具合を防
止できる。 Note that regardless of whether the current output devices 1 and 2 are on the active side or on the standby side, a voltage indicating the output current value of the DC current power sources 13 and 23 is always generated in the resistors R11 and R21. Therefore, it is possible to know whether there is an abnormality in the output current of the DC power supply even in the current output device on the standby side, and it is possible to prevent the problem that the standby side cannot be used when switching from the active side to the standby side.
以上説明したように本発明は、各々の電流出力
装置に、電流出力装置から線路に供給される直流
電流の方向が導通方向になるような配置されたダ
イオードと、直流電流電源の出力電流を検出する
電流検出手段と、負荷への電流供給を制御する出
力制御信号を発生する出力制御スイツチと、出力
制御信号により出力制御スイツチのオン・オフを
制御するマイクロプロセツサとを備え、一方の電
流出力装置の出力制御スイツチがオン状態の場
合、他方の電流出力装値のマイクロプロセツサは
他方の電流出力装置の出力制御スイツチをオフ
し、一方の電流出力装置から負荷へ電流を供給
し、他方の電流出力装置からは電流を供給しない
ようにすることにより、負荷供給電流に異常が発
生した場合の電流出力装置の切換えを電流出力装
置自ら行なうことができるので、従来のように異
常が発生した場合の電流出力装置の切換えは冗長
化電流出力システムのみでは不可能であるという
不具合を解消できる効果がある。
As explained above, the present invention includes a diode arranged in each current output device so that the direction of the DC current supplied from the current output device to the line is the conduction direction, and a diode that detects the output current of the DC current power source. An output control switch that generates an output control signal that controls the current supply to the load, and a microprocessor that controls the on/off of the output control switch using the output control signal. When the output control switch of the device is on, the microprocessor of the other current output device turns off the output control switch of the other current output device, supplies current from one current output device to the load, and supplies current to the load from the other current output device. By not supplying current from the current output device, the current output device can switch the current output device itself in the event of an abnormality in the load supply current, making it possible to switch the current output device itself when an abnormality occurs, unlike conventional methods. This has the effect of solving the problem that it is impossible to switch the current output device using only the redundant current output system.
また、従来のように上位プロセツサを介して電
流出力装置の切換えを行なうのではなく、電流出
力装置自らが電流出力装置の切換えを行なうの
で、上記プロセツサを介するために切換え速度が
遅いという従来の不具合を解消できる効果があ
る。 In addition, the current output device itself switches the current output device, rather than switching the current output device via the host processor as in the past, so the switching speed is slow due to the above-mentioned processor. It has the effect of eliminating.
第１図は本発明による冗長化電流出力システム
の一実施例を示す構成図、第２図は従来の冗長化
電流出力システムを示す構成図である。
１……動作側装置、２……待機側装置、３……
Ｉ／Ｏバス、４……負荷、５……線路、１１，２
１……Ａ／Ｄ変換器、１２，２２……Ｄ／Ａ変換
器、１３，２３……直流電流電源、１４，２４…
…マイクロプロセツサ、１５，２５……出力制御
スイツチ、１６，２６……CPUバス、Ｔ１……
出力端子、Ｔ１１〜Ｔ１３，Ｔ２１〜Ｔ２３……
電源端子、Ｒ１１〜Ｒ１３，Ｒ２１〜Ｒ２３……
抵抗、Ｄ１１〜Ｄ１４，Ｄ２１〜Ｄ２４……ダイ
オード。
FIG. 1 is a block diagram showing an embodiment of a redundant current output system according to the present invention, and FIG. 2 is a block diagram showing a conventional redundant current output system. 1... Operating side device, 2... Standby side device, 3...
I/O bus, 4...Load, 5...Line, 11,2
1... A/D converter, 12, 22... D/A converter, 13, 23... DC current power supply, 14, 24...
...Microprocessor, 15,25...Output control switch, 16,26...CPU bus, T1...
Output terminals, T11-T13, T21-T23...
Power terminal, R11~R13, R21~R23...
Resistor, D11-D14, D21-D24...diode.
Claims (1)
電流電源を含む２台の電流出力装置と、この電流
出力装置毎に前記負荷まで配線された２対の線路
とを備え、前記２台の電流出力装置のうちの一方
から前記負荷に対して直流電流を供給し、他方の
電流出力装置を予備用として待機させるように構
成された冗長化電流出力システムにおいて、前記
電流出力装置から前記線路に供給される直流電流
の方向が導通方向になるように配置されたダイオ
ードと、前記直流電流電源の出力電流を検出する
電流検出手段と、負荷への電流供給を制御する出
力制御信号を発生する出力制御スイツチと、前記
出力制御信号により前記出力制御スイツチのオ
ン・オフを制御するマイクロプロセツサとを備
え、一方の電流出力装置の出力制御スイツチがオ
ン状態の場合、他方の電流出力装置のマイクロプ
ロセツサは、一方の電流出力装置の出力制御信号
で他方の電流出力装置の出力制御スイツチをオフ
とすることにより、一方の電流出力装置から負荷
へ電流を供給し、他方の電流出力装置からは電流
を供給しないようにすることを特徴とする冗長化
電流出力システム。1.Equipped with two current output devices including a direct current power source for supplying direct current to a load, and two pairs of lines wired to the load for each current output device, In a redundant current output system configured to supply direct current to the load from one of the output devices and keep the other current output device on standby as a standby, the current output device supplies direct current to the line. a diode arranged so that the direction of the DC current supplied is the conduction direction; current detection means for detecting the output current of the DC current power supply; and an output control for generating an output control signal for controlling the current supply to the load. switch, and a microprocessor that controls on/off of the output control switch using the output control signal, and when the output control switch of one current output device is in the on state, the microprocessor of the other current output device By turning off the output control switch of the other current output device with the output control signal of one current output device, current is supplied from one current output device to the load, and current is not output from the other current output device. A redundant current output system characterized by:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30329888A JPH02149136A (en) | 1988-11-30 | 1988-11-30 | Redundancy current output system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30329888A JPH02149136A (en) | 1988-11-30 | 1988-11-30 | Redundancy current output system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02149136A JPH02149136A (en) | 1990-06-07 |
| JPH043136B2 true JPH043136B2 (en) | 1992-01-22 |
Family
ID=17919272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30329888A Granted JPH02149136A (en) | 1988-11-30 | 1988-11-30 | Redundancy current output system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02149136A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2806138B2 (en) * | 1992-04-24 | 1998-09-30 | 富士通株式会社 | Switching control method in wireless system |
-
1988
- 1988-11-30 JP JP30329888A patent/JPH02149136A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02149136A (en) | 1990-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100321976B1 (en) | Fault tolerant voltage regulator module circuit for intel processors | |
| JPH0894695A (en) | Semiconductor power switch system | |
| EP1701168B1 (en) | Undervoltage warning method, undervoltage warning circuit and switching power supply | |
| JPH02149136A (en) | Redundancy current output system | |
| JPH0460245B2 (en) | ||
| ES2303651T3 (en) | PERIPHERAL UNIT FOR A REDUNDANT CONTROL SYSTEM. | |
| JP4205072B2 (en) | Power supply device | |
| JPS58114198A (en) | Redundant current output system | |
| JPH09325833A (en) | Control system | |
| JPH04289739A (en) | Uniterruptive power supply | |
| KR102898845B1 (en) | Apparatus and method for sensing current of inverter | |
| JPH05252673A (en) | Power supply | |
| JPH0566862A (en) | Method for power source turning-on | |
| JPH01290012A (en) | Power switching control method | |
| JP3288114B2 (en) | Microcomputer | |
| JPS63274325A (en) | Power monitor | |
| JPH0239311A (en) | Power supply control system | |
| JP2561320Y2 (en) | Gas leak alarm system | |
| JPS6349866A (en) | Bus switching control system | |
| KR0161133B1 (en) | Redundancy Control Circuit | |
| JPH0413683Y2 (en) | ||
| JP2779661B2 (en) | Load abnormality detection device | |
| JP3158413B2 (en) | Power supply for absolute encoder | |
| JPS6252602A (en) | Multiplex analog output controller | |
| JPS6122364Y2 (en) |