JPH04313802A - Analog signal recorder - Google Patents

Analog signal recorder

Info

Publication number
JPH04313802A
JPH04313802A JP10671591A JP10671591A JPH04313802A JP H04313802 A JPH04313802 A JP H04313802A JP 10671591 A JP10671591 A JP 10671591A JP 10671591 A JP10671591 A JP 10671591A JP H04313802 A JPH04313802 A JP H04313802A
Authority
JP
Japan
Prior art keywords
circuit
oscillation circuit
recording
erasing
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10671591A
Other languages
Japanese (ja)
Inventor
Mitsuhiro Okada
充弘 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10671591A priority Critical patent/JPH04313802A/en
Publication of JPH04313802A publication Critical patent/JPH04313802A/en
Pending legal-status Critical Current

Links

Landscapes

  • Television Signal Processing For Recording (AREA)

Abstract

PURPOSE:To control the envelop waveform of an oscillation output at the time of the rise and at the time of the fall of a bias oscillating circuit for recording and an oscillating circuit for erasing with simple constitution. CONSTITUTION:A first variable resistance circuit 22 is inserted into the power supplying path of a bias oscillating circuit 21 for recording. A second variable resistance circuit 32 is inserted into the power supplying path of an oscillating circuit 31 for erasing. From a micro computer 40, each pulse signal for controlling as oscillating circuir set in accordance with the envelope waveform at the time of the rise and at the time of the fall of the oscillation output of the bias oscillating circuit 21 for recording and the oscillating circuit 31 for erasing is outputted to first and second integrating circuits 23 and 33. In first and second voltage comparing circuits 24 and 34, the power voltage given to each oscillating circuit and the output of the first and second integrating circuits are respectively compared and by the comparing output, the resistance value of first and second variable resistance circuits 22 and 32 is controlled.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】この発明は、例えばテープの長手
方向にアナログオーディオ信号をバイアス記録する場合
に使用して好適なアナログ信号記録装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an analog signal recording apparatus suitable for use, for example, in bias recording an analog audio signal in the longitudinal direction of a tape.

【0002】0002

【従来の技術】例えばVTRにおいては、テープの幅方
向の端部に固定ヘッドによって長手トラックとしてアナ
ログオーディオ信号が交流バイアス方式により記録され
る。この長手トラックのアナログオーディオ信号は、い
わゆるアフターレコーディングやオーディオ編集記録の
ためにも用いられる。
2. Description of the Related Art For example, in a VTR, an analog audio signal is recorded as a longitudinal track by a fixed head at the end of a tape in the width direction using an AC bias method. The analog audio signal of this longitudinal track is also used for so-called after-recording and audio editing recording.

【0003】ところで、交流バイアス記録方式において
、記録用バイアス発振回路及び消去用発振回路を記録の
開始、終了時に急峻に立ち上げたり、立ち下げたりした
場合、記録した信号を再生したときに、いわゆるポップ
ノイズが生じてしまう。
By the way, in the AC bias recording method, if the recording bias oscillation circuit and the erasing oscillation circuit are abruptly raised or lowered at the start and end of recording, when the recorded signal is reproduced, the so-called Pop noise will occur.

【0004】そこで、このポップノイズが発生しないよ
うに、記録用バイアス発振回路及び消去用発振回路を、
記録開始時は徐々に立ち上げ、記録終了時は徐々に立ち
下げるようにして発振出力振幅をコントロールすること
が行われている。特に、編集記録を行うことを考慮した
場合には、オーディオ信号の繋ぎ目が目立たないように
するため、前記立ち上げ時及び立ち下げ時の発振出力波
形のエンベロープ波形をより精細にコントロールするよ
うにしている。
Therefore, in order to prevent this pop noise from occurring, the recording bias oscillation circuit and the erasing oscillation circuit are
The oscillation output amplitude is controlled by gradually raising it at the start of recording and gradually lowering it at the end of recording. In particular, when considering editing and recording, the envelope waveform of the oscillation output waveform at the start-up and fall times should be controlled more precisely to make the joints of audio signals less noticeable. ing.

【0005】従来、この記録用バイアス発振回路及び消
去用発振回路の発振出力の立ち上げ時及び立ち下げ時の
波形コントロールの方法としては、 1.各発振回路の電源回路部に直流電圧変化を緩やかに
する時定数回路を設けておき、発振回路の電源のオン・
オフを、直接、システムコントロール信号により行う方
法 2.各発振回路には電源を供給しておき、発振回路の接
地側をトランジスタ回路からなる可変抵抗回路でコント
ロールする方法であって、システムコントロール信号か
ら得たハイレベル/ローレベル信号をCR形積分回路に
より積分し、その積分出力により上記トランジスタ回路
を制御するようにする方法などが用いられていた。
Conventionally, methods for controlling waveforms at the time of rising and falling of the oscillation output of the recording bias oscillation circuit and the erasing oscillation circuit include: 1. A time constant circuit is provided in the power supply circuit section of each oscillator circuit to moderate DC voltage changes.
Method of turning off directly by system control signal 2. In this method, power is supplied to each oscillation circuit, and the ground side of the oscillation circuit is controlled by a variable resistance circuit consisting of a transistor circuit. A method has been used in which the transistor circuit is controlled by the integrated output.

【0006】図7は、この種の従来回路の一例で、10
は記録用バイアス発振回路である。この発振回路10は
、バイアス発振器11からのプッシュプル発振出力がド
ライブ用プッシュプルトランジスタ12,13のベース
に供給され、端子14から発振出力を得る。+Vccは
電源である。
FIG. 7 shows an example of this type of conventional circuit.
is a recording bias oscillation circuit. In this oscillation circuit 10, a push-pull oscillation output from a bias oscillator 11 is supplied to the bases of drive push-pull transistors 12 and 13, and an oscillation output is obtained from a terminal 14. +Vcc is a power supply.

【0007】そして、システムコントロール信号から記
録開始時にはハイレベルからローレベルに立ち下がる信
号DWが形成され、また、記録終了時にはローレベルか
らハイレベルに立ち上がる信号UPが形成され、これら
の信号UP及びDWが入力端子15に供給される。入力
端子15を通じた信号UP又はDWは、入力段のトラン
ジスタ16により反転され、複数段例えば2段のCR時
定数回路からなる積分回路17及び18を通じて制御用
トランジスタ19のベースに供給される。積分回路17
,18に、複数段の時定数回路17及び18を用いたの
は、発振出力の立ち上がり時及び立ち下がり時のエンベ
ロープ波形を細かくコントロールするためである。
[0007] Then, from the system control signal, a signal DW that falls from a high level to a low level at the start of recording is formed, and a signal UP that rises from a low level to a high level at the end of recording is formed, and these signals UP and DW are formed. is supplied to input terminal 15. The signal UP or DW passed through the input terminal 15 is inverted by the transistor 16 in the input stage, and is supplied to the base of the control transistor 19 through integration circuits 17 and 18 consisting of a plurality of stages, for example, two stages of CR time constant circuits. Integrating circuit 17
, 18 are used in multiple stages of time constant circuits 17 and 18 in order to finely control the envelope waveform at the rise and fall of the oscillation output.

【0008】以上の構成においては、トランジスタ19
のベース電位は積分回路17,18により、記録開始時
は徐々に高くなり、このため、出力端子14に得られる
発振出力振幅は徐々に大になる。また、記録終了時はト
ランジスタ19のベース電位は徐々に低くなり、これに
応じて出力端子14に得られる発振出力振幅は徐々に小
さくなる。
In the above configuration, the transistor 19
The base potential of the oscilloscope is gradually increased by the integrating circuits 17 and 18 at the start of recording, and therefore the oscillation output amplitude obtained at the output terminal 14 gradually increases. Further, at the end of recording, the base potential of the transistor 19 gradually decreases, and the oscillation output amplitude obtained at the output terminal 14 gradually decreases accordingly.

【0009】[0009]

【発明が解決しようとする課題】上述の従来の回路構成
では、図7にも示したように、立ち上がり時及び立ち下
がり時の発振出力のエンベロープ波形を、編集記録の際
のオーディオ信号の繋ぎ目をも考慮して精細にコントロ
ールするには、多段の積分回路を必要とし、構成が複雑
になる欠点がある。
[Problems to be Solved by the Invention] In the conventional circuit configuration described above, as shown in FIG. In order to perform precise control taking this into consideration, a multi-stage integration circuit is required, which has the disadvantage of complicating the configuration.

【0010】また、従来の回路構成においては、多段の
積分回路の時定数は、一般に1通りしか選定できないの
で、VTRの種々の異なるモードからの移行時に応じた
エンベロープ波形の制御ができなかった。
Furthermore, in the conventional circuit configuration, since the time constant of the multi-stage integrating circuit can generally be selected in only one way, it is not possible to control the envelope waveform in accordance with the transition from various different modes of the VTR.

【0011】この発明は、以上の欠点を解決したアナロ
グ信号の記録装置を提供することを目的とする。
An object of the present invention is to provide an analog signal recording device that solves the above-mentioned drawbacks.

【0012】0012

【課題を解決するための手段】この発明によるアナログ
信号記録装置は、後述の実施例の符号を参照すると、供
給される電源電圧の大きさに応じた振幅の発振出力を得
る記録用バイアス発振回路21及び消去用発振回路31
と、記録用バイアス発振回路21の電源供給路中に挿入
される第1の可変抵抗回路22と、消去用発振回路31
の電源供給路中に挿入される第2の可変抵抗回路32と
、記録開始及び記録終了情報を受け、記録開始又は記録
終了時点から、記録用バイアス発振回路21及び消去用
発振回路31の立ち上がり時又は立ち下がり時のエンベ
ロープ波形に応じてパルス幅が変化する記録用バイアス
発振回路制御用パルス出力と消去用発振回路制御用パル
ス出力とを得るマイクロコンピュータ40と、このマイ
クロコンピュータ40からの記録用バイアス発振回路制
御用パルス出力を積分する第1の積分回路23と、マイ
クロコンピュータ40からの消去用発振回路制御用パル
ス出力を積分する第2の積分回路33と、記録用バイア
ス発振回路21に与えられる電源電圧と第1の積分回路
23の出力とを比較し、その比較出力により第1の可変
抵抗回路22の抵抗値を制御して、記録用バイアス発振
回路21に与えられる電源電圧を制御する第1の電圧比
較回路24と、消去用発振回路31に与えられる電源電
圧と前記第2の積分回路33の出力とを比較し、その比
較出力により第2の可変抵抗回路32の抵抗値を制御し
て、消去用発振回路31に与えられる電源電圧を制御す
る第2の電圧比較回路34とを備える。
[Means for Solving the Problems] An analog signal recording device according to the present invention, referring to the reference numerals in the embodiments described later, includes a recording bias oscillation circuit that obtains an oscillation output with an amplitude corresponding to the magnitude of the supplied power supply voltage. 21 and erasing oscillation circuit 31
, a first variable resistance circuit 22 inserted into the power supply path of the recording bias oscillation circuit 21, and an erasing oscillation circuit 31.
The second variable resistance circuit 32 inserted into the power supply path of Alternatively, a microcomputer 40 that obtains a recording bias oscillation circuit control pulse output and an erasing oscillation circuit control pulse output whose pulse width changes according to the envelope waveform at the time of falling, and a recording bias output from the microcomputer 40. A first integrator circuit 23 that integrates the oscillation circuit control pulse output, a second integrator circuit 33 that integrates the erase oscillation circuit control pulse output from the microcomputer 40, and a recording bias oscillation circuit 21. The power supply voltage is compared with the output of the first integrating circuit 23, and the resistance value of the first variable resistance circuit 22 is controlled based on the comparison output, thereby controlling the power supply voltage applied to the recording bias oscillation circuit 21. The first voltage comparison circuit 24 compares the power supply voltage applied to the erasing oscillation circuit 31 with the output of the second integration circuit 33, and controls the resistance value of the second variable resistance circuit 32 based on the comparison output. The second voltage comparison circuit 34 controls the power supply voltage applied to the erasing oscillation circuit 31.

【0013】[0013]

【作用】マイクロコンピュータ40には、第1又は第2
の積分回路により積分されたとき、目的の発振出力の立
ち上がり又は立ち下がりのエンベロープ波形となるよう
にパルス幅や周波数などが変化する記録用バイアス発振
回路制御用パルス信号及び消去用発振回路制御用パルス
信号のデータが記憶されている。あるいは、マイクロコ
ンピュータ40には、記録開始及び記録終了の情報を受
けたとき、前記制御用パルス信号を作成し、ポートから
出力する動作を実行するプログラムを用意されている。
[Operation] The microcomputer 40 has a first or second
A recording bias oscillation circuit control pulse signal and an erasing oscillation circuit control pulse signal whose pulse width, frequency, etc. change so that when integrated by the integrating circuit, the pulse width and frequency become the envelope waveform of the desired rising or falling oscillation output. Signal data is stored. Alternatively, the microcomputer 40 is provided with a program that executes an operation of creating the control pulse signal and outputting it from the port when it receives recording start and recording end information.

【0014】マイクロコンピュータ40は、記録開始及
び記録終了情報を受けると、記録開始又は記録終了時点
から、前記制御用パルス信号をポートから出力する。こ
のパルス信号出力はそれぞれ第1及び第2の積分回路2
3及び33で積分され、第1及び第2の電圧比較回路2
4及び34で、記録用バイアス発振回路21及び消去用
発振回路31の電源電圧とそれぞれ比較される。そして
、その比較出力により、各電源電圧が積分回路23及び
33の出力に応じたものとなるように第1及び第2の可
変抵抗回路22及び32の抵抗値が制御される。
When the microcomputer 40 receives the recording start and recording end information, it outputs the control pulse signal from the port from the recording start or recording end point. This pulse signal output is transmitted to the first and second integrating circuits 2, respectively.
3 and 33, and the first and second voltage comparison circuits 2
4 and 34, the voltages are compared with the power supply voltages of the recording bias oscillation circuit 21 and the erasing oscillation circuit 31, respectively. Based on the comparison output, the resistance values of the first and second variable resistance circuits 22 and 32 are controlled so that each power supply voltage corresponds to the output of the integrating circuits 23 and 33.

【0015】第1及び第2の積分回路23及び33の出
力は、各発振回路21,31の発振出力の立ち上がり時
あるいは立ち下がり時のエンベロープ波形として設定さ
れた適切なものであるから、各発振回路の発振出力の立
ち上がり時あるいは立ち下がり時のエンベロープ波形は
、目的のものとなる。
The outputs of the first and second integrating circuits 23 and 33 are appropriately set as envelope waveforms at the rise or fall of the oscillation output of each oscillation circuit 21 and 31, so that each oscillation The envelope waveform at the rise or fall of the oscillation output of the circuit becomes the desired one.

【0016】[0016]

【実施例】この発明によるアナログ信号記録装置を、V
TRにおいてテープに長手トラックとしてオーディオ信
号を記録する装置に適応した場合を例に取って、以下説
明する。
[Embodiment] The analog signal recording device according to the present invention is
An explanation will be given below, taking as an example a case in which the present invention is applied to a device that records audio signals as longitudinal tracks on a tape in TR.

【0017】図1において、21は記録用バイアス発振
回路、31は消去用発振回路である。これら発振回路2
1及び31は、供給される電源電圧の大きさに応じた振
幅の発振出力を出力する。
In FIG. 1, 21 is a recording bias oscillation circuit, and 31 is an erasing oscillation circuit. These oscillation circuits 2
1 and 31 output an oscillation output with an amplitude corresponding to the magnitude of the supplied power supply voltage.

【0018】これら発振回路21及び31への電源供給
路中には可変抵抗回路22及び32が挿入される。図の
例では、正の直流電圧+Vccが得られる電源端子20
と各発振回路21及び31の電源ラインとの間に可変抵
抗回路22及び32が接続され、可変抵抗回路22及び
32の出力電圧が電源電圧として各発振回路21及び3
1に供給されている。これら可変抵抗回路22及び32
は、その制御端子Gに供給される制御電圧により抵抗値
が変わるもので、例えばFETやトランジスタで構成で
きる。
Variable resistance circuits 22 and 32 are inserted into the power supply paths to these oscillation circuits 21 and 31. In the example shown in the figure, the power supply terminal 20 from which a positive DC voltage +Vcc is obtained
Variable resistance circuits 22 and 32 are connected between the power supply line of each oscillation circuit 21 and 31, and the output voltage of the variable resistance circuit 22 and 32 is connected as a power supply voltage to each oscillation circuit 21 and 3.
1 is supplied. These variable resistance circuits 22 and 32
has a resistance value that changes depending on the control voltage supplied to its control terminal G, and can be constructed of, for example, an FET or a transistor.

【0019】40はマイクロコンピュータで、例えばシ
ステムコントロールから記録開始及び記録終了を示す信
号STが、端子41を介して供給されたとき、記録用バ
イアス発振回路21の発振出力制御用パルス信号P1及
び消去用発振回路31の発振出力制御用パルス信号P2
を、それぞれポートから出力する。この場合、パルス信
号P1及びP2の出力タイミングは、消去用ヘッドと、
オーディオ記録用ヘッドとの配設位置関係が考慮されて
、必要に応じて異ならされている。
Reference numeral 40 denotes a microcomputer which, for example, when a signal ST indicating the start and end of recording is supplied from the system control through a terminal 41, outputs a pulse signal P1 for controlling the oscillation output of the recording bias oscillation circuit 21 and an erase signal ST. Pulse signal P2 for controlling the oscillation output of the oscillation circuit 31
are output from each port. In this case, the output timing of the pulse signals P1 and P2 is determined by the erasing head and the output timing of the pulse signals P1 and P2.
The arrangement positional relationship with the audio recording head is taken into consideration, and the arrangement is made different as necessary.

【0020】パルス信号P1及びP2は、以下のように
して作成される。例えば、マイクロコンピュータ40の
データバッファメモリには、前記パルス信号P1及びP
2のデータが記憶されており、マイクロコンピュータ4
0は、信号STが記録開始を示すものとなったことを検
出したとき、パルス信号P1及びP2として、それぞれ
各発振回路21及び31の発振出力の立ち上がり制御用
パルスを前記メモリから読み出して、それぞれポートか
ら出力する。また、マイクロコンピュータ40は、信号
STが記録終了を示すものとなったことを検出したとき
、パルス信号P1及びP2として、それぞれ各発振回路
21及び31の発振出力の立ち下がり制御用パルスを前
記メモリから読み出して、それぞれポートから出力する
Pulse signals P1 and P2 are created as follows. For example, the data buffer memory of the microcomputer 40 stores the pulse signals P1 and P1.
2 data is stored, and the microcomputer 4
0, when it is detected that the signal ST indicates the start of recording, pulses for controlling the rise of the oscillation output of each oscillation circuit 21 and 31 are read out from the memory as pulse signals P1 and P2, respectively. Output from the port. Further, when the microcomputer 40 detects that the signal ST indicates the end of recording, the microcomputer 40 sends falling control pulses of the oscillation outputs of the oscillation circuits 21 and 31 to the memory as pulse signals P1 and P2, respectively. and output from each port.

【0021】または、パルス信号P1及びP2のデータ
を記憶しておくことはせずに、マイクロコンピュータ4
0で、信号STが記録開始を示すものとなったことを検
出したとき、あるいは信号STが記録終了を示すものと
なったことを検出したとき、立ち上がり制御用パルスあ
るいは立ち下がり制御用パルスを作成するプログラムを
実行し、作成されたパルス信号P1,P2をポートから
出力するようにしても良い。
Alternatively, the data of the pulse signals P1 and P2 may be stored in the microcomputer 4 without being stored.
0, when it is detected that the signal ST indicates the start of recording, or when it is detected that the signal ST indicates the end of recording, a rising control pulse or a falling control pulse is created. Alternatively, a program may be executed to output the generated pulse signals P1 and P2 from the ports.

【0022】マイクロコンピュータ40から出力された
制御用パルス信号P1及びP2は、それぞれ例えば抵抗
とコンデンサからなる積分回路23及び33に供給され
、積分される。そして、この積分回路23及び33の積
分出力が電圧比較回路24及び34に、比較用基準電圧
として供給される。この電圧比較回路24及び34には
、可変抵抗回路22及び32の出力電圧が供給されて、
積分出力電圧と比較される。そして、この電圧比較回路
24及び34の比較出力信号が、それぞれ可変抵抗回路
22及び32の制御端子Gに供給され、可変抵抗回路2
2及び32の出力電圧が積分回路23及び33の積分出
力電圧に応じたものとなるように可変抵抗回路22及び
32の抵抗値が制御される。
The control pulse signals P1 and P2 outputted from the microcomputer 40 are supplied to integration circuits 23 and 33, respectively, consisting of, for example, a resistor and a capacitor, and are integrated. The integrated outputs of the integrating circuits 23 and 33 are then supplied to voltage comparing circuits 24 and 34 as reference voltages for comparison. The voltage comparison circuits 24 and 34 are supplied with the output voltages of the variable resistance circuits 22 and 32, and
Compared to the integrated output voltage. The comparison output signals of the voltage comparison circuits 24 and 34 are supplied to the control terminals G of the variable resistance circuits 22 and 32, respectively.
The resistance values of the variable resistance circuits 22 and 32 are controlled so that the output voltages of the variable resistance circuits 2 and 32 correspond to the integrated output voltages of the integration circuits 23 and 33.

【0023】この場合、マイクロコンピュータ40から
出力されるパルス信号P1及びP2は、その積分出力波
形が、記録用バイアス発振回路21及び消去用発振回路
31の立ち上がり時又は立ち下がり時の電源電圧のエン
ベロープ波形として適切な波形に応じたものとなるよう
に、設定されている。すなわち、パルス信号P1及びP
2のパルス幅、周波数、デューティ等が、前記エンベロ
ープ波形変化に応じて変化させられるものである。
In this case, the integral output waveform of the pulse signals P1 and P2 output from the microcomputer 40 corresponds to the envelope of the power supply voltage at the rise or fall of the recording bias oscillation circuit 21 and the erasing oscillation circuit 31. The waveform is set to correspond to an appropriate waveform. That is, pulse signals P1 and P
The pulse width, frequency, duty, etc. of No. 2 can be changed according to the change in the envelope waveform.

【0024】例えば、記録用バイアス発振回路21の立
ち下がり時の制御用として、マイクロコンピュータ40
からは、図2Aに示すようなパルス信号P1が得られる
。このパルス信号P1は、積分回路23で積分され、図
2Bに示すような積分出力が得られる。このため、電圧
比較回路24による可変抵抗回路22の抵抗値制御によ
り、可変抵抗回路22の出力電圧、つまり記録用バイア
ス発振回路21の電源電圧は、図2Cに示すように、積
分出力に対応したものとなる。したがって、記録用バイ
アス発振回路21の発振出力のエンベロープ波形は、図
2Dに示すように、徐々に振幅が小さくなる適切な立ち
下がり波形になる。
For example, the microcomputer 40 is used to control the falling edge of the recording bias oscillation circuit 21.
From this, a pulse signal P1 as shown in FIG. 2A is obtained. This pulse signal P1 is integrated by the integrating circuit 23, and an integrated output as shown in FIG. 2B is obtained. Therefore, by controlling the resistance value of the variable resistance circuit 22 by the voltage comparator circuit 24, the output voltage of the variable resistance circuit 22, that is, the power supply voltage of the recording bias oscillation circuit 21, corresponds to the integral output, as shown in FIG. 2C. Become something. Therefore, the envelope waveform of the oscillation output from the recording bias oscillation circuit 21 becomes an appropriate falling waveform whose amplitude gradually decreases, as shown in FIG. 2D.

【0025】図3に、記録用バイアス発振回路21の制
御回路部分の具体的回路例を示す。この例の場合、記録
用バイアス発振回路21は、従来の図7の例の場合と同
様に、バイアス発振器210からのプッシュプル発振出
力がドライブ用プッシュプルトランジスタ211,21
2のベースに供給され、端子213から発振出力を得る
構成とされている。
FIG. 3 shows a specific circuit example of the control circuit portion of the recording bias oscillation circuit 21. In this example, the recording bias oscillation circuit 21 is configured such that the push-pull oscillation output from the bias oscillator 210 is transmitted to the drive push-pull transistors 211 and 21, as in the conventional example shown in FIG.
2, and an oscillation output is obtained from a terminal 213.

【0026】また、可変抵抗回路22は、FET220
で構成され、このFET220のドレイン−ソース間が
電源端子20と記録用バイアス発振回路21の電源ライ
ンとの間に接続されている。そして、このFETのゲー
トに電圧比較回路24の比較出力が供給される。
The variable resistance circuit 22 also includes an FET 220
The drain and source of this FET 220 are connected between the power supply terminal 20 and the power supply line of the recording bias oscillation circuit 21. The comparison output of the voltage comparison circuit 24 is supplied to the gate of this FET.

【0027】また、電圧比較回路24は差動増幅回路2
40で構成され、可変抵抗回路22の出力電圧が抵抗分
圧されたものが、この差動増幅回路240の一方の入力
端に供給され、他方の入力端に積分回路23の積分出力
が供給される。
The voltage comparison circuit 24 also includes the differential amplifier circuit 2.
40, the output voltage of the variable resistance circuit 22 is resistively divided and supplied to one input terminal of this differential amplifier circuit 240, and the integrated output of the integrating circuit 23 is supplied to the other input terminal. Ru.

【0028】そして、積分回路23は、抵抗器231,
232と、コンデンサ233とからなる1次の時定数回
路で構成される。
The integrating circuit 23 includes resistors 231,
232 and a capacitor 233.

【0029】以上のように、この発明によれば、細かな
波形コントロールをマイクロコンピュータと1次の積分
回路を用いてできるので、ハードウエアの構成が簡易化
でき、省スペース化が可能である。
As described above, according to the present invention, fine waveform control can be performed using a microcomputer and a first-order integrating circuit, so the hardware configuration can be simplified and space can be saved.

【0030】そして、同一構成で複数種類の波形コント
ロールが可能であるので、VTRの種々のモード移行時
に最適となる波形コントロールができる。さらに、マイ
クロコンピュータのソフトウエア(パルス信号生成のプ
ログラム)を変更するだけで、波形コントロールの変更
が可能である。
Since a plurality of types of waveform control can be performed with the same configuration, optimum waveform control can be performed when the VTR shifts to various modes. Furthermore, waveform control can be changed simply by changing the microcomputer software (pulse signal generation program).

【0031】図4は、この発明の他の例を示すもので、
図では記録用バイアス発振回路21に対する制御回路部
分のみを示している。
FIG. 4 shows another example of the present invention.
In the figure, only the control circuit portion for the recording bias oscillation circuit 21 is shown.

【0032】この例においては、記録用バイアス発振回
路21の制御用パルスとして2つのパルス信号P11と
P12とをマイクロコンピュータ40のポートから出力
する。そして、この2つのパルス信号P11及びP12
を積分回路23に供給する。この積分回路23は、抵抗
器234,235と、コンデンサ236で構成され、パ
ルス信号P11とP12とを合成した積分出力を電圧比
較回路24に出力する。
In this example, two pulse signals P11 and P12 are output from the port of the microcomputer 40 as control pulses for the recording bias oscillation circuit 21. Then, these two pulse signals P11 and P12
is supplied to the integrating circuit 23. This integrating circuit 23 is composed of resistors 234 and 235 and a capacitor 236, and outputs an integrated output obtained by combining pulse signals P11 and P12 to the voltage comparator circuit 24.

【0033】例えば、記録用バイアス発振回路21の立
ち下がり時の制御を例にとると、マイクロコンピュータ
40からは、図5Aに示すようなパルス信号P11と、
図5Bに示すようなパルス信号P12とが積分回路23
に供給されて積分され、この積分回路23から、図5C
に示すような両パルスP11,P12の積分出力を合成
したような積分出力が得られる。そして、電圧比較回路
24による可変抵抗回路22の抵抗値制御により、可変
抵抗回路22の出力電圧である記録用バイアス発振回路
21の電源電圧は、図5Dに示すようなものとなる。し
たがって、記録用バイアス発振回路21の発振出力のエ
ンベロープ波形は、図5Eに示すように、徐々に振幅が
小さくなる適切な立ち下がり波形になる。
For example, taking the control at the time of falling of the recording bias oscillation circuit 21 as an example, the microcomputer 40 outputs a pulse signal P11 as shown in FIG. 5A,
The pulse signal P12 as shown in FIG. 5B is connected to the integrating circuit 23.
5C from this integrating circuit 23 and integrated.
An integral output is obtained which is a combination of the integral outputs of both pulses P11 and P12 as shown in FIG. Then, by controlling the resistance value of the variable resistance circuit 22 by the voltage comparison circuit 24, the power supply voltage of the recording bias oscillation circuit 21, which is the output voltage of the variable resistance circuit 22, becomes as shown in FIG. 5D. Therefore, the envelope waveform of the oscillation output from the recording bias oscillation circuit 21 becomes an appropriate falling waveform whose amplitude gradually decreases, as shown in FIG. 5E.

【0034】このように、複数種のパルス信号をマイク
ロコンピュータ40から出力し、これを積分回路で合成
するようにすることにより、1種のパルス信号を積分す
る場合の積分出力に比較して、積分出力波形をより精細
にコントロールすることができる。
In this way, by outputting a plurality of types of pulse signals from the microcomputer 40 and composing them in the integrating circuit, compared to the integral output when one type of pulse signal is integrated, The integral output waveform can be controlled more precisely.

【0035】図4は、この発明のさらに他の例を示すも
ので、図では記録用バイアス発振回路21に対する制御
回路部分のみを示している。
FIG. 4 shows still another example of the present invention, in which only the control circuit portion for the recording bias oscillation circuit 21 is shown.

【0036】この例の場合には、マイクロコンピュータ
40としてD/Aコンバータを内蔵するものを用いてい
る。そして、例えばパルス信号P1及びP2のデジタル
データを記憶する内部データバッファ401及び402
を備える。そして、端子41からマイクロコンピュータ
40に入力される信号STが記録開始又は記録終了を示
す状態になったとき、マイクロコンピュータ40は、内
部データバッファ401及び402から、立ち上がり制
御用あるいは立ち下がり制御用のパルスデータを読み出
し、それぞれ内蔵のD/Aコンバータ403及び404
によりアナログ波形に変換して出力する。そして、内蔵
のD/Aコンバータ403からの記録用バイアス発振回
路21の制御用のアナログ信号を電圧比較回路24に基
準電圧として供給する。
In this example, the microcomputer 40 has a built-in D/A converter. Internal data buffers 401 and 402 store digital data of pulse signals P1 and P2, for example.
Equipped with When the signal ST input to the microcomputer 40 from the terminal 41 indicates the start or end of recording, the microcomputer 40 receives data from the internal data buffers 401 and 402 for rising control or falling control. Read pulse data and use built-in D/A converters 403 and 404, respectively.
Convert it to an analog waveform and output it. Then, an analog signal for controlling the recording bias oscillation circuit 21 from the built-in D/A converter 403 is supplied to the voltage comparison circuit 24 as a reference voltage.

【0037】この例の場合には、積分回路が不要になり
、回路構成をより簡略化することができる。なお、この
例の場合にも、プログラムにより前記パルスP1,P2
を形成し、それを順次に内蔵のD/Aコンバータにより
アナログ信号に変換して出力するような構成とすること
ができる。
In this example, an integrating circuit is not required, and the circuit configuration can be further simplified. Note that in this example as well, the pulses P1 and P2 are controlled by the program.
It is possible to form a configuration in which the signals are sequentially converted into analog signals by a built-in D/A converter and output.

【0038】なお、図3の回路例では、可変抵抗回路は
FETで構成したが、トランジスタであっても良い。ま
た、可変抵抗回路は、発振回路の接地側に設けても良い
In the circuit example shown in FIG. 3, the variable resistance circuit is constructed of FETs, but transistors may also be used. Further, the variable resistance circuit may be provided on the ground side of the oscillation circuit.

【0039】[0039]

【発明の効果】以上説明したように、この発明によれば
、細かな波形コントロールをマイクロコンピュータと1
次の積分回路を用いてできるので、ハードウエアの構成
が簡易化でき、省スペース化が可能である。
Effects of the Invention As explained above, according to the present invention, detailed waveform control can be performed by using a microcomputer.
Since this can be done using the following integration circuit, the hardware configuration can be simplified and space can be saved.

【0040】そして、同一構成で複数種類の波形コント
ロールが可能であるので、VTRの種々のモード移行時
に最適となる波形コントロールができる。また、マイク
ロコンピュータのソフトウエアを変更するだけで、波形
コントロールの変更が可能である。
Since a plurality of types of waveform control can be performed with the same configuration, optimum waveform control can be performed when the VTR shifts to various modes. Furthermore, waveform control can be changed simply by changing the microcomputer software.

【0041】さらに、D/Aコンバータ内蔵のマイクロ
コンピュータを用いた場合には、積分回路が不要となり
、より構成を簡略化することができる。
Furthermore, when a microcomputer with a built-in D/A converter is used, an integrating circuit is not required, and the configuration can be further simplified.

【図面の簡単な説明】[Brief explanation of drawings]

【図1】この発明の要部の一例のブロック図である。FIG. 1 is a block diagram of an example of essential parts of the present invention.

【図2】図1の例の各部の出力波形を示す図である。FIG. 2 is a diagram showing output waveforms of each part in the example of FIG. 1;

【図3】図1の一部の具体的回路例を示す図である。FIG. 3 is a diagram showing a specific example of a part of the circuit shown in FIG. 1;

【図4】この発明の他の例の要部のブロック図である。FIG. 4 is a block diagram of main parts of another example of the invention.

【図5】図4の例の各部の出力波形を示す図である。FIG. 5 is a diagram showing output waveforms of each part in the example of FIG. 4;

【図6】この発明のさらに他の例の要部のブロック図で
ある。
FIG. 6 is a block diagram of main parts of still another example of the present invention.

【図7】従来の装置の一例のブロック図である。FIG. 7 is a block diagram of an example of a conventional device.

【符号の説明】[Explanation of symbols]

20  電源端子 21  記録用バイアス発振回路 22  可変抵抗回路 23  積分回路 24  電圧比較回路 31  消去用発振回路 32  可変抵抗回路 33  積分回路 34  電圧比較回路 40  マイクロコンピュータ 20 Power terminal 21 Recording bias oscillation circuit 22 Variable resistance circuit 23 Integral circuit 24 Voltage comparison circuit 31 Erase oscillation circuit 32 Variable resistance circuit 33 Integral circuit 34 Voltage comparison circuit 40 Microcomputer

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】  供給される電源電圧の大きさに応じた
振幅の発振出力を得る記録用バイアス発振回路及び消去
用発振回路と、前記記録用バイアス発振回路の電源供給
路中に挿入される第1の可変抵抗回路と、前記消去用発
振回路の電源供給路中に挿入される第2の可変抵抗回路
と、記録開始及び記録終了情報を受け、記録開始又は記
録終了時点から、前記記録用バイアス発振回路及び消去
用発振回路の発振出力の立ち上がり時又は立ち下がり時
のエンベロープ波形に応じて設定された前記記録用バイ
アス発振回路制御用パルス出力と前記消去用発振回路制
御用パルス出力とを得るマイクロコンピュータと、この
マイクロコンピュータからの前記記録用バイアス発振回
路制御用パルス出力を積分する第1の積分回路と、前記
マイクロコンピュータからの前記消去用発振回路制御用
パルス出力を積分する第2の積分回路と、前記記録用バ
イアス発振回路に与えられる電源電圧と前記第1の積分
回路の出力とを比較し、その比較出力により前記第1の
可変抵抗回路の抵抗値を制御して、前記記録用バイアス
発振回路に与えられる電源電圧を制御する第1の電圧比
較回路と、前記消去用発振回路に与えられる電源電圧と
前記第2の積分回路の出力とを比較し、その比較出力に
より前記第2の可変抵抗回路の抵抗値を制御して、前記
消去用発振回路に与えられる電源電圧を制御する第2の
電圧比較回路とを備えたアナログ信号記録装置。
1. A recording bias oscillation circuit and an erasing oscillation circuit that obtain an oscillation output with an amplitude corresponding to the magnitude of the supplied power supply voltage, and a recording bias oscillation circuit and an erasing oscillation circuit that are inserted into a power supply path of the recording bias oscillation circuit. a second variable resistance circuit inserted into the power supply path of the erasing oscillation circuit; A microcontroller that obtains a pulse output for controlling the recording bias oscillation circuit and a pulse output for controlling the erasing oscillation circuit, which are set in accordance with envelope waveforms at the rise or fall of the oscillation outputs of the oscillation circuit and the erasure oscillation circuit. a computer; a first integrating circuit that integrates the recording bias oscillation circuit control pulse output from the microcomputer; and a second integrating circuit that integrates the erasing oscillation circuit control pulse output from the microcomputer. The power supply voltage applied to the recording bias oscillation circuit is compared with the output of the first integrating circuit, and the resistance value of the first variable resistance circuit is controlled based on the comparison output, and the recording bias is A first voltage comparator circuit that controls the power supply voltage applied to the oscillation circuit compares the power supply voltage applied to the erasing oscillation circuit with the output of the second integration circuit, and uses the comparison output to An analog signal recording device comprising: a second voltage comparator circuit that controls a power supply voltage applied to the erasing oscillation circuit by controlling a resistance value of a variable resistance circuit.
【請求項2】  供給される電源電圧の大きさに応じた
振幅の発振出力を得る記録用バイアス発振回路及び消去
用発振回路と、前記記録用バイアス発振回路の電源供給
路中に挿入される第1の可変抵抗回路と、前記消去用発
振回路の電源供給路中に挿入される第2の可変抵抗回路
と、前記記録用バイアス発振回路及び消去用発振回路の
立ち上がり時又は立ち下がり時のエンベロープ波形の記
憶部と、この記憶部からのエンベロープ波形のデータを
D/A変換するD/Aコンバータとを備え、記録開始及
び記録終了情報を受け、記録開始又は記録終了時点から
前記記録用バイアス発振回路制御用エンベロープ波形及
び前記消去用発振回路制御用エンベロープ波形のアナロ
グデータを出力するマイクロコンピュータと、前記記録
用バイアス発振回路に与えられる電源電圧と前記マイク
ロコンピュータからの前記記録用バイアス発振回路制御
用エンベロープ波形とを比較し、その比較出力により前
記第1の可変抵抗回路の抵抗値を制御して、前記記録用
バイアス発振回路に与えられる電源電圧を制御する第1
の電圧比較回路と、前記消去用発振回路に与えられる電
源電圧と前記マイクロコンピュータからの前記消去用発
振回路制御用エンベロープ波形とを比較し、その比較出
力により前記第2の可変抵抗回路の抵抗値を制御して、
前記消去用発振回路に与えられる電源電圧を制御する第
2の電圧比較回路とを備えたアナログ信号記録装置。
2. A recording bias oscillation circuit and an erasing oscillation circuit that obtain an oscillation output with an amplitude corresponding to the magnitude of the supplied power supply voltage, and a recording bias oscillation circuit and an erasing oscillation circuit that are inserted into a power supply path of the recording bias oscillation circuit. a second variable resistance circuit inserted into the power supply path of the erasing oscillation circuit, and an envelope waveform at the rising or falling edge of the recording bias oscillation circuit and the erasing oscillation circuit; and a D/A converter for D/A converting the envelope waveform data from the storage section, the recording bias oscillation circuit receives recording start and recording end information, and operates the recording bias oscillation circuit from the recording start or recording end point. a microcomputer that outputs analog data of a control envelope waveform and an envelope waveform for controlling the erasing oscillation circuit; a power supply voltage applied to the recording bias oscillation circuit; and an envelope for controlling the recording bias oscillation circuit from the microcomputer. a first variable resistance circuit that controls a power supply voltage applied to the recording bias oscillation circuit by comparing the waveform with the first variable resistance circuit and controlling the resistance value of the first variable resistance circuit based on the comparison output;
The voltage comparison circuit compares the power supply voltage applied to the erasing oscillation circuit with the erasing oscillation circuit control envelope waveform from the microcomputer, and determines the resistance value of the second variable resistance circuit based on the comparison output. control the
and a second voltage comparison circuit that controls a power supply voltage applied to the erasing oscillation circuit.
JP10671591A 1991-04-11 1991-04-11 Analog signal recorder Pending JPH04313802A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10671591A JPH04313802A (en) 1991-04-11 1991-04-11 Analog signal recorder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10671591A JPH04313802A (en) 1991-04-11 1991-04-11 Analog signal recorder

Publications (1)

Publication Number Publication Date
JPH04313802A true JPH04313802A (en) 1992-11-05

Family

ID=14440657

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10671591A Pending JPH04313802A (en) 1991-04-11 1991-04-11 Analog signal recorder

Country Status (1)

Country Link
JP (1) JPH04313802A (en)

Similar Documents

Publication Publication Date Title
JPH04313802A (en) Analog signal recorder
US6717538B2 (en) DA converter and data reproducing apparatus
US4841383A (en) Control pulse recording circuit for magnetic recording and reproducing apparatus
EP0460775B1 (en) A circuit for providing a pulsed output signal from three binary input signals
JP2582502B2 (en) Recording current setting method for magnetic tape device
JP2774411B2 (en) Control signal reproducing circuit and magnetic recording / reproducing apparatus having the same
KR930003430B1 (en) Cassette tape recorder system with self-dubbing
JP3714651B2 (en) Control signal playback circuit for video equipment
JP2540881B2 (en) Magnetic recording device
JP2954795B2 (en) Signal processing circuit
JPH0237829A (en) Current soft switch circuit
JPS63259805A (en) Magnetic recording device
JP2828827B2 (en) Recording and playback device
JPH0441450Y2 (en)
KR900003445Y1 (en) Record controlling circuit of data signal
JPS606896Y2 (en) Recording/playback switching device
JP3714650B2 (en) Control signal playback circuit for video equipment
JPH01285052A (en) Control signal regenerating and writing device
JPS63239642A (en) Control signal rerecording circuit
JPH052706A (en) Magnetic disk device
JPH0332147B2 (en)
JPS63117333A (en) Semiconductor laser drive circuit
JPH05242410A (en) Digital magnetic writing and reading device
JPH01229404A (en) Magnetic recording device
JPS58219882A (en) Circuit for generating muting release signal of video disc player